CN111666243A - 一种调试设备、方法及存储介质 - Google Patents

Abstract

本申请提供一种影像处理装置、调试终端及调试方法，该影像处理装置包括：CCI接口，用于连接到主设备，并接收所述主设备的发送信号，所述发送信号是串行信号，所述发送信号包括第一从地址和第二从地址；转换模块，用于当所述发送信号包含所述第二从地址时，接收经所述CCI接口传输的所述发送信号，并将所述发送信号转换为并行信号，所述并行信号是AHB总线能识别的信号；所述AHB总线，用于传输所述并行信号；以及处理和存储模块，用于从所述AHB总线接收所述并行信号以访问所述处理和存储模块。本申请可将16位地址扩展到32位地址，从而实现快速调试。

Description

一种调试设备、方法及存储介质

技术领域

本申请涉及电子设备领域，并且更具体地，涉及一种调试设备、方法及存储介质。

背景技术

3D传感器在装机后，只会留出相机控制接口(Camera Control Interface，CCI；以下简称CCI接口)和移动工业处理器接口(Mobile Industry Processor Interface，MIPI)与终端进行通信，CCI接口用于传输3D传感器的配置参数，MIPI接口用于传输3D传感器采集到的图像信息。一般不会留出联合测试行动小组(Joint Test Action Group，Jtag)的Debug调试接口。如果3D传感器出现问题，一般的调试方法有两种，第一种调试方法是通过通用异步接收器/发送器(Universal Asynchronous Receiver/Transmitter，UART)输出调试日志信息。采用uart输出调试日志信息，每次需要修改日志信息等级才能找到有效的调试信息。日志信息又不能加太多，可能会影响3D传感器固件本身的性能。第二种调试方法是强制把3D传感器拆机，把Jtag的调试接口飞线出来。采用强制把3D传感器拆机，把Jtag的调试接口飞线出来，会破坏3D传感器模组的完整性，可能会造成3D传感器模组损坏。

发明内容

针对现有技术，本申请提供一种调试设备、方法及存储介质，以解决现有技术中因调试而破坏3D传感器的性能和完整性的问题。本申请的实施例的第一方面提供了一种影像处理装置，包括：

CCI接口，用于连接到主设备，并接收主设备的发送信号，发送信号是串行信号，发送信号包括第一从地址和第二从地址；

转换模块，用于当发送信号包含第二从地址时，接收经CCI接口传输的发送信号，并将发送信号转换为并行信号，并行信号是AHB总线能识别的信号；

AHB总线，用于传输并行信号；以及

处理和存储模块，用于从AHB总线接收并行信号以访问处理和存储模块。

另外，结合第一方面，在第一方面的一种实现方式中，转换模块包括：异步信号收发单元，用于当主设备写操作时，接收经CCI接口输出的发送信号；或当主设备读操作时，发送处理和存储模块的并行信号，并通过CCI接口传输至主设备。

另外，结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，转换模块还包括：接收单元，用于当主设备写操作时，接收异步信号收发单元的发送信号。

另外，结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，转换模块还包括：发送单元，用于当主设备读操作时，发送处理和存储模块输出的并行信号至异步信号收发单元。

另外，结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，转换模块还包括：转换单元，用于当主设备写操作时，接收接收单元输出的串行信号，将接收单元输出的串行信号转换成并行信号；或当主设备读操作时，接收处理和存储模块输出的并行信号，以将处理和存储模块输出的并行信号转换成主设备识别的串行信号。

另外，结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，转换模块还包括：连接单元，用于当主设备写操作时，接收转换单元输出的并行信号，输出并行信号至AHB总线；或当主设备读操作时，接收AHB总线输出的并行信号，发送并行信号至转换单元。

另外，结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，转换模块还包括：控制单元，用于根据主设备的读/写操作，发送控制命令以控制异步信号收发单元、接收单元、发送单元和转换单元以及控制影像处理装置的通信路径。

另外，结合第一方面及其上述实现方式，在第一方面的另一种实现方式中，影像处理装置进一步包括APB总线，APB总线用于当发送信号包含第一从地址时，接收经CCI接口传输的发送信号，以访问寄存器。

本申请的实施例的第二方面提供了一种调试终端，包括主设备和影像处理装置，影像处理装置是上述第一方面中的影像处理装置，主设备的MIPI接口连接所述影像处理装置的MIPI接口，主设备的CCI接口连接影像处理装置的CCI接口。

本申请的实施例的第三方面提供了一种调试方法，应用于上述第二方面的调试终端，包括：

影像处理装置接收主设备发送的第一从地址和/或第二从地址，以选择通信路径；

影像处理装置向主设备发送第一应答响应，第一应答响应为第一从地址和/或第二从地址对应的响应；

影像处理装置接收主设备发送的第一子地址，影像处理装置向主设备发送第二应答响应，第二应答响应为第一子地址对应的响应；

影像处理装置接收主设备发送的写数据或影像处理装置向主设备发送读数据另外，结合第三方面，在第三方面的一种实现方式中，

影像处理装置接收主设备发送的第一从地址和/或第二从地址，以选择通信路径包括：

影像处理装置接收所述主设备发送的第一从地址，以选择CCI标准通信路径；

影像处理装置接收主设备发送的第二从地址，以选择CCI调试通信路径。

与现有技术相比，本申请实施例的有益效果在于：本申请实施例提供了一种影像处理装置、调试终端及调试方法。通过转换模块，影像处理装置可以从16位地址扩展到32位地址，从而实现快速调试，避免调试时破坏影像处理装置的性能以及完整性。

附图说明

图1是本申请实施例的一种调试终端设备结构示意图；

图2是本申请实施例的转换模块的硬件电路结构示意图；

图3是本申请实施例的CCI调试通信协议示意图；

图4是本申请实施例的一种调试方法流程图；

图5是本申请另一实施例的一种调试方法流程图；

图6为本申请实施例的一种设备的结构示意图；

图7为本申请另一实施例的一种设备的结构示意。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请的部分实施例采用举例的方式进行详细的阐述。然而，本领域的普通技术人员可以理解，在各例子中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。

请参考图1，图1是本申请实施例的一种调试终端设备结构示意图。调试终端包括主设备111和影像处理装置122。影像处理装置122包括CCI接口115、转换模块116、AHB总线121、APB总线120以及处理和存储模块。主设备111的MIPI接口113和CCI接口112分别连接影像处理装置122的MIPI接口114和CCI接口115，从而进行数据传输。CCI接口115连接转换模块116以及APB总线120，CCI接口115通过接收主设备111发送的第一从地址和/或第二从地址，以选择通信路径。若发送信号包含第二从地址，选择CCI调试通信路径，则主设备的数据通过转换模块116传输至AHB总线121，进而可以访问影像处理装置的存储器117和CPU118。若发送信号包含第一从地址，选择CCI标准通信路径，则主设备的数据传输至APB总线，进而访问寄存器119，该寄存器119为影像处理装置的配置寄存器。主设备例如可以为手机、平板电脑等。影像处理装置例如可以为3D传感器，3D传感器可以包括图像采集电路(或称为光学传感器)，图像处理电路，可以分别作为一颗芯片。

本申请实施例提供的调试终端设备，通过转换模块控制主设备与影像处理装置之间的调试，根据不同的从地址，选择不同的通信路径，当出现bug时，调试终端设备通过CCI调试通信路径将影像处理装置的16位地址扩展到32位地址，从而实现迅速调试，无需破坏3D传感器的性能和完整性。

请参考图2，图2是本申请实施例的转换模块的硬件电路结构示意图。该硬件电路包括异步信号收发单元211、接收单元212、控制单元213、发送单元214、转换单元215以及连接单元216。异步信号收发单元211用于当主设备写操作时，接收主设备111发出并经过CCI接口的发送信号，发送信号是串行信号；当主设备读操作时，发送处理和存储模块输出的并行信号通过CCI接口传输至主设备。处理和存储模块可以是本实施中的存储器117和CPU118。接收单元212用于当主设备写操作时，接收异步信号收发单元211的发送信号。发送单元214用于当主设备读操作时，发送处理和存储模块输出的并行信号至异步信号收发单元211。转换单元215用于将信号转换成主设备或AHB总线能识别的信号。例如，当主设备写操作时，接收接收单元212输出的串行信号，将接收单元212输出的串行信号转换成并行信号；或当主设备读操作时，接收处理和存储模块输出的并行信号，以将处理和存储模块输出的并行信号转换成主设备识别的串行信号。连接单元216用于当主设备写操作时，接收转换单元215输出的并行信号，输出并行信号至AHB总线121；或当主设备读操作时，接收AHB总线121输出的并行信号，发送并行信号至转换单元215。控制单元213用于根据主设备的读/写操作，发送控制命令以控制异步信号收发单元211、接收单元212、发送单元214和转换单元215以及控制影像处理装置的通信路径。具体的，若发送信号包含第二从地址，选择CCI调试通信路径，当主设备111向影像处理装置122发送读操作信号时，异步信号收发单元211接收主设备CCI接口112传输到影像处理装置CCI接口115的信号，控制单元213控制接收单元212接收异步信号收发单元211输出的信号，输出至转换单元215，控制单元213控制转换单元215将接收到的信号转换成并行信号，输出信号至连接单元216，连接单元216通过AHB总线121将信号传输至处理和存储模块，处理和存储模块可以是CPU118和存储器117；当主设备111向影像处理装置122发送写操作信号时，连接单元216通过AHB总线121接收处理和存储模块的信号，控制单元213控制转换单元215将信号转换成主设备能识别的串行信号，传输信号至发送单元214，控制单元213控制发送单元214输出信号至异步信号收发单元211，进而将信号通过影像处理装置122的CCI接口115传输至主设备111的CCI接口112。

请参考图3，图3是本申请实施例的CCI调试通信协议示意图。该CCI调试通信协议包括主设备向影像处理装置发送的开始信号，主设备向影像处理装置发送的第二从地址，主设备向影像处理装置发送读/写操作信号，影像处理装置向主设备发送第一应答响应。主设备继续向影像处理装置发送第一子地址，影像处理装置向主设备发送第二应答响应，第一子地址包括第二子地址、第三子地址、第四子地址和第五子地址，第二应答响应包括第三应答响应、第四应答响应、第五应答响应以及第六应答响应；具体的，基于第一应答响应，主设备向影像处理装置发送第二子地址，影像处理装置向主设备发送第三应答响应。基于第三应答响应，主设备向影像处理装置发送第三子地址，影像处理装置向主设备发送第四应答响应。基于第四应答响应，主设备向影像处理装置发送第四子地址，影像处理装置向主设备发送第五应答响应。基于第五应答响应，主设备向影像处理装置发送第五子地址，影像处理装置向主设备发送第六应答响应。若主设备是读操作，则主设备接收影像处理装置返回的读数据，若主设备是写操作，在主设备向影像处理装置发送写数据。若影像处理装置向主设备发送第七应答响应，则完成读/写操作，主设备向影像处理装置发送停止信号，本次通信结束；若影像处理装置没有向主设备发送第七应答响应，则出现错误，主设备上报错误。

请参考图4，图4是本申请实施例的一种调试方法流程图。该方法包括以下步骤：

S401，主设备向影像处理装置发送第一从地址和/或第二从地址，以选择通信路径；

S402，主设备接收影像处理装置返回的第一应答响应，第一应答响应为第一从地址和/或第二从地址对应的响应；

S403，主设备向影像处理装置发送第一子地址，主设备接收影像处理装置返回的第二应答响应，第二应答响应为第一子地址对应的响应；

S404，主设备向影像处理装置发送写数据或主设备接收影像处理装置发送的读数据。

在S401中，主设备通过CCI接口向影像处理装置发送第一从地址和/或第二从地址，以选择通信路径包括：主设备向影像处理装置发送第一从地址，以选择CCI标准通信路径；主设备向影像处理装置发送第二从地址，以选择CCI调试通信路径。具体的，主设备向影像处理装置发送第一从地址0x50时，控制模块根据第一从地址0x50选择CCI标准通信路径；或者主设备影像处理装置发送第二从地址0x60，控制模块根据第二从地址0x60选择CCI调试通信路径。

在S402，主设备接收影像处理装置返回的第一应答响应，可选的，该应答响应可以为第一从地址对应的响应(ACKnowledge，简称ACK)。主设备接收影像处理装置返回的第一应答响应之前，主设备向影像处理装置发送读/写操作信号。

在S403中，主设备向影像处理装置发送第一子地址，主设备接收影像处理装置返回的第二应答响应，可选的，该第二应答响应可以为第一子地址对应的响应。

具体的，当选择CCI调试通信路径时，主设备向影像处理装置发送32位地址。第一子地址为32位地址，第一子地址包括第二子地址、第三子地址、第四子地址以及第五子地址，第二应答响应包括第三应答响应、第四应答响应、第五应答响应以及第六应答响应，主设备向影像处理装置发送第一子地址，主设备接收影像处理装置返回的第二应答响应，第二应答响应为第一子地址对应的响应包括：主设备向影像处理装置发送第二子地址INDEX[31：24]，主设备接收影像处理装置返回的第三应答响应ACK；基于第三应答响应，主设备向影像处理装置发送第三子地址INDEX[23：16]，主设备接收影像处理装置返回的第四应答响应ACK；基于第四应答响应，主设备向影像处理装置发送第四子地址[15：8]，主设备接收影像处理装置返回的第五应答响应；基于第五应答响应ACK，主设备向影像处理装置发送第五子地址INDEX[7：0]，主设备接收影像处理装置返回的第六应答响应ACK。

具体的，当选择CCI标准通信路径时，主设备向影像处理装置发送16位地址，第一子地址为16位地址，第一子地址包括第六子地址和第七子地址，第二应答响应包括第七应答响应、第八应答响应。主设备先向影像处理装置发送第六子地址，第六子地址为高8位地址INDEX[15：8]，主设备接收影像处理装置的第七应答响应ACK，基于第七应答响应，主设备继续发送第七子地址，第七子地址为低8位地址INDEX[7：0]，主设备接收影像处理装置发送的第八应答响应ACK，进而主设备访问影像处理装置的配置寄存器。

在本实施中，本申请对第一从地址、第二从地址和第一子地址的位数不做限制。当影像处理装置验证从地址错误时，主设备接收“传输失败”相应信号。当影像处理装置验证子地址错误时，主设备接收“传输失败”相应信号。

在S404中，当主设备向影像处理装置发送的信号是写操作时，则主设备向影像处理装置发送写数据；当主设备向影像处理装置发送的信号是读操作时，则所述主设备接收影像处理装置发送的读数据。

基于上述实施例公开的内容，可选的，本实施例中，主设备向影像处理装置发送第一从地址和/或第二从地址，以选择通信路径之前包括：主设备向影像处理装置发送开始信号。

基于上述实施例公开的内容，可选的，本实施例中，主设备向影像处理装置发送写数据或主设备接收影像处理装置发送的读数据之后包括：主设备接收影像处理装置的第九应答响应，第九应答响应为读/写数据对应的响应，即主设备的读/写操作完成，主设备向影像处理装置发送停止信号，本次通信结束。

对于本实施例，主设备向影像处理装置发送读/写数据之后，主设备没有接收到影像处理装置的第九应答响应，则出现错误，主设备上报错误。

请参考图5，图5是本申请另一实施例的一种调试方法流程图。该方法包括以下步骤：

S501，影像处理装置接收主设备发送的第一从地址和/或第二从地址，以选择通信路径；

S502，影像处理装置向主设备发送第一应答响应，第一应答响应为第一从地址和/或第二从地址对应的响应；

S503，影像处理装置接收主设备发送的第一子地址，影像处理装置向主设备发送第二应答响应，第二应答响应为第一子地址对应的响应；

S504，影像处理装置接收主设备发送的写数据或影像处理装置向主设备发送读数据。

在S501中，影像处理装置通过CCI接口接收主设备发送的第一从地址和/或第二从地址，以选择通信路径包括：影像处理装置接收主设备发送的第一从地址，以选择CCI标准通信路径；影像处理装置接收主设备发送的第二从地址，以选择CCI调试通信路径。具体的，影像处理装置接收主设备发送的第一从地址0x50时，控制模块根据第一从地址0x50选择CCI标准通信路径；或者影像处理装置接收主设备发送的第二从地址0x60，控制模块根据第二从地址0x60选择CCI调试通信路径。

在S502，影像处理装置向主设备发送第一应答响应，可选的，该应答响应可以为第一从地址对应的响应(ACKnowledge，简称ACK)。影像处理装置向主设备发送第一应答响应之前，影像处理装置接收主设备发送的读/写操作信号。

在S503中，影像处理装置接收主设备发送的第一子地址，影像处理装置向主设备发送第二应答响应，可选的，该第二应答响应可以为第一子地址对应的响应。

具体的，当选择CCI调试通信路径时，影像处理装置接收主设备发送的32位地址。第一子地址为32位地址，第一子地址包括第二子地址、第三子地址、第四子地址以及第五子地址，第二应答响应包括第三应答响应、第四应答响应、第五应答响应以及第六应答响应，影像处理装置接收主设备发送的第一子地址，影像处理装置向主设备返回第二应答响应，第二应答响应为第一子地址对应的响应包括：影像处理装置接收主设备发送的第二子地址INDEX[31：24]，影像处理装置向主设备返回第三应答响应ACK；基于第三应答响应，影像处理装置接收主设备发送的第三子地址INDEX[23：16]，影像处理装置向主设备返回第四应答响应ACK；基于第四应答响应，影像处理装置接收主设备发送的第四子地址[15：8]，影像处理装置向主设备返回第五应答响应；基于第五应答响应ACK，影像处理装置接收主设备发送的第五子地址INDEX[7：0]，影像处理装置向主设备返回第六应答响应ACK。

具体的，当选择CCI标准通信路径时，影像处理装置接收主设备发送的16位地址，第一子地址为16位地址，第一地址包括第六子地址和第七子地址，第二应答响应包括第七应答响应、第八应答响应。影像处理装置先接收主设备发送的第六子地址，第六子地址为高8位地址INDEX[15：8]，影像处理装置向主设备返回第七应答响应ACK，基于第七应答响应，影像处理装置接收主设备发送的第七子地址，第七子地址为低8位地址，影像处理装置向主设备返回第八应答响应ACK，进而主设备访问影像处理装置的配置寄存器。

在本实施中，本申请对第一从地址、第二从地址和第一子地址的位数不做限制。当影像处理装置验证从地址错误时，主设备接收“传输失败”相应信号。当影像处理装置验证子地址错误时，主设备接收“传输失败”相应信号。

在S504中，当影像处理装置接收主设备发送的信号是写操作时，影像处理装置接收主设备发送的写数据；当影像处理装置接收主设备发送的信号是读操作时，影像处理装置向主设备发送读数据。

基于上述实施例公开的内容，可选的，本实施例中，主设备向影像处理装置发送第一从地址，以选择通信路径之前包括：影像处理装置接收主设备发送的开始信号。

基于上述实施例公开的内容，可选的，本实施例中，影像处理装置接收主设备发送的写数据或影像处理装置向主设备发送读数据之后包括：影像处理装置向主设备发送第九应答响应，第九应答响应为读/写数据对应的响应，即主设备的读/写操作完成，影像处理装置接收主设备发送的停止信号，本次通信结束。对于本实施例，影像处理装置接收主设备发送的写数据或影像处理装置向主设备发送读数据之后，影像处理装置没有发送应答响应，则出现错误，主设备上报错误。

可选的，本申请还可提供一种设备。图6为本申请实施例提供的一种设备的结构示意图。如图6所示，该设备60可作为主设备，其可包括：存储器61和处理器62。存储器61和处理器62耦合。

存储器61，用于存储程序指令。

处理器62，用于调用该存储器存储的程序指令，使得上述主设备执行的任一调试方法。

本申请实施例还可提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器62执行时实现执行上述主设备执行的任一调试方法。

本申请实施例提供的设备及计算机可读存储介质，可执行上述任一所述实施例提供的主设备执行的调试方法，其具体的实现过程及有益效果参见上述，在此不再赘述。

可选的，本申请还可提供一种设备。图7为本申请另一实施例提供的一种设备的结构示意。如图7所示，该设备70可作为影像处理装置，其可包括：存储器71和处理器72。存储器71和处理器72耦合。

存储器71，用于存储程序指令。

处理器72，用于调用该存储器存储的程序指令，使得上述影像处理装置执行的任一调试方法。

本申请实施例还可提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器72执行时实现执行上述影像处理装置执行的任一调试方法。

类似地，虽然在附图中以特定顺序描述了操作，但是这不应理解为要求这些操作以所示的特定顺序或按照顺序依次执行，或者要求执行所有所示的操作，以实现期望的结果。而且，在本专利文件中描述的实施例中的各种单独的系统部件不应理解为在所有实施例中需要这种分离。

应注意，本申请上述方法实施例可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processor，DSP)、专用集成电路(application specific integrated circuit，ASIC)、现成可编程门阵列(fieldprogrammable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本申请实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本申请实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

可以理解，本申请实施例中的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(read-only memory，ROM)、可编程只读存储器(programmable rom，PROM)、可擦除可编程只读存储器(erasable PROM，EPROM)、电可擦除可编程只读存储器(electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(random access memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(static RAM，SRAM)、动态随机存取存储器(dynamic RAM，DRAM)、同步动态随机存取存储器(synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(double data rateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(synchlink DRAM，

SLDRAM)和直接内存总线随机存取存储器(direct rambus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。

应理解，在本申请实施例中，“与A相应的B”表示B与A相关联，根据A可以确定B。但还应理解，根据A确定B并不意味着仅仅根据A确定B，还可以根据A和/或其它信息确定B。

另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。

本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。

所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。

在本申请所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种影像处理装置，其特征在于，包括：

CCI接口，用于连接到主设备，并接收所述主设备的发送信号，所述发送信号是串行信号，所述发送信号包括第一从地址和第二从地址；

转换模块，用于当所述发送信号包含所述第二从地址时，接收经所述CCI接口传输的所述发送信号，并将所述发送信号转换为并行信号，所述并行信号是AHB总线能识别的信号；

所述AHB总线，用于传输所述并行信号；以及

处理和存储模块，用于从所述AHB总线接收所述并行信号以访问所述处理和存储模块。

2.根据权利要求1所述的影像处理装置，其特征在于，所述转换模块包括：异步信号收发单元，用于当所述主设备写操作时，接收经所述CCI接口输出的所述发送信号；或当所述主设备读操作时，发送所述处理和存储模块的所述并行信号，并通过所述CCI接口传输至主设备。

3.根据权利要求2所述的影像处理装置，其特征在于，所述转换模块还包括：接收单元，用于当所述主设备写操作时，接收所述异步信号收发单元的所述发送信号。

4.根据权利要求2或3所述的影像处理装置，其特征在于，所述转换模块还包括：发送单元，用于当所述主设备读操作时，发送所述处理和存储模块输出的所述并行信号至所述异步信号收发单元。

5.根据权利要求4所述的影像处理装置，其特征在于，所述转换模块还包括：

转换单元，用于当所述主设备写操作时，接收所述接收单元输出的所述串行信号，将所述接收单元输出的所述串行信号转换成所述并行信号；或当所述主设备读操作时，接收所述处理和存储模块输出的所述并行信号，以将所述处理和存储模块输出的所述并行信号转换成所述主设备识别的所述串行信号。

6.根据权利要求5所述的影像处理装置，其特征在于，所述转换模块还包括：

连接单元，用于当所述主设备写操作时，接收所述转换单元输出的所述并行信号，输出所述并行信号至所述AHB总线；或当所述主设备读操作时，接收所述AHB总线输出的所述并行信号，发送所述并行信号至所述转换单元。

7.根据权利要求5或6所述的影像处理装置，其特征在于，所述转换模块还包括：

控制单元，用于根据所述主设备的读/写操作，发送控制命令以控制所述异步信号收发单元、所述接收单元、所述发送单元和所述转换单元以及控制所述影像处理装置的通信路径。

8.根据权利要求1所述的影像处理装置，其特征在于，进一步包括APB总线，所述APB总线用于当所述发送信号包含所述第一从地址时，接收经所述CCI接口传输的所述发送信号，以访问寄存器。

9.一种调试终端，其特征在于，包括主设备和影像处理装置，所述影像处理装置是如权利要求1-8中所述的任一项影像处理装置，所述主设备的MIPI接口连接所述影像处理装置的MIPI接口，所述主设备的CCI接口连接所述影像处理装置的CCI接口。

10.一种调试方法，应用于如权利要求9的调试终端，其特征在于，包括：

所述影像处理装置接收所述主设备发送的所述第一从地址和/或第二从地址，以选择通信路径；

所述影像处理装置向所述主设备发送第一应答响应，所述第一应答响应为所述第一从地址和/或第二从地址对应的响应；

所述影像处理装置接收所述主设备发送的所述第一子地址，所述影像处理装置向所述主设备发送第二应答响应，所述第二应答响应为所述第一子地址对应的响应；

所述影像处理装置接收所述主设备发送的写数据或所述影像处理装置向所述主设备发送读数据。

11.根据权利要求10所述的调试方法，其特征在于，所述影像处理装置接收主设备发送的所述第一从地址和/或第二从地址，以选择通信路径包括：

所述影像处理装置接收所述主设备发送的所述第一从地址，以选择CCI标准通信路径；

所述影像处理装置接收所述主设备发送的所述第二从地址，以选择CCI调试通信路径。

Images