CN101868124B - 用于增加侧边吃锡效果的电路板堆栈结构 - Google Patents

Abstract

本发明公开了一种用于增加侧边吃锡效果的电路板堆栈结构，其包括：一底层电路基板、一顶层电路基板、至少一中层电路基板、一缺槽单元及一导电层单元；底层电路基板具复数个上层焊接面，顶层电路基板具复数个下层焊接面，中层电路基板电性地设置于底层电路基板与顶层电路基板之间，缺槽单元是下端侧面的缺槽，导电层单元是导电层，且该等导电层填充于等缺槽内。本发明还公开了另一种电路板堆栈结构，其包括一底层电路基板、一顶层电路基板、一缺槽单元及一导电层单元。采用本发明，易控制整体高度，可减少电路基板之间吃锡所产生的问题，以增加电路基板之间电性的良率及可靠度，且结构强度强。

Description

用于增加侧边吃锡效果的电路板堆栈结构

技术领域

本发明涉及一种电路板堆栈结构，特别是涉及一种用于增加侧边吃锡效果的电路板堆栈结构。

背景技术

请参阅图1所示，现有的第一种电路板堆栈结构是使用植入锡球B的方式以进行复数个电路板P1、P2的堆层。然而，采用此种方式仍具有整体高度不易控制、结构强度较弱、输出入脚位数较少、植球成本较高、间距有限制及不易小型化等缺点存在。

请参阅图2A及图2B所示，现有第二种电路板堆栈结构是使用电路板侧边的焊接面S以进行复数个电路板P3、P4、P5的堆栈。然而，因为该等电路板P3、P4、P5之间的焊接面S并无侧边吃锡效果，而造成该等电路板P3、P4、P5之间的组装合格率较差(有些焊接面S无法通过导电膏G产生电性连接)，可靠度也相对较差。

发明内容

本发明要解决的技术问题是为了克服现有的电路板堆栈结构技术存在整体高度不易控制、结构强度较弱、输出入脚位数较少、间距有限制及不易小型化、组装良率较差等的缺陷，提供一种堆栈时的整体高度易控制、可靠性高用于增加侧边吃锡效果的电路板堆栈结构，本发明通过在电路基板的侧边开设缺槽(利用半个或小于的类似邮票孔构造)，以达到增加侧边吃锡效果的目的。

为了解决上述技术问题，本发明是通过下述技术方案来解决上述技术问题的：根据本发明的其中一种方案，提供一种用于增加侧边吃锡效果的电路板堆栈结构，其特点在于，其包括：一底层电路基板、一顶层电路基板、至少一中层电路基板、一缺槽单元、及一导电层单元；

该底层电路基板的上表面的外围区域是具有复数个上层焊接面，该顶层电路基板的下表面的外围区域是具有复数个下层焊接面；

该中层电路基板是电性地设置于该底层电路基板与该顶层电路基板之间，其中该中层电路基板下表面的外围区域是具有复数个分别电性连接于该等上层焊接面的第一焊接面，该中层电路基板上表面的外围区域是具有复数个分别电性连接于该等下层焊接面的第二焊接面；

该缺槽单元是具有复数个选择性地成形于该底层电路基板的上端侧面、该顶层电路基板的下端侧面、及/或该中层电路基板的中层侧面的缺槽，其中该等缺槽是选择性地连通于该上层焊接面及该第一焊接面或连通于该下层焊接面及该第二焊接面；以及

该导电层单元是具有复数个设置于该等上层焊接面与该等第一焊接面之间及设置于该等下层焊接面与该等第二焊接面之间的导电层，并且该等导电层是填充于该等缺槽内。

较佳地，该底层电路基板的上表面是具有复数个底层电子组件，该顶层电路基板的上表面及/或下表面是具有复数个顶层电子组件，并且该中层电路基板的上表面及/或下表面具有复数个中层电子组件。

较佳地，该底层电路基板上表面的外围区域是具有复数个上层焊接面，并且该顶层电路基板下表面的外围区域是具有复数个下层焊接面。

较佳地，上述成形于该底层电路基板的上端侧面上的缺槽只连通于该上层焊接面及该第一焊接面，上述成形于该顶层电路基板的下端侧面上的缺槽只连通于该下层焊接面及该第二焊接面，并且该中层电路基板的侧面是包括一上端侧面及一下端侧面，上述成形于该中层电路基板的下端侧面上的缺槽只连通于该第一焊接面及该上层焊接面，上述成形于该中层电路基板的上端侧面上的缺槽只连通于该第二焊接面及该下层焊接面。

较佳地，该等导电层为导电锡膏。

较佳地，该等缺槽可选择性地成形于该底层电路基板侧边的内侧面或外侧面，该等缺槽可选择性地成形于该中层电路基板侧边的内侧面或外侧面，并且该等缺槽单元可选择性地成形于该顶层电路基板侧边的内侧面或外侧面。

为了解决上述技术问题，根据本发明的其中一种方案，还提供另一种用于增加侧边吃锡效果的电路板堆栈结构，其特点在于，其包括：一底层电路基板、一顶层电路基板、一缺槽单元、及一导电层单元；该缺槽单元是具有复数个选择性地成形于该底层电路基板的上端侧面及/或该顶层电路基板的下端侧面的缺槽，其中该等缺槽是连通于该上层焊接面及该下层焊接面；该导电层单元是具有复数个设置于该等上层焊接面与该等下层焊接面之间的导电层，并且该等导电层是填充于该等缺槽内。

较佳地，该底层电路基板的上表面是具有复数个底层电子组件，并且该顶层电路基板的上表面及/或下表面是具有复数个顶层电子组件。

较佳地，该底层电路基板上表面的外围区域是具有复数个上层焊接面，并且该顶层电路基板下表面的外围区域是具有复数个分别电性连接于该等上层焊接面的下层焊接面，以使得该顶层电路基板是电性地设置于该底层电路基板上。

较佳地，该等缺槽可选择性地成形于该底层电路基板侧边的内侧面或外侧面，并且该等缺槽可选择性地成形于该顶层电路基板侧边的内侧面或外侧面。

本发明的积极进步效果在于：

1、电路基板之间易吃锡，易固定及定位该等电路基板。

2、减少电路基板之间吃锡所产生的问题，以增加电路基板之间电性的良率及可靠度。

3、整体高度易控制。

4、结构强度强。

5、增加电路布局(Layout)设计空间的弹性及容易小型化。

附图说明

图1为现有的第一种电路板堆栈结构(使用植入锡球的方式以进行电路板的堆栈)的前视剖面示意图。

图2为现有的第二种电路板堆栈结构(使用电路板侧边的焊接面以进行电路板的堆栈)的前视剖面示意图。

图3为现有的第二种电路板堆栈结构的侧视示意图。

图3A为本发明第一种结构的第一较佳实施例的前视剖面示意图。

图3B1本发明图3A的3B1的局部放大图及填满缺槽后的局部放大图。

图3B2为本发明第一种结构的第二较佳实施例的局部放大图及填满缺槽后的局部放大图。

图3B3为本发明第一种结构的第三较佳实施例的局部放大图及填满缺槽后的局部放大图。

图3C为本发明图3A的3C-3C剖视图。

图4A为本发明第二种结构的第一较佳实施例的前视剖面示意图。

图4B1为本发明图4A的4B1的局部放大图及填满缺槽后的局部放大图(底层电路基板与中层电路基板之间的放大图)。

图4B2为本发明第二种结构的第二较佳实施例的局部放大图及填满缺槽后的局部放大图(底层电路基板与中层电路基板之间的放大图)。

图4B3为本发明第二种结构的第三较佳实施例的局部放大图及填满缺槽后的局部放大图(底层电路基板与中层电路基板之间的放大图)。

图4C1为本发明图4A的4C1的局部放大图及填满缺槽后的局部放大图(中层电路基板与顶层电路基板之间的放大图)。

图4C2为本发明第二种结构的第二较佳实施例的局部放大图及填满缺槽后的局部放大图(中层电路基板与顶层电路基板之间的放大图)。

图4C3为本发明第二种结构的第三较佳实施例的局部放大图及填满缺槽后的局部放大图(中层电路基板与顶层电路基板之间的放大图)；以及

图4D为本发明图4A的4D-4D剖视图。

【主要组件符号说明】

[第一种公知]

电路板                 P1、P2

锡球                   B

[第二种公知]

电路板                 P3、P4、P5

焊接面                 S

导电膏                 G

[第一种结构]

底层电路基板  1a    上层焊接面    10a

                    上端侧面      11a

                    底层电子组件  1Ea

顶层电路基板  2a    下层焊接面    20a

                    下端侧面      21a

                    顶层电子组件  2Ea

缺槽单元      4a    缺槽          40a

缺槽单元      4a′  缺槽          40a′

缺槽单元      4a″  缺槽          40a″

导电层单元    5a    导电层        50a

导电层单元    5a′  导电层        50a′

导电层单元    5a″  导电层      50a″

[第二种结构]

底层电路基板  1b    上层焊接面  10b

上端侧面      11b

底层电子组件  1Eb

顶层电路基板  2b    下层焊接面  20b

下端侧面      21b

顶层电子组件  2Eb

中层电路基板  3b    第一焊接面  30b

第二焊接面    31b

下端侧面      32b

上端侧面      33b

中层电子组件  3Eb

缺槽单元      4b    缺槽        40b

缺槽单元      4b′  缺槽        40b′

缺槽单元      4b″  缺槽        40b″

导电层单元    5b    导电层      50b

导电层单元    5b′  导电层      50b′

导电层单元    5b″  导电层      50b″

具体实施方式

为了能更进一步了解本发明为实现预定目的所采取的技术、手段及功效，下面结合附图给出本发明的各个较佳实施例，以详细说明本发明的技术方案。请参阅以下有关本发明的详细说明与附图，本发明的目的、特征与特点，可由此得到深入且具体的了解，但以下附图仅为了提供参考与说明用，并不是用来本发明加以限制的。

请参阅图3A至图3C所示，本发明第一种结构的第一较佳实施例是提供一种用于增加侧边吃锡效果的电路板堆栈结构，其包括：一底层电路基板1a、一顶层电路基板2a、一缺槽单元4a及一导电层单元5a。

其中，配合图3A及图3B1所示，该底层电路基板1a的上表面的外围区域是具有复数个上层焊接面10a，并且该底层电路基板1a的上表面是具有复数个底层电子组件1Ea。另外，该顶层电路基板2a的下表面的外围区域是具有复数个分别电性连接于该等上层焊接面10a的下层焊接面20a，以使得该顶层电路基板2a是电性地设置于该底层电路基板1a上，并且该顶层电路基板2a的上表面及/或下表面是具有复数个顶层电子组件2Ea。此外，如图3A所示，该缺槽单元4a是可选择性地成形于“该底层电路基板1a及/或该顶层电路基板2a侧边的内侧面或外侧面。以下将以“该缺槽单元4a成形于“该底层电路基板1a及/或该顶层电路基板2a侧边的外侧面”来进行说明。

如图3B1左边的图所示，该缺槽单元4a是具有复数个成形于该底层电路基板1a的上端侧面11a的缺槽40a，其中该等缺槽40a是连通于该上层焊接面10a及该下层焊接面20a。本发明是可通过缺槽40a的设计将导电材料填满该底层电路基板1a与该顶层电路基板2a之间的空缺。也即，如图3B1右边的图所示，该导电层单元5a是具有复数个设置于该等上层焊接面10a与该等下层焊接面20a之间的导电层50a，该等导电层50a是填充于该等缺槽40a内，并且该等导电层50a可以是任何的导电膏材料，例如：导电锡膏等。

关于本发明第一种结构的第二较佳实施例，如图3B2左边的图所示，该缺槽单元4a′是具有复数个成形于该顶层电路基板2a的下端侧面21a的缺槽40a′，其中该等缺槽40a′是连通于该上层焊接面10a及该下层焊接面20a。本发明是可通过缺槽40a′的设计将导电材料填满该底层电路基板1a与该顶层电路基板2a之间的空缺。也即，如图3B2右边的图所示，该导电层单元5a′是具有复数个设置于该等上层焊接面10a与该等下层焊接面20a之间的导电层50a′，该等导电层50a′是填充于该等缺槽40a′内，并且该等导电层50a′是可以是任何的导电膏材料，例如：导电锡膏等。

另外，关于本发明第一种结构较佳的第三实施例，如图3B3左边的图所示，该缺槽单元4a″是具有复数个成形于该顶层电路基板2a的下端侧面21a与该底层电路基板1a的上端侧面11a的缺槽40a″，其中该等缺槽40a″是连通于该上层焊接面10a及该下层焊接面20a。本发明是可通过缺槽40a″的设计将导电材料填满该底层电路基板1a与该顶层电路基板2a之间的空缺。即，如图3B3右边的图所示，该导电层单元5a″是具有复数个设置于该等上层焊接面10a与该等下层焊接面20a之间的导电层50a″，该等导电层50a″是填充于该等缺槽40a″内，并且该等导电层50a″是可为任何的导电膏材料，例如：导电锡膏等。

也就是说，本发明第一种结构的缺槽单元4a、4a′、4a″是具有复数个选择性地成形于该底层电路基板1a的上端侧面11a及/或该顶层电路基板2a的下端侧面21a的缺槽40a、40a′、40a″(如图3B1至图3B3所示)。因此，本发明第一种结构所揭露“该等缺槽40a、40a′、40a″连通于该上层焊接面10a及该下层焊接面20a”是具有下列三种实施例：

第一种实施例(如图3B1所示)：该等导电层50a是从上述成形于该底层电路基板1a的上端侧面11a的缺槽40a进入，以使得该等导电层50a可以被确实地填充于该等上层焊接面10a与该等下层焊接面20a之间。

第二种实施例(如图3B2所示)：该等导电层50a′是从上述成形于该顶层电路基板2a的下端侧面21a的缺槽40a′进入，以使得该等导电层50a′可以被确实地填充于该等上层焊接面10a与该等下层焊接面20a之间。

第三种实施例(如图3B3所示)：该等导电层50a″是从上述成形于该底层电路基板1a的上端侧面11a的缺槽40a″及该顶层电路基板2a的下端侧面21a的缺槽40a″进入，以使得该等导电层50a″可以被确实地填充于该等上层焊接面10a与该等下层焊接面20a之间。

请参阅图3C所示，以本发明第一种结构的第一较佳实施例来说，由于通过该等缺槽40a的设计，而使得该等导电层50a可以被确实地填充于该等上层焊接面10a与该等下层焊接面20a之间。因此，本发明的电路板堆栈结构可以有效地增加侧边吃锡的效果。

另外，本发明第一种结构也可省去该上层焊接面10a及该下层焊接面20a的设置，因为上述每一个缺槽的内表面可以成形一导电层(例如镀上一层铜)，再配合导电材料的电性导通，以实现该底层电路基板1a与该顶层电路基板2a之间的电性导通。

请参阅图4A至图4C所示，本发明第二种结构的第一较佳实施例是提供一种用于增加侧边吃锡效果的电路板堆栈结构，其包括：一底层电路基板1b、一顶层电路基板2b、至少一中层电路基板3b、一缺槽单元4b及一导电层单元5b。此外，如图4A所示，该缺槽单元4b是可选择性地成形于“该底层电路基板1b及/或该顶层电路基板2b及/或该中层电路基板3b”侧边的内侧面或外侧面。以下将以“该缺槽单元4a成形于“该底层电路基板1b及/或该顶层电路基板2b及/或该中层电路基板3b”侧边的外侧面”来进行说明。其中，配合图4A及图4B1所示，该底层电路基板1b的上表面的外围区域是具有复数个上层焊接面10b，并且该底层电路基板1b的上表面是具有复数个底层电子组件1Eb。再者，该顶层电路基板2b的下表面的外围区域是具有复数个下层焊接面20b，并且该顶层电路基板2b的上表面及/或下表面是具有复数个顶层电子组件2Eb。

另外，该中层电路基板3b是电性地设置于该底层电路基板1b与该顶层电路基板2b之间，其中该中层电路基板3b下表面的外围区域是具有复数个分别电性连接于该等上层焊接面10b的第一焊接面30b(如图4B1所示)，该中层电路基板3b上表面的外围区域是具有复数个分别电性连接于该等下层焊接面20b的第二焊接面31b(如图4C1所示)。此外，该中层电路基板3b的侧面是包括一向下只连接于该第一焊接面30b的下端侧面32b(如图4B2所示)及一向上只连接于该第二焊接面31b的上端侧面33b(如图4C1所示)。另外，该中层电路基板3b的上表面及/或下表面是具有复数个中层电子组件3Eb。

如图4B1左边的图所示，该缺槽单元4b是具有复数个成形于该底层电路基板1b的上端侧面11b的缺槽40b，其中该等缺槽40b是只连通于该上层焊接面10b及该第一焊接面30b。本发明可通过缺槽40b的设计将导电材料填满该底层电路基板1b与该中层电路基板3b之间的空缺。换言的，如图4B1右边的图所示，该导电层单元5b具有复数个设置于该等上层焊接面10b与该等第一焊接面30b之间的导电层50b，该等导电层50b是填充于该等缺槽40b内，并且该等导电层50b是可为任何的导电膏材料，例如：导电锡膏等。

关于本发明第二种结构的第二较佳实施例，如图4B2左边的图所示，该缺槽单元4b′是具有复数个成形于该中层电路基板3b的下端侧面32b的缺槽40b′，其中该等缺槽40b′是只连通于该上层焊接面10b及该第一焊接面30b。本发明是可通过缺槽40b′的设计将导电材料填满该底层电路基板1b与该中层电路基板3b之间的空缺。换言的，如图4B2右边的图所示，该导电层单元5b′是具有复数个设置于该等上层焊接面10b与该等第一焊接面30b之间的导电层50b′，该等导电层50b′是填充于该等缺槽40b′内，并且该等导电层50b′是可为任何的导电膏材料，例如：导电锡膏等。

关于本发明第二种结构的第三实施例，如图4B3左边的图所示，该缺槽单元4b″是具有复数个成形于该底层电路基板1b的上端侧面11b及该中层电路基板3b的下端侧面32b的缺槽40b″，其中该等缺槽40b″是只连通于该上层焊接面10b及该第一焊接面30b。本发明是可通过缺槽40b″的设计将导电材料填满该底层电路基板1b与该中层电路基板3b之间的空缺。换言的，如图4B3右边的图所示，该导电层单元5b″是具有复数个设置于该等上层焊接面10b与该等第一焊接面30b之间的导电层50b″，该等导电层50b″是填充于该等缺槽40b″内，并且该等导电层50b″是可为任何的导电膏材料，例如：导电锡膏等。

此外，关于本发明第二种结构的第一实施例，如图4C1左边的图所示，该缺槽单元4b是具有复数个成形于该中层电路基板3b的上端侧面33b的缺槽40b，其中该等缺槽40b是只连通于该下层焊接面20b及该第二焊接面31b。本发明是可通过缺槽40b的设计将导电材料填满该顶层电路基板2b与该中层电路基板3b之间的空缺。也即，如图4C1右边的图所示，该导电层单元5b是具有复数个设置于该等下层焊接面20b与该等第二焊接面31b之间的导电层50b，该等导电层50b是填充于该等缺槽40b内，并且该等导电层50b是可为任何的导电膏材料，例如：导电锡膏等。

另外，关于本发明第二种结构的第二实施例，如图4C2左边的图所示，该缺槽单元4b′是具有复数个成形于该顶层电路基板2b的下端侧面21b的缺槽40b′，其中该等缺槽40b′是只连通于该下层焊接面20b及该第二焊接面31b。本发明是可通过缺槽40b′的设计将导电材料填满该顶层电路基板2b与该中层电路基板3b之间的空缺。也即，如图4C2右边的图所示，该导电层单元5b′是具有复数个设置于该等下层焊接面20b与该等第二焊接面31b之间的导电层50b′，该等导电层50b′是填充于该等缺槽40b′内，并且该等导电层50b′是可为任何的导电膏材料，例如：导电锡膏等。

另外，关于本发明第二种结构的第三实施例，如图4C3左边的图所示，该缺槽单元4b″是具有复数个成形于该中层电路基板3b的上端侧面33b及该顶层电路基板2b的下端侧面21b的缺槽40b″，其中该等缺槽40b″只连通于该下层焊接面20b及该第二焊接面31b。本发明可通过缺槽40b″的设计将导电材料填满该顶层电路基板2b与该中层电路基板3b之间的空缺。也即，如图4C3右边的图所示，该导电层单元5b″是具有复数个设置于该等下层焊接面20b与该等第二焊接面31b之间的导电层50b″，该等导电层50b″是填充于该等缺槽40b″内，并且该等导电层50b″可以是任何的导电膏材料，例如：导电锡膏等。

也就是说，本发明第一种结构的缺槽单元4b、4b′、4b″是具有复数个选择性地成形于该底层电路基板1b的上端侧面11b、该顶层电路基板2b的下端侧面21b、及/或该中层电路基板3b的侧面(该下端侧面32b及该上端侧面33b)的缺槽40b、40b′、40b″，其中该等缺槽40b、40b′、40b″选择性地连通于“该上层焊接面10b及该第一焊接面30b”(如图4B1至图4B3所示)或连通于该下层焊接面20b及该第二焊接面31b(如图4C1至图4C3所示)。

因此，本发明第二种结构所揭露“该等缺槽(40b、40b′、40b″)是只连通于该上层焊接面10b及该第一焊接面30b”，具有下列三种实施例：

第一种实施例(如图4B1所示)：该等导电层50b的一部分是从上述成形于该底层电路基板1b的上端侧面11b的缺槽40b进入，以使得该等导电层50b可以被确实地填充于该等上层焊接面10b与该等第一焊接面30b之间。

第二种实施例(如图4B2所示)：该等导电层50b′的一部分是从上述成形于该中层电路基板3b的下端侧面32b的缺槽40b′进入，以使得该等导电层50b′可以被确实地填充于该等上层焊接面10b与该等第一焊接面30b之间。

第三种实施例(如图4B3所示)：该等导电层50b″的一部分是从上述成形于该底层电路基板1b的上端侧面11b及该中层电路基板3b的下端侧面32b的缺槽40b″进入，以使得该等导电层50b″可以被确实地填充于该等上层焊接面10b与该等第一焊接面30b之间。

另外，本发明所揭露“该等缺槽40b、40b′、40b″是只连通于该下层焊接面20b及该第二焊接面31b”，具有下列三种实施例：

第一种实施例(如图4C1所示)：该等导电层50b的一部分是从上述成形于该中层电路基板3b的上端侧面33b的缺槽40b进入，以使得该等导电层50b可以被确实地填充于该等第二焊接面31b与该等下层焊接面20b之间。

第二种实施例(如图4C2所示)：该等导电层50b′的一部分是从上述成形于该顶层电路基板2b′的下端侧面21b的缺槽40b′进入，以使得该等导电层50b′可以被确实地填充于该等第二焊接面31b与该等下层焊接面20b之间。

第三种实施例(如图4C3所示)：该等导电层50b″的一部分是从上述成形于该中层电路基板3b的上端侧面33b及该顶层电路基板2b的下端侧面21b的缺槽40b″进入，以使得该等导电层50b″可以被确实地填充于该等第二焊接面31b与该等下层焊接面20b之间。

另外，本发明第二种结构也可省去该等焊接面的设置，因为上述每一个缺槽的内表面可以成形一导电层(例如镀上一层铜)，再配合导电材料的电性导通，以实现该底层电路基板1b、该中层电路基板3b及该顶层电路基板2b之间的电性导通。

请参阅图4D所示，以本发明第二种结构的第一实施例来说，由于通过该等缺槽40b的设计，而使得该等导电层50b可以被确实地填充于“该等上层焊接面10b与该等第一焊接面30b之间”及“该等第二焊接面31b与该等下层焊接面20b之间”。因此，本发明的电路板堆栈结构可以有效地增加侧边吃锡的效果。

以上所述，仅为本发明较佳的具体实施例的详细说明及附图，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的所有范围应以本申请的权利要求的范围为准，在本发明的领域内，在不背离本发明的原理和实质的前提下，任何熟悉上述技术，可轻易想到的变化或修改均涵盖在本专利范围之内。因此，本发明的保护范围由所附权利要求书限定。

Claims (7)

1.一种用于增加侧边吃锡效果的电路板堆栈结构，其特征在于，其包括：

一底层电路基板，其具有一上表面；

一顶层电路基板，其具有一下表面；

至少一中层电路基板，其电性地设置于该底层电路基板与该顶层电路基板之间，其中该中层电路基板下表面的外围区域是具有复数个分别电性连接于该底层电路基板上表面的第一焊接面，该中层电路基板上表面的外围区域是具有复数个分别电性连接于该顶层电路基板下表面的第二焊接面；

一缺槽单元，其具有复数个选择性地成形于该底层电路基板的上端侧面、该顶层电路基板的下端侧面、及/或该中层电路基板的侧面的缺槽，其中该等缺槽是选择性地连通于该底层电路基板上表面及该第一焊接面或连通于该顶层电路基板下表面及该第二焊接面；以及

一导电层单元，其具有复数个设置于该底层电路基板上表面与该等第一焊接面之间及设置于该顶层电路基板下表面与该等第二焊接面之间的导电层，并且该等导电层是填充于该等缺槽内；

该底层电路基板上表面的外围区域是具有复数个上层焊接面，并且该顶层电路基板下表面的外围区域是具有复数个下层焊接面；

上述成形于该底层电路基板的上端侧面上的缺槽只连通于该上层焊接面及该第一焊接面，上述成形于该顶层电路基板的下端侧面上的缺槽只连通于该下层焊接面及该第二焊接面，并且该中层电路基板的侧面是包括一上端侧面及一下端侧面，上述成形于该中层电路基板的下端侧面上的缺槽只连通于该第一焊接面及该上层焊接面，上述成形于该中层电路基板的上端侧面上的缺槽只连通于该第二焊接面及该下层焊接面。

2.如权利要求1所述的用于增加侧边吃锡效果的电路板堆栈结构，其特征在于，该底层电路基板的上表面是具有复数个底层电子组件，该顶层电路基板的上表面及/或下表面是具有复数个顶层电子组件，并且该中层电路基板的上表面及/或下表面是具有复数个中层电子组件。

3.如权利要求1所述的用于增加侧边吃锡效果的电路板堆栈结构，其特征在于，该等导电层为导电锡膏。

4.如权利要求1所述的用于增加侧边吃锡效果的电路板堆栈结构，其特征在于，该等缺槽可选择性地成形于该底层电路基板侧边的内侧面或外侧面，该等缺槽可选择性地成形于该中层电路基板侧边的内侧面或外侧面，并且该等缺槽单元可选择性地成形于该顶层电路基板侧边的内侧面或外侧面。

5.一种用于增加侧边吃锡效果的电路板堆栈结构，其特征在于，

一底层电路基板，具有上表面；

一顶层电路基板，具有下表面；

一缺槽单元，其具有复数个选择性地成形于该底层电路基板的上端侧面及/或该顶层电路基板的下端侧面的缺槽，其中该等缺槽是连通于该底层电路基板的上表面及该顶层电路基板的下表面；以及

一导电层单元，其具有复数个设置于该底层电路基板的上表面与该顶层电路基板的下表面之间的导电层，并且该等导电层是填充于该等缺槽内；

该等缺槽可选择性地成形于该底层电路基板侧边的内侧面或外侧面，并且该等缺槽可选择性地成形于该顶层电路基板侧边的内侧面或外侧面。

6.如权利要求5所述的用于增加侧边吃锡效果的电路板堆栈结构，其特征在于，该底层电路基板的上表面是具有复数个底层电子组件，并且该顶层电路基板的上表面及/或下表面具有复数个顶层电子组件。

7.如权利要求5所述的用于增加侧边吃锡效果的电路板堆栈结构，其特征在于，该底层电路基板上表面的外围区域是具有复数个上层焊接面，并且该顶层电路基板下表面的外围区域是具有复数个分别电性连接于该等上层焊接面的下层焊接面，以使得该顶层电路基板是电性地设置于该底层电路基板上。

Images