CN101867443A - 速率匹配方法和装置 - Google Patents

速率匹配方法和装置 Download PDF

Info

Publication number
CN101867443A
CN101867443A CN200910134725A CN200910134725A CN101867443A CN 101867443 A CN101867443 A CN 101867443A CN 200910134725 A CN200910134725 A CN 200910134725A CN 200910134725 A CN200910134725 A CN 200910134725A CN 101867443 A CN101867443 A CN 101867443A
Authority
CN
China
Prior art keywords
bit
harq
buffer
code word
sign indicating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910134725A
Other languages
English (en)
Other versions
CN101867443B (zh
Inventor
孙芝利
徐俊
许进
袁志锋
徐前子
龚贤卫
孙波
方惠英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN200910134725.9A priority Critical patent/CN101867443B/zh
Priority to US13/260,045 priority patent/US8868988B2/en
Priority to KR1020117024293A priority patent/KR101689906B1/ko
Priority to EP18215769.3A priority patent/EP3553981A1/en
Priority to EP09843240.4A priority patent/EP2421189A4/en
Priority to PCT/CN2009/074969 priority patent/WO2010118606A1/zh
Publication of CN101867443A publication Critical patent/CN101867443A/zh
Application granted granted Critical
Publication of CN101867443B publication Critical patent/CN101867443B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H04L1/1812—Hybrid protocols; Hybrid automatic repeat request [HARQ]
    • H04L1/1819—Hybrid protocols; Hybrid automatic repeat request [HARQ] with retransmission of additional or different redundancy
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/12—Arrangements for detecting or preventing errors in the information received by using return channel
    • H04L1/16—Arrangements for detecting or preventing errors in the information received by using return channel in which the return channel carries supervisory signals, e.g. repetition request signals
    • H04L1/18—Automatic repetition systems, e.g. Van Duuren systems
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0067—Rate matching
    • H04L1/0068—Rate matching by puncturing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种速率匹配方法和装置，该方法包括：对信息比特序列进行编码和交织得到长度为NFB_Buffer的母码码字；从母码码字中选择比特产生当前传输的混合自动请求重传请求HARQ子包。通过本发明达到了尽量覆盖所有的母码区域的效果，进而增强了HARQ多次重传链路的性能。

Description

速率匹配方法和装置
技术领域
本发明涉及通信领域，具体而言，涉及一种速率匹配方法和装置。
背景技术
目前，数字通信系统是常用的通信系统。图1是根据相关技术的数字通信系统的结构框图，如图1所示，通常，数字通信系统由发射端、信道和接收端组成，其中，发射端通常包括信源、信源编码器、信道编码器和调制器等部分，接收端通常包括解调器、信道译码器、信源译码器和信宿，发射端与接收端之间存在信道(或存储介质)，并且信道中存在噪声源。
在数字通信系统中，信道编码链路(包括信道编译码、调制解调等)是整个数字通信物理层的最关键技术，其决定了数字通信系统底层传输的有效性和可靠性。
下面将详细描述信道编码链路部分中的信道编译码、调制解调等部分的功能。
信道编码(Channel Coding)的目的是抗击传输过程中各种各样的噪声和干扰。通常，通过人为地增加冗余信息，能够使得系统具有自动纠正差错的能力，从而保证数字传输的可靠性。Turbo码是目前公认的最优的前向纠错编码之一，在众多标准协议中被广泛采用作为数据业务传输的信道编码解决方案，而且随着译码迭代次数的增加，其译码纠错性能将会被不断完善。目前常用的Turbo码包括二进制Turbo码和双二进制咬尾Turbo码。
速率匹配(Rate Matching)处理是信道编码后的一项非常关键的技术，其目的是对信道编码后的码字比特进行由算法控制的重复或打孔，以保证速率匹配后的数据比特长度与所分配的物理信道资源相匹配。目前，速率匹配算法主要有以下两种：第三代合作伙伴计划(3rd Generation Partnership Project，简称为3GPP)R6速率匹配算法和循环缓存速率匹配(Circular Buffer Rate Matching，简称为CBRM)算法。
其中，循环缓存速率匹配算法是能够生成删余图样性能优秀的简单算法，在3GPP2的系列标准、IEEE802.16e标准和3GPP长期演进(Long-Term Evolution，简称为LTE)等多数通信系统中都采用这种速率匹配算法。
在循环缓存速率匹配算法中，在码率为1/3的情况下，Turbo编码输出的码字比特经比特分离后会分离出三个数据比特流：系统比特流、第一校验比特流和第二校验比特流。上述三个数据比特流各自进行分块交织器重新排列，该处理过程通常被称为块内交织。然后，在输出缓存器中，将重排后的系统比特放在开始位置，随后交错地放置两个重排的校验比特流，被称为块间交织。
并且，在该处理过程中，可以根据期望的输出码率选择Ndata个编码比特作为循环缓存速率匹配的输出，循环缓存速率匹配从输出缓存器中某个指定的开始位置读出Ndata个编码比特，被称为比特选择。总的来说，被选择用于传输的比特可以从缓存器中的任何位置读出来。当读取循环缓存区的最后一个比特后，其下一个比特数据即为循环缓存区的首个比特位置数据。所以，通过简单的方法便可实现基于循环缓存的速率匹配(删余或重复)。对于下面将要描述的混合自动请求重传请求(Hybrid Automatic Repeat Request，简称为HARQ)操作，循环缓存还具有灵活性和颗粒度的优势。
HARQ是一种数字通信系统中重要的链路自适应技术。该技术的功能是：接收端对其接收的HARQ数据包进行译码，若译码正确则反馈ACK信号给发送端，通知其发送新的HARQ数据包；若译码失败则反馈NACK信号给发送端，请求发送端重新发送HARQ数据包。接收端通过对多次重传的数据包进行递增冗余(Incremental Redundancy，简称为IR)或Chase合并译码，可以提高其译码成功概率，实现对链路传输的高可靠性要求。
在混合自动请求重传(HARQ)方式下，在循环缓存中可以指定不同的位置作为每次传输HARQ数据包读取的起点位置。冗余版本(Redundancy Version，简称为RV)的定义即确定了HARQ数据包在循环缓存中读取的多个起点位置，冗余版本的取值便确定了本次传输HARQ数据包在循环缓存中读取的具体起点位置。
例如，在LTE中，冗余版本定义了在循环缓存的起点，用于选择一段码字生成当前的HARQ包。如果RV数目为4，则冗余版本以0、1、2和3从左到右的顺序在循环缓存中均匀地标示了四个位置。更加具体的描述可以参照LTE的虚拟循环缓存速率匹配的提案和标准，在此不再详述。
HARQ包指示符(HARQ subpacket identifier，简称为SPID)目前被应用于IEEE802.16e标准中，它与冗余版本RV的作用在本质上是相同的，都可用来确定子包数据在循环缓存区中的具体位置。
在IEEE802.16e系统中，HARQ子包指示符与HARQ数据包长度共同定义了HARQ子包数据在循环缓存区中的起始位置和长度，以便在循环缓存区中选择一段码字来生成当前的HARQ子包。
其中，SPID的取值范围是{00，01，10，11}。首次传输的SPID值一定为00，其他重传时的SPID取值则可任意的或按一定顺序的在其范围内进行选择。也就是说，在多次传输时，可能重复使用某一个SPID值，或者也可以不使用某一个SPID值。
在HARQ机制下，基于同一个母码的数据下可能产生多个HARQ子包。当两个或者多个HARQ子包读取母码中相同位置比特时，就发生了重叠(Overlapping)现象。为了提高系统性能，应该尽量避免重叠现象，并覆盖更多的母码数据。
图2是根据相关技术的在IEEE802.16e标准、1/3码率、采用卷积Turbo码(Convolutional Turbo Code，简称为CTC)编码的情况下的速率匹配过程示意图，如图2所示，重传的处理过程涉及到对S信息位、P1校验区和P2校验区的块内交织，在该处理过程中，进行了四次重传，即，传输了四个子包，具体地，第一次重传的第一个子包(F1＝0&L1)与第二次重传的第二个子包(F2&L2)出现了重叠现象，同时还存在没有被覆盖到的母码码字，在第二次重传之后还传输了第三个子包(F3&L3)和第四个子包(F4&L4)。
由于在自适应HARQ传输模式中，每个HARQ子包的长度和调制阶数的值都与HARQ子包的子信道数的取值有关。而由于每次传输的子包子信道数可能受多种因素影响而发生改变，所以每次传输的调制阶数和HARQ子包的长度都可能发生改变。
图3是根据相关技术的速率匹配处理的示意图，如图3所示，循环缓存区中有3NEPbits的码字，该处理过程中进行了四次重传，该方法实际上是基于接续式传输的思想，不过第二次重传、第三重传、第四次重传是从后往前接续传输。在非自适应HARQ时可以实现接续传输；但是，当自适应HARQ的时候，由于Lk大小不同，第三次重传和第四次重传不可能正好接续，图4是根据现有相关技术的速率匹配处理过程中的覆盖情况示意图，如图4所示，例如，当第三次重传和第四次重传的码率很高(即，第三次和第四次的Lk比第二次的Lk短很多)时会有严重的重叠。
可以看出，在自适应HARQ重传机制中，由于子包长度和SPID的取值不同，一方面会产生严重的重叠现象，导致反复传输相同内容的数据，尤其是当SPID值反复重复时，很有可能导致子包数据大面积重叠；另一方面会导致某些数据内容始终不能被传输，从而严重影响系统性能。
针对相关技术中速率匹配处理中重叠现象出现机率高的问题，目前尚未提出有效的解决方案。
发明内容
针对速率匹配处理中重叠现象出现机率高的问题而提出本发明，为此，本发明的主要目的在于提供一种改进的速率匹配方案，以解决上述问题。
为了实现上述目的，根据本发明的一个方面，提供了一种速率匹配方法。
根据本发明的速率匹配方法包括：对信息比特序列进行编码和交织得到长度为NFB_Buffer的母码码字；从母码码字中选择比特产生当前传输的混合自动请求重传请求HARQ子包。
为了实现上述目的，根据本发明的另一个方面，提供了一种速率匹配装置。
根据本发明的速率匹配装置包括：编码器，用于对信息比特序列分组进行编码，产生长度为NFB_Buffer的码字；交织器，用于对编码器产生的码字进行交织得到交织后的母码码字；循环缓存器，用于存储交织器得到的交织后的母码码字；速率匹配器，用于从母码码字中选择比特，产生当前传输的HARQ子包。
为了实现上述目的，根据本发明的再一个方面，提供了一种速率匹配装置。
根据本发明的速率匹配装置包括：编码器，用于对信息比特序列分组进行编码，产生长度为NFB_Buffer的码字；存储器，用于存储编码器编码后的码字和地址发生器产生的虚拟循环缓存；地址发生器，用于产生当前传输的HARQ子包的每个码字比特在存储器中对应的地址，对存储器中存储的码字进行交织，产生长度为NFB_Buffer的虚拟循环缓存，将虚拟循环缓存的数据作为母码码字，并且从母码码字中连续选择用于产生HARQ子包的码字比特段所对应的地址；码字比特读取器，用于根据地址发生器选择的地址从存储器中选择码字，产生当前传输的HARQ子包。
通过本发明，采用改变母码码字中比特的选择方法来减少重叠现象的方法，解决了速率匹配处理中重叠现象出现机率高的问题，达到了尽量覆盖所有的母码区域的效果，进而增强了HARQ多次重传链路的性能。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1是根据相关技术的数字通信系统的结构框图；
图2是根据相关技术的在IEEE802.16e标准、1/3码率、采用CTC编码的情况下的速率匹配过程的示意图；
图3是根据相关技术的速率匹配处理的示意图；
图4是根据现有相关技术的速率匹配处理过程中的覆盖情况示意图；
图5是根据本发明方法实施例一的速率匹配方法处理过程环形示意图；
图6是根据本发明方法实施例二的速率匹配方法处理过程环形示意图；
图7是根据本发明实施例一的第一种速率匹配装置的处理流程图；
图8是根据本发明实施例二的第二种速率匹配装置的处理流程图；
图9是根据本发明实施例一的第一种速率匹配方式的重叠环形示意图；
图10是根据本发明实施例一的第二种速率匹配方式的重叠环形示意图；
图11是根据本发明装置实施例一的速率匹配装置的结构框图；
图12是根据本发明装置实施例一的速率匹配装置的具体结构框图；
图13是根据本发明装置实施例二的速率匹配装置的结构框图；
图14是根据本发明方法实施例的第三种速率匹配方式的重叠环形的示意图；
图15是根据本发明方法实施例第三种速率匹配方式的环形的示意图；
图16是根据本发明方法实施例的第四种速率匹配方式的环形的示意图；
图17是根据本发明方法实施例第四种速率匹配方式的重叠环形的示意图。
具体实施方式
功能概述
考虑到相关技术中速率匹配处理中重叠现象出现机率高的问题，本发明实施例提供了速率匹配方法，该方法通过改变母码码字中比特的选择方法来减少重叠现象的发生。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
方法实施例一
根据本发明的实施例，提供了一种速率匹配方法。
根据本发明实施例的速率匹配方法包括：对信息比特序列进行编码和交织得到长度为NFB_Buffer的母码码字，并从母码码字中选择比特产生当前传输的HARQ子包，其中，母码码字包括系统比特部分和校验比特部分。在从母码码字中选择比特组成HARQ子包的过程中，将母码码字的起始比特作为母码码字的最后一个比特的下一个比特。假设HARQ子包重传SPID取值范围为0，1，2，3。
下面给出十种确定HARQ子包起始位置的方法：
第一种方法：从长度为NFB_Buffer母码码字的预定起始位置起选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
第二种方法：从长度为NFB_Buffer母码码字中选择最后L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
第三种方法：以长度为NFB_Buffer母码码字的中间位置为中心位置选择L个比特组成HARQ子包，其中，中心位置两侧应尽量选择近似相等的比特数目，其中，L为HARQ子包的预定长度。
第四种方法：以长度为NFB_Buffer母码码字的最后一个比特位置为中心位置选择L个比特组成HARQ子包，其中，中心位置两侧应尽量选择近似相等的比特数目，其中，L为HARQ子包的预定长度。
第五种方法：从长度为NFB_Buffer的母码码字中以第一校验比特流首个比特的位置为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
第六种方法：从长度为NFB_Buffer的母码码字中将第一个校验比特流首个比特位置加上L/2比特的位置作为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
第七种方法：从所述母码码字的中间位置为起始位置选择前L个比特组成HARQ子包，L为HARQ子包的预定长度。
第八种方法：从所述母码码字的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
第九种方法：从所述母码码字最后一个比特和第一校验比特流首个比特之间的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
第十种方法：从所述母码码字信息比特流最后一个比特的位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
SPID取0，1，2或3时，也就是第一次HARQ子包重传，第二次HARQ子包重传，第三次HARQ子包重传，第四次HARQ子包重传时可以分别根据当前HARQ子包具体情况采用上述第一种、第二种、第三种、第四种，第五种，第六种，第七种，第八种，第九种，第十种确定HARQ子包起始位置方法中的一种。
其中，对信息分组进行编码和交织，得到系统比特部分和校验比特部分的处理具体可以包括以下方式之一：
方式一：将信息分组进行编码，得到系统比特部分和交织前的校验比特部分，并将得到的系统比特部分作为母码码字中的系统比特部分；对交织前的校验比特部分进行块内交织，得到块内交织后的校验比特部分；对块内交织后的校验比特部分进行块间交织，得到块间交织后的校验比特部分，并将块间交织后的校验比特部分作为母码码字中的校验比特部分。
方式二：将信息分组进行编码，得到交织前的系统比特部分和交织前的校验比特部分；对交织前的系统比特部分和交织前的校验比特部分进行块内交织，得到和块内交织后的系统比特部分和块内交织后的校验比特部分，并将块内交织后的系统比特部分作为母码码字中的系统比特部分；对块内交织后的校验比特部分进行块间交织，得到块间交织后的校验比特部分，并将块间交织后的校验比特部分作为母码码字中的校验比特部分。
需要说明的是，在对信息分组进行编码时，在进行编码的编码器的码率为1/r的情况下，得到的交织前的校验比特部分的数量为r-1。
其中，对信息比特序列进行编码的方式包括以下之一：turbo码、咬尾turbo码、低密度奇偶校验码。
对于第三种方法，从母码码字(循环缓存区)中的第(NFB_Buffer/2-L/2)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2-L/2)mod(NFB_Buffer)至(NFB_Buffer/2+L/2-1)mod(NFB_Buffer)比特，即，(NFB_Buffer/2-L/2)mod(NFB_Buffer)，((NFB_Buffer/2-L/2)mod(NFB_Buffer))+1，((NFB_Buffer/2-L/2)mod(NFB_Buffer))+2，....，(NFB_Buffer/2+L/2-1)mod(NFB_Buffer)比特。
对于第四种方法，从母码码字(循环缓存区)中的第NFB_Buffer-L/2)mod(NFB_Buffer)比特开始，顺序读取L个比特，：(NFB_Buffer-L/2)mod(NFB_Buffer)至(NFB_Buffer+L/2-1)mod(NFB_Buffer)比特即，(NFB_Buffer-L/2)mod(NFB_Buffer)，，(NFB_Buffer-L/2)mod(NFB_Buffer))+1，((NFB_Buffer-L/2)mod(NFB_Buffer))+2，...，(NFB_Buffer+L/2-1)mod(NFB_Buffer)比特。
对于第五种方法，从母码码字(循环缓存区)中第一校验比特流首个比特开始，顺序读取L个比特：第一校验比特流首个比特至(第一校验流首个比特+L-1)mod(NFB_Buffer)比特，即，第一校验比特流首个比特，第一校验比特流第2个比特，第一校验比特流第3个比特，...，(第一校验流首个比特+L-1)mod(NFB_Buffer)比特。
对于第六种方法，从母码码字(循环缓存区)中的第一校验比特流首个比特+NFB_Buffer/2开始，顺序读取L个比特：第一校验比特流首个比特+NFB_Buffer/2至(第一校验流首个比特+NFB_Buffer/2+L-1)mod(NFB_Buffer)比特；即，第一校验比特流首个比特+NFB_Buffer/2，(第一校验比特流首个比特+NFB_Buffer/2)+1，(第一校验比特流首个比特+NFB_Buffer/2)+2，......，(第一校验流首个比特+NFB_Buffer/2+L-1)mod(NFB_Buffer)比特。
对于第七种方法，从母码码字(循环缓存区)中的第(NFB_Buffer/2)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2)mod(NFB_Buffer)至(NFB_Buffer/2+L-1)mod(NFB_Buffer)比特。
对于第八种方法，从母码码字(循环缓存区)中的第(NFB_Buffer/2-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2-L)mod(NFB_Buffer)至(NFB_Buffer/2-1)mod(NFB_Buffer)比特。
对于第九种方法，从母码码字(循环缓存区)中的第(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L)mod(NFB_Buffer)至(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-1)比特。其中，M为当前HARQ子包的调制方式。func(x)表示对x进行向上取整，或者是向下取整，或者是舍入取整。
对于第十种方法，从母码码字(循环缓存区)中的第(第一校验比特流首个比特-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(第一校验比特流首个比特-L)mod(NFB_Buffer)至(第一校验比特流首个比特-1)比特。
由于在从母码码字中选择比特组成HARQ子包的过程中，将母码码字的起始比特作为母码码字的最后一个比特的下一个比特，因此在本实施例的方法中需要取模(mod)的操作。
在本实施例中通过子包在母码中改变比特的选择方式，可以最大程度的覆盖整个母码数据，同时最大程度的避免相关技术中出现的重叠现象，增强了HARQ多次重传链路的性能。
下面将结合实例对本发明实施例的实现过程进行详细描述。
需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。
实施例一
下面将以1/3码率为例(但不局限于1/3码率)详细描述本发明中第一种速率匹配装置下一种速率匹配方法的处理过程。
根据本发明一种速率匹配的方法：对信息比特序列进行编码和交织后得到长度为NFB_Buffer的母码码字，其中，母码码字包括系统比特部分和校验比特部分。假设HARQ子包重传SPID取值范围为0，1，2，3。下面给出十种确定HARQ子包起始位置的方法：
第一种方法：从长度为NFB_Buffer母码码字的预定起始位置起选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
第二种方法：从长度为NFB_Buffer母码码字中选择最后L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
第三种方法：以长度为NFB_Buffer母码码字的中间位置为中心位置选择L个比特组成HARQ子包，其中，中心位置两侧应尽量选择相等的比特数目，其中，L为HARQ子包的预定长度。
第四种方法：以长度为NFB_Buffer母码码字的最后一个比特位置为中心位置选择L个比特组成HARQ子包，其中，中心位置两侧应尽量选择相等的比特数目，其中，L为HARQ子包的预定长度。
第五种方法：从长度为NFB_Buffer的母码码字中以第一校验比特流首个比特的位置为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
第六种方法：从长度为NFB_Buffer的母码码字中将第一个校验比特流首个比特位置加上L/2比特的位置作为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
第七种方法：从所述母码码字的中间位置为起始位置选择前L个比特组成HARQ子包，L为HARQ子包的预定长度。
第八种方法：从所述母码码字的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
第九种方法：从所述母码码字最后一个比特和第一校验比特流首个比特之间的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
第十种方法：从所述母码码字信息比特流最后一个比特的位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
SPID取0，1、2或3时，也就是第一次HARQ子包重传、第二次HARQ子包重传、第三次HARQ子包重传、第四次HARQ子包重传时，可以分别根据当前HARQ子包具体情况采用上述第一种、第二种、第三种、第四种，第五种，第六种，第七种，第八种，第九种、第十种确定HARQ子包起始位置方法中的任意一种。
需要指出的是，在本实施例一中，分别举例四种速率匹配方式，其中第一种速率匹配方式：SPID为0、1、2、3时分别选择第一种、第二种、第三种、第四种确定子包起始位置方法；第二种速率匹配方式：SPID为0、1、2、3时分别选择第一种、第二种、第五种、第六种确定子包起始位置方法；第三种速率匹配方式：SPID为0、1、2、3时分别选择第一种、第二种、第七种、第八种确定子包起始位置方法。第四种速率匹配方式：SPID为0、1、2、3时分别选择第一种、第二种、第九种、第十种确定子包起始位置方法。但是，本领域技术人员应当理解，本发明实施例在自适应HARQ重传机制中，SPID取0，1，2，3时可以分别根据当前HARQ子包情况选择上述第一种、第二种、第三种、第四种，第五种，第六种，第七种，第八种，第九种、第十种确定HARQ子包起始位置方法中的任意一种。也就是，SPID为0、1、2、3时还可以分别选择第一种、第三种、第四种、第六种确定子包起始位置方法，或者SPID为0、1、2、3时还可以分别选择第一种、第二种、第五种、第八种确定子包起始位置方法等等。
图7是根据本发明实施例一的第一种速率匹配装置的处理流程图，如图7所示，在1/3码率的情况下，在该第一种速率匹配装置下采用第一种速率匹配方式的该处理流程包括如下步骤111至步骤114：
步骤111，将长度为K的信息送到1/3码率Turbo码编码器，产生一个系统比特流S和第一、第二校验比特流P1、P2。
步骤112，对Turbo编码器编出的码字，系统比特流S和第一、第二校验比特流P1和P2分别通过一个子交织器进行块内交织，产生新的系统比特流S和第一、第二校验比特流P1、P2。
步骤113，将系统比特放在循环缓存器前面，第一、第二奇偶校验的比特流经过块间交织器交错地放在系统比特流后面，最终形成一个循环缓存区，其中存取的数据就是上述的母码，母码长度为NFB_Buffer个码字比特。其中，由于母码码字放在循环缓存中，母码码字中最后比特的下一个比特是母码的首个比特位置，母码的索引从0开始。
步骤114，从母码中顺序读取每次HARQ传输所需长度的码字比特，组成一个HARQ子包。
其中，每次HARQ子包的读取位置由下面过程决定：
首先，每次进行HARQ子包传输时，先确定HARQ子包的长度。
其次，在母码中循环读取每次需要传输的HARQ子包的数据内容。第一种速率匹配方式HARQ子包数据读取方法如下：
第一次传输HARQ子包时SPID取0，即从循环缓存区中的第0比特开始，顺序读取L1个比特，即从第0、1、2比特一直到第L1-1比特。其中，L1为第一个子包长度。
第二次传输HARQ子包时SPID取1，即从循环缓存区中的第NFB_Buffer-L2比特开始，顺序读取L2个比特，即从第NFB_Buffer-L2、NFB_Buffer-L2+1、NFB_Buffer-L2+2比特一直到第NFB_Buffer-1比特。其中，L2为第二个子包长度。
第三次传输HARQ子包时SPID取2，即从循环缓存区中的第NFB_Buffer/2-L3/2)mod(NFB_Buffer)比特开始，顺序读取L3个比特，即从第NFB_Buffer/2-L3/2)mod(NFB_Buffer)、(NFB_Buffer/2-L3/2)mod(NFB_Buffer))+1、(NFB_Buffer/2-L3/2)mod(NFB_Buffer))+2比特一直到第(NFB_Buffer/2+L3/2-1)mod(NFB_Buffer)比特。其中，L3为第三个子包长度。
第四次传输HARQ子包时SPID取3，即从循环缓存区中的第NFB_Buffer-L4/2)mod(NFB_Buffer)比特开始，顺序读取L4个比特，即从第(NFB_Buffer-L4/2)mod(NFB_Buffer)、((NFB_Buffer-L4/2)mod(NFB_Buffer))+1、((NFB_Buffer-L4/2)mod(NFB_Buffer))+2一直到第((NFB_Buffer+L4/2-1)mod(NFB_Buffer))比特。其中，L4为第四个子包长度。
例如，有一个K＝4800比特的信息比特数据流S，在采用1/3编码码率和CTC编码方式的情况下，本发明第一种速率匹配方式的处理如下：
将信息比特流{a0，a1，...，a4799}送入CTC编码器后，形成信息比特流S{a0，a1，...，a4799}、校验比特P1{p10，p11，...，p1，4799}、校验比特P2{p20，p21，...，p24799}。
上述信息比特流S、校验比特P1、校验比特P2经过块内子交织器后，形成新的系统比特流S{a0’，a1’，...，a4799’}，校验比特流P1{p10’，p11’，...，p14799’}，P2{p20’，p21’，...，p24799’}。
新的系统比特流S、校验比特流P1、校验比特流P2再经过块间子交织器后，形成母码码字，并存放于循环缓存区，即{m0，m1，...，m14399}；即NFB_Buffer为14400。
最后，从循环缓存区中顺序读取每次HARQ传输所需的Lk个(k取1，2，3，4)的码字比特，组成一个HARQ子包。
特别地，当四次HARQ传输码率分别是R1＝5/6，R2＝25/39，R3＝25/48，R4＝25/38时，在上述条件下按照本发明实施例中第一种速率匹配方法处理。
图9是根据本发明实施例一的第一种速率匹配方式的重叠环形示意图，如图9所示，读取的HARQ子包分别是：第一个HARQ子包为{m0，m1，...，m5759}；第二个HARQ子包为{m6912，m6913，...，m14399}；第三个HARQ子包为{m2592，m2593，...，m11807}；第四个HARQ子包为{m10752，m10753，...，m14399，m0，m1，...，m3647}。
可见，在第一种速率匹配方式下，在第二次HARQ子包传输后，尽管母码码字{m5760，m5761，...，m6911}共1152个比特未被覆盖到，但是也并不存在重叠现象。同时，第三次，第四次HARQ子包传输最大限度地传输了第一次传输和第二次传输时未传输的母码数据，从而最大限度的覆盖了母码数据。
因此，本发明实施例的速率匹配方式在相同的条件下能够更好的覆盖了母码码字比特，并尽量减少重叠现象的发生，从而增强了HARQ的链路性能。
在下面的实施例中，SPID为0、1、2、3时分别选择第一种、第二种、第五种、第六种确定子包起始位置方法。本发明的一种速率匹配方法处理流程同样如图7所示，这里就不再赘述。第二种速率匹配方式其区别只在于，在下面的实施例中，SPID为0、1、2、3时分别选择第一种、第二种、第五种、第六种确定子包起始位置方法。HARQ子包数据读取方法如下：
第一次传输HARQ子包时SPID取0，即从循环缓存区中的第0比特开始，顺序读取L1比特，即从第0、1、2比特一直到第L1-1比特。其中，L1为第一个子包长度。
第二次传输HARQ子包时SPID取1，即从循环缓存区中的第NFB_Buffer-L2比特开始，顺序读取L2比特，即从第NFB_Buffer-L2，、NFB_Buffer-L2+1，、NFB_Buffer-L2+2比特一直到第NFB_Buffer-1比特。其中，L2为第二个子包长度。
第三次传输HARQ子包时SPID取2，即从循环缓存区中第一校验比特流的首个比特开始，顺序读取L3个比特，从第一校验比特流的首个比特、第一校验比特流的第2个比特、第一校验比特流的第3个比特一直到第一校验比特流的第(第一校验流首个比特+L3-1)mod(NFB_Buffer)个比特。其中，L3为第三个子包长度。
第四次传输HARQ子包时SPID取3，即从循环缓存区中的第一校验比特流首个比特+NFB_Buffer/2开始，顺序读取L4个比特，即从第一校验比特流的首个比特+NFB_Buffer/2、(第一校验比特流首个比特+NFB_Buffer/2)+1、(第一校验比特流首个比特+NFB_Buffer/2)+2一直到(第一校验流首个比特+NFB_Buffer/2+L4-1)mod(NFB_Buffer)比特。其中，L4为第四个子包长度。
图10是根据本发明实施例一的第二种速率匹配方式的重叠环形示意图，如图10所示，读取的HARQ子包分别是：第一个HARQ子包为{m0，m1，...，m5759}；第二个HARQ子包为{m6912，m6913，...，m14399}；第三个HARQ子包为{m4800，m4801，...，m14015}；第四个HARQ子包为{m12000，m12001，...，m14399，m0，m1，...，m4895}。
可见，在第二种速率匹配方式下，在第二次HARQ子包传输后，尽管母码码字{m5760，m5761，...，m6911}共1152个比特未被覆盖到，但是也并不存在重叠现象。同时，第三次，第四次HARQ子包传输最大限度地传输了第一次传输和第二次传输时未传输的母码数据，从而最大限度的覆盖了母码数据。
因此，本实施例的第二种速率匹配方式在相同的条件下也能够更好的覆盖了母码码字比特，并尽量减少重叠现象的发生，从而增强了HARQ的链路性能。
在下面的实施例中，SPID为0、1、2、3时分别选择第一种、第二种、第七种、第八种确定子包起始位置方法。本发明的一种速率匹配方法处理流程同样如图7所示，这里就不再赘述。第三种速率匹配方式其区别只在于，在下面的实施例中，SPID为0、1、2、3时分别选择第一种、第二种、第七种、第八种确定子包起始位置方法。HARQ子包数据读取方法如下：
第一次传输HARQ子包时SPID取0，即从循环缓存区中的第0比特开始，顺序读取L1比特，即从第0、1、2比特一直到第L1-1比特。其中，L1为第一个子包长度。
第二次传输HARQ子包时SPID取1，即从循环缓存区中的第NFB_Buffer-L2比特开始，顺序读取L2比特，即从第NFB_Buffer-L2，NFB_Buffer-L2+1，、NFB_Buffer-L2+2比特一直到第NFB_Buffer-1比特。其中，L2为第二个子包长度。
第三次传输HARQ子包时SPID取2，即从循环缓存区中第(NFB_Buffer/2)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2)mod(NFB_Buffer)至(NFB_Buffer/2+L-1)mod(NFB_Buffer)比特。其中，L3为第三个子包长度。
第四次传输HARQ子包时SPID取3，即从循环缓存区中的第(NFB_Buffer/2-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2-L)mod(NFB_Buffer)至(NFB_Buffer/2-1)mod(NFB_Buffer)比特。其中，L4为第四个子包长度。
图14是根据本发明实施例一的第三种速率匹配方式的重叠环形示意图，如图14所示，读取的HARQ子包分别是：第一个HARQ子包为{m0，m1，...，m5759}；第二个HARQ子包为{m6912，m6913，...，m14399}；第三个HARQ子包为{m7200，m7201，...，m12015}；第四个HARQ子包为{m14304，m14305，...，m14399，m0，m1，...，m7199}
本实施例的第三种速率匹配方式在相同的条件下也能够更好的覆盖了母码码字比特，并尽量减少重叠现象的发生，从而增强了HARQ的链路性能。
在下面的实施例中，SPID为0、1、2、3时分别选择第一种、第二种、第九种、第十种确定子包起始位置方法。本发明的一种速率匹配方法处理流程同样如图7所示，这里就不再赘述。第四种速率匹配方式其区别只在于，在下面的实施例中，SPID为0、1、2、3时分别选择第一种、第二种、第九种、第十种确定子包起始位置方法。HARQ子包数据读取方法如下：
第一次传输HARQ子包时SPID取0，即从循环缓存区中的第0比特开始，顺序读取L1比特，即从第0、1、2比特一直到第L1-1比特。其中，L1为第一个子包长度。
第二次传输HARQ子包时SPID取1，即从循环缓存区中的第NFB_Buffer-L2比特开始，顺序读取L2比特，即从第NFB_Buffer-L2、NFB_Buffer-L2+1、NFB_Buffer-L2+2比特一直到第NFB_Buffer-1比特。其中，L2为第二个子包长度。
第三次传输HARQ子包时SPID取2，从循环缓存区中的第(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L3)mod(NFB_Buffer)比特开始，顺序读取L3个比特，即从第((第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L3)mod(NFB_Buffer))、((第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L3)mod(NFB_Buffer)+1)、((第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L3)mod(NFB_Buffer)+2)比特一直到(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-1)比特。其中，L3为第三个子包长度，M为当前HARQ子包的调制方式。func(x)表示对x进行向上取整，或者是向下取整，或者是舍入取整。
第四次传输HARQ子包时SPID取3，从循环缓存区中的第(第一校验比特流首个比特-L4)mod(NFB_Buffer)比特开始，顺序读取L4个比特，即从第((第一校验比特流首个比特-L4)mod(NFB_Buffer))、((第一校验比特流首个比特-L4)mod(NFB_Buffer)+1)、((第一校验比特流首个比特-L4)mod(NFB_Buffer)+2)至(第一校验比特流首个比特-1)比特。
图17是根据本发明实施例一的第四种速率匹配方式的重叠环形示意图，如图17所示，读取的HARQ子包分别是：第一个HARQ子包为{m0，m1，...，m5759}；第二个HARQ子包为{m6912，m6913，...，m14399}；第三个HARQ子包为{m12384，m12385，...，m9599}；第四个HARQ子包为{m11904，m11905，...，m14399，m0，m1，...，m4799}
本实施例的第四种速率匹配方式在相同的条件下也能够更好的覆盖了母码码字比特，并尽量减少重叠现象的发生，从而增强了HARQ的链路性能。
实施例二
下面仍然以1/3码率为例(但不局限于1/3码率)详细描述本发明中第二种速率匹配装置下四种速率匹配方式的处理过程，本实施例中两种速率匹配方法详细描述见实施例一，这里不再赘述。下面只详细描述第二种速率匹配装置。
图8是根据本发明实施例二的第二种速率匹配装置的处理流程图，如图8所示，在1/3码率的情况下，在该第二种速率匹配装置下第一种速率匹配方法处理流程包括如下的步骤121至步骤125：
步骤121，将长度为K的信息送到1/3码率Turbo码编码器后，产生了系统比特流S和第一、第二校验比特流P1和P2。
步骤122，将Turbo编码器编出的码字，即，系统比特流S和第一、第二校验比特流P1和P2存储在存储器中。
步骤123，对存储器中的码字，系统比特流S和第一、第二校验比特流P1和P2分别通过地址发生器进行块内交织，产生新的系统比特流S和第一、第二校验比特流P1和P2，形成虚拟循环缓存器；
步骤124，将新的系统比特流S放在虚拟循环缓存器前面，第一、第二奇偶校验的比特流P1和P2通过地址发生器进行块间交织，即在虚拟循环缓存器中交错的存储于系统比特流之后，最终形成一个虚拟循环缓存区，其中存取的数据就是虚拟母码，母码长度为NFB_Buffer个码字比特。其中，虚拟母码码字放在虚拟循环缓存中，母码码字中最后比特的下一个比特是母码的第0个比特，母码的索引从0开始。
步骤125，通过码字比特读取器，根据地址发生器产生地址从存储器中选择码字比特，用于产生当前传输的HARQ子包。即，在虚拟母码中顺序读取每次HARQ传输所需长度的码字比特，组成一个HARQ子包。
其中，每次HARQ子包的读取位置可以通过以下处理过程来确定：
首先，每次进行HARQ子包传输时，先确定HARQ子包的长度。
其次，在虚拟母码中循环读取每次需要传输的HARQ子包的数据内容。第一种速率匹配方法下HARQ子包数据读取方法详见实施例一，这里不再赘述。
例如，有一个K＝4800比特的信息比特数据流S，在采用1/3编码码率和CTC编码方式的情况下，本发明第一种速率匹配方法的处理如下：
将信息比特流{a0，a1，...，a4799}送入CTC编码器后，形成信息比特流S{a0，a1，...，a4799}；校验比特流P1{p10，p11，...，p14799}；校验比特流P2{p20，p21，...，p24799}。
信息比特流S、校验比特流P1和校验比特流P2在地址发生器中经过块内子交织后，形成新的系统比特流S{a0’，a1’，...，a4799’}，校验比特流P1{p10’，p11’，...，p14799’}，P2{p20’，p21’，...，p24799’}；
新的系统比特流S、新的校验比特流P1和新的校验比特流P2在地址发生器中再经过块间子交织后，形成虚拟母码码字，并存放于虚拟循环缓存区，即{m0，m1，...，m14399}；
最后，从虚拟循环缓存区中顺序读取每次HARQ传输所需的Lk个(k取1，2，3，4)的码字比特，组成一个HARQ子包。
特别地，当四次HARQ传输码率分别R1＝5/6、R2＝25/39、R3＝25/48、R4＝25/38时在上述条件下按照本发明中第一种速率匹配方式处理时，则如图9所示：第一个HARQ子包为{m0，m1，...，m5759}；第二个HARQ子包为{m6912，m6913，...，m14399}；第三个HARQ子包为{m2592，m2593，...，m11807}；第四个HARQ子包为{m10752，m10753，...，m14399，m0，m1，...，m3647}。
另外，本发明中第二种速率匹配装置同样适用于第二，三，四种速率匹配方式，其区别只在于读取HARQ子包数据时采用第二，三，四种速率匹配方式。其处理流程同样如图8所示，这里就不再赘述。
需要指出的是，尽管之前以1/3的母码编码码率和CTC编码为例描述了本发明，但是本领域技术人员应当理解，本发明还可以采用其它的码率和编码方式。
需要指出的是，尽管在本发明实施例中，分别举例四种速率匹配方式，其中第一种速率匹配方式：SPID为0、1、2、3时分别选择第一种、第二种、第三种、第四种确定子包起始位置方法；第二种速率匹配方式：SPID为0、1、2、3时分别选择第一种、第二种、第五种、第六种确定子包起始位置方法；第三种速率匹配方式：SPID为0、1、2、3时分别选择第一种、第二种、第七种、第八种确定子包起始位置方法。第四种速率匹配方式：SPID为0、1、2、3时分别选择第一种、第二种、第九种、第十种确定子包起始位置方法。但是，本领域技术人员应当理解，本发明实施例在自适应HARQ重传机制中，SPID取0，1，2，3时可以分别根据当前HARQ子包情况选择上述第一种、第二种、第三种、第四种，第五种，第六种，第七种，第八种，第九种，第十种确定HARQ子包起始位置方法中的任意一种。也就是，SPID为0、1、2、3时还可以分别选择第一种、第三种、第四种、第六种确定子包起始位置方法，或者SPID为0、1、2、3时还可以分别选择第一种、第二种、第五种、第八种确定子包起始位置方法等。
装置实施例一
根据本发明的实施例，提供了一种速率匹配装置，图11是根据本发明装置实施例一的速率匹配装置的结构框图，如图11所示，该速率匹配装置包括：编码器12、交织器14、循环缓存器16、速率匹配器18，下面对上述结构进行描述。
编码器12，用于对信息分组进行编码，产生长度为NFB_Buffer的码字；交织器14连接至编码器12，用于对的上述长度为NFB_Buffer的码字序列进行交织并得到交织后的母码码字；循环缓存器16连接至交织器14，用于存储交织后的母码码字序列；速率匹配器18连接至循环缓存器16，用于从母码码字中选择码字比特，产生当前传输的HARQ子包，假设SPID取值范围为0，1，2，3。
其中速率匹配器18，用于从母码码字中选择比特，产生当前传输的HARQ子包，该速率匹配器18包括：第一速率匹配器182：用于从长度为NFB_Buffer母码码字的预定起始位置起选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度；第二速率匹配器184：用于从长度为NFB_Buffer母码码字中选择最后L个比特组成HARQ子包，其中，L为HARQ子包的预定长度；第三速率匹配器186：用于以长度为NFB_Buffer母码码字的中间位置为中心位置选择L个比特组成HARQ子包，其中，中心位置两侧应尽量选择相等的比特数目，其中，L为HARQ子包的预定长度；第四速率匹配器188：用于以长度为NFB_Buffer母码码字的最后一个比特位置为中心位置选择L个比特组成HARQ子包，其中，中心位置两侧应尽量选择相等的比特数目，其中，L为HARQ子包的预定长度。第五速率匹配器190：用于从所述母码码字中以第一校验比特流首个比特的位置为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度；第六速率匹配器192：用于从所述母码码字中将第一个校验比特流首个比特位置加上L/2比特的位置作为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。第七速率匹配器194：用于从所述母码码字的中间位置为起始位置选择前L个比特组成HARQ子包，L为HARQ子包的预定长度；第八速率匹配器196：用于从所述母码码字的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。第九速率匹配器198：用于从所述母码码字最后一个比特和第一校验比特流首个比特之间的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。第十速率匹配器200：用于从所述母码码字信息比特流最后一个比特的位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
图12是根据本发明装置实施例一的速率匹配装置的具体结构框图，如图12所示，上述交织器14包括：块内交织器22、块间交织器24，下面对上述结构进行描述。
块内交织器22，用于对编码后的信息分组进行块内交织，得到块内交织后的校验比特部分，或者进一步得到块内交织后的系统比特部分；块间交织器24连接至块内交织器22，用于对块内交织后的校验比特部分进行块间交织，得到块间交织后的校验比特部分。
上述循环存储器16用于将块内交织后的系统比特部分或未经交织的系统比特部分作为母码码字的系统比特部分存储在循环存储器16的起始位置；循环存储器16还用于将块间交织后的校验比特部分存储在循环存储器16中系统比特部分之后的位置。
SPID取0，1，2，3时，也就是第一次HARQ子包重传，第二次HARQ子包重传，第三次HARQ子包重传，第四次HARQ子包重传时可根据当前HARQ子包情况采用第一速率匹配器182，上述第一速率匹配器184，第二速率匹配器184，第三速率匹配器186，第四速率匹配器188，第五速率匹配器190，第六速率匹配器192，第七速率匹配器194，第八速率匹配器196，第九速率匹配器198，第十速率匹配器200中的任意一个。
对于第三速率匹配器186，从母码码字(循环缓存区)中的第(NFB_Buffer/2-L/2)mod(NFB_Buffer)比特开始，顺序读取L个比特，即，(NFB_Buffer/2-L/2)mod(NFB_Buffer)，(NFB_Buffer/2-L/2)mod(NFB_Buffer))+1，(NFB_Buffer/2-L/2)mod(NFB_Buffer))+2，....，(NFB_Buffer/2+L/2-1)mod(NFB_Buffer)比特。
对于第四速率匹配器188，从母码码字(循环缓存区)中的第(NFB_Buffer-L/2)mod(NFB_Buffer)比特开始，顺序读取L个比特，(NFB_Buffer-L/2)mod(NFB_Buffer)，((NFB_Buffer-L/2)mod(NFB_Buffer))+1，((NFB_Buffer-L/2)mod(NFB_Buffer))+2，...，(NFB_Buffer+L/2-1)mod(NFB_Buffer)比特。
对于第五速率匹配器190，从母码码字(循环缓存区)中第一校验比特流首个比特开始，顺序读取L个比特：第一校验比特流首个比特至(第一校验流首个比特+L-1)mod(NFB_Buffer)比特，即，第一校验比特流首个比特，第一校验比特流第2个比特，第一校验比特流第3个比特，.....，(第一校验流首个比特+L-1)mod(NFB_Buffer)比特。
对于第六速率匹配器192，从母码码字(循环缓存区)中的第一校验比特流首个比特+NFB_Buffer/2开始，顺序读取L个比特：第一校验比特流首个比特+NFB_Buffer/2至(第一校验流首个比特+NFB_Buffer/2+L-1)mod(NFB_Buffer)比特；即，第一校验比特流首个比特+NFB_Buffef/2，(第一校验比特流首个比特+NFB_Buffer/2)+1，(第一校验比特流首个比特+NFB_Buffer/2)+2，......，(第一校验流首个比特+NFB_Buffer/2+L-1)mod(NFB_Buffer)比特。
对于第七速率匹配器194，从母码码字(循环缓存区)中的第(NFB_Buffer/2)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2)mod(NFB_Buffer)至(NFB_Buffer/2+L-1)mod(NFB_Buffer)比特。
对于第八速率匹配器196，从母码码字(循环缓存区)中的第(NFB_Buffer/2-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2-L)mod(NFB_Buffer)至(NFB_Buffer/2-1)mod(NFB_Buffer)比特。
对于第九速率匹配器198，从母码码字(循环缓存区)中的第(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L)mod(NFB_Buffer)至(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-1)比特。其中，M为当前HARQ子包的调制方式。func(x)表示对x进行向上取整，或者是向下取整，或者是舍入取整。
对于第十速率匹配器200，从母码码字(循环缓存区)中的第(第一校验比特流首个比特-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(第一校验比特流首个比特-L)mod(NFB_Buffer)至(第一校验比特流首个比特-1)比特。
由于在从母码码字中选择比特组成HARQ子包的过程中，将母码码字的起始比特作为母码码字的最后一个比特的下一个比特，因此在方法中需要取模(mod)的操作。
本实施例的装置适用于本发明中提到的第一种，第二种、第三种，第四种速率匹配方式，区别只在于第一种速率匹配方式：SPID为0、1、2、3时分别选择第一速率匹配器、第二速率匹配器、第三速率匹配器、第四速率匹配器；第二种速率匹配方式：SPID为0、1、2、3时分别选择第一速率匹配器、第二速率匹配器、第五速率匹配器、第六速率匹配器；第三种速率匹配方式：SPID为0、1、2、3时分别选择第一速率匹配器、第二速率匹配器、第七速率匹配器、第八速率匹配器，第四种速率匹配方式：SPID为0、1、2、3时分别选择第一速率匹配器、第二速率匹配器、第九速率匹配器、第十速率匹配器这里不再复述。
装置实施例二
根据本发明的实施例，提供了第二种速率匹配装置，图13是根据本发明装置实施例二的速率匹配装置的结构框图，如图13所示，该装置包括编码器32、存储器34、地址发生器36、码字比特读取器38，下面对上述结构进行描述。
编码器32用于对信息分组进行编码，产生长度为NFB_Buffer的码字；存储器34连接至编码器32用于存储编码后的码字；地址发生器36连接至存储器，用于产生当前HARQ子包的每个码字比特在存储器中对应的地址，用于对存储器中存储的码字进行交织，产生长度为NFB_Buffer的虚拟循环缓存存储在存储器中，将虚拟循环缓存的数据作为母码码字，并且从母码码字中连续选择用于产生当前HARQ的子包的码字比特段所对应的地址，假设SPID取值范围为0，1，2，3。上述地址发生器36包括：第一地址发生器362：用于从长度为NFB_Buffer母码码字的预定起始位置起选择前L个比特地址组成HARQ子包，其中，L为HARQ子包的预定长度；第二地址发生器364：用于从长度为NFB_Buffer母码码字中选择最后L个比特地址组成HARQ子包，其中，L为HARQ子包的预定长度；第三地址发生器366：用于从长度为NFB_Buffer的母码码字中以第一校验比特流首个比特位置为起始位置选择前L个比特地址组成HARQ子包，其中，L为HARQ子包的预定长度；第四地址发生器368：用于从长度为NFB_Buffer的母码码字中将第一个校验比特流首个比特位置加上L/2比特，再将该位置作为起始位置选择前L个比特地址组成HARQ子包，其中，L为HARQ子包的预定长度；码字比特读取器38连接至地址发生器36和存储器34。用于根据地址发生器36选择的地址从存储器34中选择码字比特，产生当前传输的HARQ子包。第五地址发生器370：用于从所述母码码字中以第一校验比特流首个比特的位置为起始位置选择前L个比特地址组成HARQ子包，其中，L为HARQ子包的预定长度；第六地址发生器372：用于从所述母码码字中将第一个校验比特流首个比特位置加上L/2比特的位置作为起始位置选择前L个比特地址组成HARQ子包，其中，L为HARQ子包的预定长度。第七地址发生器374：用于从所述母码码字的中间位置为起始位置选择前L个比特地址组成HARQ子包，L为HARQ子包的预定长度；第八地址发生器376：用于从所述母码码字的中间位置为终止位置选择L个比特地址组成HARQ子包，L为HARQ子包的预定长度。第九地址发生器378：用于从所述母码码字最后一个比特和第一校验比特流首个比特之间的中间位置为终止位置选择L个比特地址组成HARQ子包，L为HARQ子包的预定长度。第十地址发生器380：用于从所述母码码字信息比特流最后一个比特的位置为终止位置选择L个比特地址组成HARQ子包，L为HARQ子包的预定长度。
SPID取0，1，2，3时，也就是第一次HARQ子包重传，第二次HARQ子包重传，第三次HARQ子包重传，第四次HARQ子包重传时可以根据当前HARQ子包情况采用上述第一地址发生器362，第二地址发生器364，第三地址发生器366，第四地址发生器368，第五地址发生器370，第六地址发生器372，第七地址发生器374，第八地址发生器376，第九地址发生器378，第十地址发生器380中的任意一个。
对于第三地址发生器366，从虚拟循环缓存区中第一校验比特流首个比特开始，顺序读取L个比特，第一校验比特流首个比特，第一校验比特流第2个比特，第一校验比特流第3个比特，.....，(第一校验流首个比特+L-1)mod(NFB_Buffer)比特。
对于第四地址发生器368，从母码码字(虚拟循环缓存区)中的第一校验比特流首个比特+NFB_Buffer/2开始，顺序读取L个比特，即，第一校验比特流首个比特+NFB_Buffer/2，(第一校验比特流首个比特+NFB_Buffer/2)+1，(第一校验比特流首个比特+NFB_Buffer/2)+2，......，(第一校验流首个比特+NFB_Buffer/2+L-1)mod(NFB_Buffer)比特。
对于第五地址发生器370，从母码码字(虚拟循环缓存区)中第一校验比特流首个比特开始，顺序读取L个比特：第一校验比特流首个比特至(第一校验流首个比特+L-1)mod(NFB_Buffer)比特，即，第一校验比特流首个比特，第一校验比特流第2个比特，第一校验比特流第3个比特，.....，(第一校验流首个比特+L-1)mod(NFB_Buffer)比特。
对于第六地址发生器372，从母码码字(虚拟循环缓存区)中的第一校验比特流首个比特+NFB_Buffer/2开始，顺序读取L个比特：第一校验比特流首个比特+NFB_Buffer/2至(第一校验流首个比特+NFB_Buffer/2+L-1)mod(NFB_Buffer)比特；即，第一校验比特流首个比特+NFB_Buffer/2，(第一校验比特流首个比特+NFB_Buffer/2)+1，(第一校验比特流首个比特+NFB_Buffer/2)+2，......，(第一校验流首个比特+NFB_Buffer/2+L-1)mod(NFB_Buffer)比特。
对于第七地址发生器374，从母码码字(虚拟循环缓存区)中的第(NFB_Buffer/2)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2)mod(NFB_Buffer)至(NFB_Buffer/2+L-1)mod(NFB_Buffer)比特。
对于第八地址发生器376，从母码码字(虚拟循环缓存区)中的第(NFB_Buffer/2-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2-L)mod(NFB_Buffer)至(NFB_Buffer/2-1)mod(NFB_Buffer)比特。
对于第九地址发生器378，从母码码字(虚拟循环缓存区)中的第(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L)mod(NFB_Buffer)至(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-1)比特。其中，M为当前HARQ子包的调制方式。func(x)表示对x进行向上取整，或者是向下取整，或者是舍入取整。
对于第十地址发生器380，从母码码字(虚拟循环缓存区)中的第(NFB_Buffer/2-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2-L)mod(NFB_Buffer)至(NFB_Buffer/2-1)mod(NFB_Buffer)比特。
由于在从母码码字中选择比特组成HARQ子包的过程中，将母码码字的起始比特作为母码码字的最后一个比特的下一个比特，因此在本实施例方法中需要取模(mod)的操作。
本实施例的装置同样适用于本发明中提到的第一种，第二种、第三种，第四种速率匹配方式，区别只在于第一种速率匹配方式：SPID为0、1、2、3时分别选择第一速率匹配器、第二速率匹配器、第三速率匹配器、第四速率匹配器；第二种速率匹配方式：SPID为0、1、2、3时分别选择第一速率匹配器、第二速率匹配器、第五速率匹配器、第六速率匹配器；、第三种速率匹配方式：SPID为0、1、2、3时分别选择第一速率匹配器、第二速率匹配器、第七速率匹配器、第八速率匹配器，第三种速率匹配方式：SPID为0、1、2、3时分别选择第一速率匹配器、第二速率匹配器、第七速率匹配器、第八速率匹配器，第四种速率匹配方式：SPID为0、1、2、3时分别选择第一速率匹配器、第二速率匹配器、第九速率匹配器、第十速率匹配器这里不再复述。
综上所述，通过本发明的上述实施例，采用改变母码码字中比特的选择方法来减少重叠现象的方法，解决了速率匹配处理中重叠现象出现机率高的问题，达到了尽量覆盖所有的母码区域的效果，进而增强了HARQ多次重传链路的性能。
显然，本领域的技术人员应该明白，上述的本发明的各模块或各步骤可以用通用的计算装置来实现，它们可以集中在单个的计算装置上，或者分布在多个计算装置所组成的网络上，可选地，它们可以用计算装置可执行的程序代码来实现，从而，可以将它们存储在存储装置中由计算装置来执行，或者将它们分别制作成各个集成电路模块，或者将它们中的多个模块或步骤制作成单个集成电路模块来实现。这样，本发明不限制于任何特定的硬件和软件结合。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (49)

1.一种速率匹配方法，其特征在于，包括：
对信息比特序列进行编码和交织得到长度为NFB_Buffer的母码码字；
从所述母码码字中选择比特产生当前传输的混合自动请求重传请求HARQ子包。
2.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的HARQ包指示符SPID取值范围为0、1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第一种方法：从所述母码码字的起始位置起选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
3.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的SPID取值范围为0，1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第二种方法：从所述母码码字中选择最后L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
4.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的SPID取值范围为0，1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第三种方法：以所述母码码字的中间位置为中心位置选择L个比特组成HARQ子包，其中，所述中心位置的两侧选择近似相等的比特数目，L为HARQ子包的预定长度。
5.根据权利要求4所述的方法，其特征在于，对于所述第三种方法：
从所述母码码字中的第(NFB_Buffer/2-L/2)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2-L/2)mod(NFB_Buffer)至(NFB_Buffer/2+L/2-1)mod(NFB_Buffer)比特。
6.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的SPID取值范围为0，1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第四种方法：以所述母码码字的最后一个比特位置为中心位置选择L个比特组成HARQ子包，其中，所述中心位置的两侧选择近似相等的比特数目，L为HARQ子包的预定长度。
7.根据权利要求6所述的方法，其特征在于，对于所述第四种方法：
从所述母码码字中的第(NFB_Buffer-L/2)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer-L/2)mod(NFB_Buffer)至(NFB_Buffer+L/2-1)mod(NFB_Buffer)比特。
8.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的SPID取值范围为0，1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第五种方法：从所述母码码字中以第一校验比特流首个比特的位置为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度；
9.根据权利要求8所述的方法，其特征在于，对于所述第五种方法：
从所述母码码字中的第一校验比特流首个比特开始，顺序读取L个比特：第一校验比特流首个比特至(第一校验流首个比特+L-1)mod(NFB_Buffer)比特。
10.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的SPID取值范围为0，1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第六种方法：从所述母码码字中将第一个校验比特流首个比特位置加上L/2比特的位置作为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
11.根据权利要求10所述的方法，其特征在于，对于所述第六种方法：
从所述母码码字中的第一校验比特流首个比特+NFB_Buffer/2开始，顺序读取L个比特：(第一校验比特流首个比特+NFB_Buffer/2)至(第一校验流首个比特+NFB_Buffer/2+L-1)mod(NFB_ Buffer)比特；
12.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的SPID取值范围为0，1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第七种方法：从所述母码码字的中间位置为起始位置选择前L个比特组成HARQ子包，L为HARQ子包的预定长度。
13.根据权利要求12所述的方法，其特征在于，对于所述第七种方法：
从所述母码码字中的第(NFB_Buffer/2)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2)mod(NFB_Buffer)至(NFB_Buffer/2+L-1)mod(NFB_Buffer)比特。
14.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的SPID取值范围为0，1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第八种方法：从所述母码码字的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
15.根据权利要求14所述的方法，其特征在于，对于所述第八种方法：
从所述母码码字中的第(NFB_Buffer/2-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(NFB_Buffer/2-L)mod(NFB_Buffer)至(NFB_Buffer/2-1)mod(NFB_Buffer)比特。
16.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的SPID取值范围为0，1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第九种方法：从所述母码码字最后一个比特和第一校验比特流首个比特之间的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
17.根据权利要求16所述的方法，其特征在于，对于所述第九种方法：
从所述母码码字中的第(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-L)mod(NFB_Buffer)至(第一校验比特流首个比特+M*func((NFB_Buffer-第一校验比特流首个比特)/(2*M))-1)比特。其中，M为当前HARQ子包的调制方式。func(x)表示对x进行向上取整，或者是向下取整，或者是舍入取整。
18.根据权利要求1所述的方法，其特征在于，当HARQ子包重传的SPID取值范围为0，1、2、或3时，在产生所述HARQ子包时，确定HARQ子包起始位置的方法包括：
第十种方法：从所述母码码字信息比特流最后一个比特位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
19.根据权利要求18所述的方法，其特征在于，对于所述第九种方法：
从所述母码码字中的第(第一校验比特流首个比特-L)mod(NFB_Buffer)比特开始，顺序读取L个比特：(第一校验比特流首个比特-L)mod(NFB_Buffer)至(第一校验比特流首个比特-1)比特。
20.根据权利要求1所述的方法，其特征在于，对所述信息比特序列进行编码和交织得到所述母码码字包括：
对所述信息比特序列分组进行编码，得到系统比特部分和交织前的校验比特部分，并将得到的所述系统比特部分作为所述母码码字中的系统比特部分；
对所述交织前的校验比特部分进行块内交织，得到块内交织后的校验比特部分；
对所述块内交织后的校验比特部分进行块间交织，得到块间交织后的校验比特部分，并将所述块间交织后的校验比特部分作为所述母码码字中的校验比特部分，其中，所述母码码字包括系统比特部分和校验比特部分。
21.根据权利要求1所述的方法，其特征在于，对所述信息比特序列进行编码和交织得到所述母码码字包括：
对所述信息比特序列分组进行编码，得到交织前的系统比特部分和交织前的校验比特部分；
对所述交织前的系统比特部分和所述交织前的校验比特部分进行块内交织，得到块内交织后的系统比特部分和块内交织后的校验比特部分，将所述块内交织后的系统比特部分作为所述母码码字中的系统比特部分；
对所述块内交织后的校验比特部分进行块间交织，得到块间交织后的校验比特部分，并将所述块间交织后的校验比特部分作为母码码字中的校验比特部分，其中，所述母码码字包括系统比特部分和校验比特部分。
22.根据权利要求20或21所述的方法，其特征在于，当对所述信息比特序列分组进行编码时，在进行编码的编码器的码率为1/r的情况下，得到的所述交织前的校验比特部分的数量为r-1。
23.根据权利要求20或21所述的方法，其特征在于，对所述信息比特序列进行编码的方式包括以下之一：turbo码、咬尾turbo码、低密度奇偶校验码。
24.根据权利要求1所述的方法，其特征在于，从所述母码码字中选择比特组成所述HARQ子包时，将所述母码码字的起始比特作为所述母码码字的最后一个比特的下一个比特。
25.一种速率匹配装置，其特征在于，包括：
编码器，用于对信息比特序列分组进行编码，产生长度为NFB_Buffer的码字；
交织器，用于对所述编码器产生的所述码字进行交织得到交织后的母码码字；
循环缓存器，用于存储所述交织器得到的所述交织后的母码码字；
速率匹配器，用于从所述母码码字中选择比特，产生当前传输的HARQ子包。
26.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第一速率匹配器：用于当HARQ子包重传的HARQ包指示符SPID取值范围为0、1、2、或3时，从所述母码码字的起始位置起选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
27.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第二速率匹配器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字中选择最后L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
28.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第三速率匹配器：用于当HARQ子包重传的SPID取值范围为1、2、或3时，以所述母码码字的中间位置为中心位置选择L个比特组成HARQ子包，其中，所述中心位置的两侧选择近似相等的比特数目，L为HARQ子包的预定长度。
29.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第四速率匹配器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，以所述母码码字的最后一个比特位置为中心位置选择L个比特组成HARQ子包，其中，所述中心位置的两侧选择近似相等的比特数目，L为HARQ子包的预定长度。
30.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第五速率匹配器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字中以第一校验比特流首个比特的位置为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
31.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第六速率匹配器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字中将第一个校验比特流首个比特位置加上L/2比特的位置作为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
32.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第七速率匹配器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字的中间位置为起始位置选择前L个比特组成HARQ子包，L为HARQ子包的预定长度。
33.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第八速率匹配器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
34.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第九速率匹配器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字最后一个比特和第一校验比特流首个比特之间的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
35.根据权利要求25所述的装置，其特征在于，所述速率匹配器包括：
第十速率匹配器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字信息比特流最后一个比特位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
36.根据权利要求25所述的装置，其特征在于，所述交织器进一步包括：
块内交织器，用于对所述编码器产生的所述码字分组进行块内交织，得到块内交织后的校验比特部分，或者进一步得到块内交织后的系统比特部分；
块间交织器，用于对所述块内交织器得到的所述块内交织后的校验比特部分进行块间交织，得到块间交织后的校验比特部分。
37.根据权利要求36所述的装置，其特征在于，所述循环存储器还用于将所述块内交织后的系统比特部分或未经交织的系统比特部分作为所述母码码字的系统比特部分存储在所述循环存储器的起始位置。
38.根据权利要求36所述的装置，其特征在于，所述循环存储器还用于将所述块间交织后的校验比特部分存储在所述循环存储器中系统比特部分之后的位置。
39.一种速率匹配装置，其特征在于，包括：
编码器，用于对信息比特序列分组进行编码，产生长度为NFB_Buffer的码字；
存储器，用于存储所述编码器编码后的所述码字和所述地址发生器产生的虚拟循环缓存；
地址发生器，用于产生当前传输的HARQ子包的每个码字比特在所述存储器中对应的地址，对所述存储器中存储的所述码字进行交织，产生长度为NFB_Buffer的所述虚拟循环缓存，将所述虚拟循环缓存的数据作为母码码字，并且从所述母码码字中连续选择用于产生所述HARQ子包的码字比特段所对应的地址；
码字比特读取器，用于根据所述地址发生器选择的所述地址从所述存储器中选择码字，产生当前传输的所述HARQ子包。
40.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第一地址发生器：用于当HARQ子包重传的HARQ包指示符SPID取值范围为0、1、2、或3时，从所述母码码字的起始位置起选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
41.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第二地址发生器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字中选择最后L个比特组成HARQ子包，其中，L为HARQ子包的预定长度；
42.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第三地址发生器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，以所述母码码字的中间位置为中心位置选择L个比特组成HARQ子包，其中，所述中心位置的两侧选择近似相等的比特数目，L为HARQ子包的预定长度。
43.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第四地址发生器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，以所述母码码字的最后一个比特位置为中心位置选择L个比特组成HARQ子包，其中，所述中心位置的两侧选择近似相等的比特数目，L为HARQ子包的预定长度。
44.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第五地址发生器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字中以第一校验比特流首个比特的位置为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
45.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第六地址发生器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字中将第一个校验比特流首个比特位置加上L/2比特的位置作为起始位置选择前L个比特组成HARQ子包，其中，L为HARQ子包的预定长度。
46.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第七地址发生器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字的中间位置为起始位置选择前L个比特组成HARQ子包，L为HARQ子包的预定长度。
47.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第八地址发生器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
48.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第九地址发生器：用于当HARQ子包重传的SPID取值范为0，1、2、或3时，从所述母码码字最后一个比特和第一校验比特流首个比特之间的中间位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
49.根据权利要求39所述的装置，其特征在于，所述地址发生器包括：
第十地址发生器：用于当HARQ子包重传的SPID取值范围为0，1、2、或3时，从所述母码码字信息比特流最后一个比特位置为终止位置选择L个比特组成HARQ子包，L为HARQ子包的预定长度。
CN200910134725.9A 2009-04-14 2009-04-14 速率匹配方法和装置 Active CN101867443B (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN200910134725.9A CN101867443B (zh) 2009-04-14 2009-04-14 速率匹配方法和装置
US13/260,045 US8868988B2 (en) 2009-04-14 2009-11-16 Rate matching method and device
KR1020117024293A KR101689906B1 (ko) 2009-04-14 2009-11-16 레이트 매칭 방법 및 그 장치
EP18215769.3A EP3553981A1 (en) 2009-04-14 2009-11-16 Rate matching method and device
EP09843240.4A EP2421189A4 (en) 2009-04-14 2009-11-16 FLOW ADAPTATION METHOD AND EQUIPMENT
PCT/CN2009/074969 WO2010118606A1 (zh) 2009-04-14 2009-11-16 速率匹配方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910134725.9A CN101867443B (zh) 2009-04-14 2009-04-14 速率匹配方法和装置

Publications (2)

Publication Number Publication Date
CN101867443A true CN101867443A (zh) 2010-10-20
CN101867443B CN101867443B (zh) 2015-05-20

Family

ID=42959020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910134725.9A Active CN101867443B (zh) 2009-04-14 2009-04-14 速率匹配方法和装置

Country Status (5)

Country Link
US (1) US8868988B2 (zh)
EP (2) EP2421189A4 (zh)
KR (1) KR101689906B1 (zh)
CN (1) CN101867443B (zh)
WO (1) WO2010118606A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312442A (zh) * 2012-03-15 2013-09-18 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置
CN108400838A (zh) * 2017-02-06 2018-08-14 华为技术有限公司 数据处理方法及设备
CN111066252A (zh) * 2017-09-11 2020-04-24 中兴通讯股份有限公司 处理ldpc编码数据的方法和装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100235721A1 (en) * 2009-03-13 2010-09-16 Lsi Corporation Rate Matching and De-Rate Matching for an LTE Transport Channel
JP5668072B2 (ja) * 2010-09-15 2015-02-12 パナソニック インテレクチュアル プロパティ コーポレーション オブアメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 無線通信装置およびハイブリッド自動再送要求送信方法
RU2012109385A (ru) * 2012-03-12 2013-09-20 ЭлЭсАй Корпорейшн Оптимизация процессоров данных с использованием нерегулярных комбинаций
RU2688751C2 (ru) * 2013-12-30 2019-05-22 Хуавей Текнолоджиз Ко., Лтд. Способ и устройство согласования кодовой скорости полярного кода
US9647692B2 (en) * 2014-01-24 2017-05-09 Avago Technologies General Ip (Singapore) Pte. Ltd. Upstream forward error correction codeword filling
US9843414B2 (en) * 2014-07-01 2017-12-12 Utah State University Low complexity error correction
JP6476311B2 (ja) * 2015-04-17 2019-02-27 パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカＰａｎａｓｏｎｉｃ Ｉｎｔｅｌｌｅｃｔｕａｌ Ｐｒｏｐｅｒｔｙ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ａｍｅｒｉｃａ 時分割複信（ｔｄｄ）におけるマシンタイプ通信のチャネルのレートマッチング
CN106533611A (zh) * 2015-09-14 2017-03-22 中兴通讯股份有限公司 一种卷积码的数据发送方法及装置
US10601544B2 (en) * 2017-02-06 2020-03-24 Mediatek Inc. Method and apparatus for communication
US10348329B2 (en) * 2017-02-13 2019-07-09 Qualcomm Incorporated Low density parity check (LDPC) circular buffer rate matching
CN109245860B (zh) 2017-04-28 2020-03-20 华为技术有限公司 数据处理方法和数据处理装置
CN109150375A (zh) * 2017-06-16 2019-01-04 华为技术有限公司 一种编码方法、无线设备和芯片
CN109150420B (zh) * 2017-06-19 2022-02-25 华为技术有限公司 信息处理的方法、装置、通信设备和通信系统
CN109391380B (zh) * 2017-08-11 2021-09-14 大唐移动通信设备有限公司 一种harq重传方法、装置及发送设备
CN109428675B (zh) * 2017-08-30 2022-05-24 华为技术有限公司 数据传输方法及装置
CN117081607B (zh) * 2023-08-30 2024-03-19 白盒子(上海)微电子科技有限公司 一种nr ldpc部分校验矩阵编译码指示信息获取方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330351A (zh) * 2007-06-20 2008-12-24 中兴通讯股份有限公司 基于循环缓存速率匹配的比特优先映射方法
US20090086849A1 (en) * 2007-09-28 2009-04-02 Jiannan Tsai Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7823040B2 (en) * 2006-10-11 2010-10-26 Telefonaktiebolaget L M Ericsson (Publ) Method and apparatus for optimal redundancy version (RV) selection for UMTS HSDPA transmissions
US9686044B2 (en) * 2007-03-27 2017-06-20 Qualcomm Incorporated Rate matching with multiple code block sizes
KR101356517B1 (ko) * 2007-06-27 2014-02-11 엘지전자 주식회사 적응적 비트 인덱스를 고려한 서브 패킷 생성 방법
EP2111703B1 (en) * 2007-06-13 2013-01-02 LG Electronics Inc. Method for sub -packet generation with adaptive bit index
JP4746598B2 (ja) * 2007-09-28 2011-08-10 株式会社東芝 半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101330351A (zh) * 2007-06-20 2008-12-24 中兴通讯股份有限公司 基于循环缓存速率匹配的比特优先映射方法
US20090086849A1 (en) * 2007-09-28 2009-04-02 Jiannan Tsai Method and apparatus of improved circular buffer rate matching for turbo-coded MIMO-OFDM wireless systems

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312442A (zh) * 2012-03-15 2013-09-18 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置
CN103312442B (zh) * 2012-03-15 2017-11-17 中兴通讯股份有限公司 基于有限长度循环缓存速率匹配的数据发送方法及装置
CN108400838A (zh) * 2017-02-06 2018-08-14 华为技术有限公司 数据处理方法及设备
CN108400838B (zh) * 2017-02-06 2021-05-18 华为技术有限公司 数据处理方法及设备
US11133832B2 (en) 2017-02-06 2021-09-28 Huawei Technologies Co., Ltd. Data processing method and device
CN111066252A (zh) * 2017-09-11 2020-04-24 中兴通讯股份有限公司 处理ldpc编码数据的方法和装置
US11233531B2 (en) 2017-09-11 2022-01-25 Zte Corporation Methods and apparatus for processing LDPC coded data
CN111066252B (zh) * 2017-09-11 2023-01-06 中兴通讯股份有限公司 处理ldpc编码数据的方法和装置
US11728830B2 (en) 2017-09-11 2023-08-15 Zte Corporation Methods and apparatus for processing LDPC coded data

Also Published As

Publication number Publication date
EP3553981A1 (en) 2019-10-16
EP2421189A1 (en) 2012-02-22
KR101689906B1 (ko) 2016-12-26
US20120110406A1 (en) 2012-05-03
CN101867443B (zh) 2015-05-20
KR20120016197A (ko) 2012-02-23
US8868988B2 (en) 2014-10-21
EP2421189A4 (en) 2013-09-11
WO2010118606A1 (zh) 2010-10-21

Similar Documents

Publication Publication Date Title
CN101867443B (zh) 速率匹配方法和装置
CN101741527B (zh) 速率匹配方法和装置
CN103312442B (zh) 基于有限长度循环缓存速率匹配的数据发送方法及装置
CN101183875B (zh) 一种Turbo码的有限长度循环缓存的速率匹配方法
US7346037B2 (en) Method of transmitting or receiving a data packet in packet data communication system using hybrid automatic repeat request
WO2016045391A1 (zh) 一种数据传输方法及装置
CN101217352B (zh) 一阶段速率匹配的缓冲设置方法
CN101227259B (zh) 一种有限长度循环缓存速率匹配的数据读取方法
CN106817195A (zh) 用于极化码的速率匹配的方法和装置
CN101159513B (zh) 一种Turbo码速率匹配及码字比特读取的方法
CN101572554B (zh) 生成码率兼容ldpc码及harq方案的方法及装置
CN104253616A (zh) 产生多个循环冗余校验的方法和设备
CN108400844A (zh) 信息处理的方法、装置、通信设备和通信系统
CN101442383B (zh) 一种高阶调制中的比特优先映射方法
CN101867441A (zh) 星座图映射方法
CN101860412B (zh) 子包处理方法、编码调制方法、处理器、调制编码系统
CN101753256B (zh) 星座图映射方法和装置
CN102035617B (zh) 一种通信系统中信道编码的速率匹配方法和装置
KR100857777B1 (ko) 하이브리드 자동 재송 요구 방식을 이용한 가변 길이의 패킷 송수신 방법
KR100305353B1 (ko) Ｒｃｐｔｃ, ｒｃｐｈｃｃｃ 및 ｒｃｐｈｃｃｃ를 이용한 적응형 하이브리드 ａｒｑ의 성능 분석 방법
CN106533611A (zh) 一种卷积码的数据发送方法及装置
CN102075285B (zh) 一种速率匹配方法及装置
CN102227104B (zh) 数据的交织方法和装置
KR100883605B1 (ko) 하이브리드 자동 재송 요구 방식을 이용한 가변 길이의패킷 송수신 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant