CN101866846A - 刻蚀沟槽的方法 - Google Patents

刻蚀沟槽的方法 Download PDF

Info

Publication number
CN101866846A
CN101866846A CN200910082353A CN200910082353A CN101866846A CN 101866846 A CN101866846 A CN 101866846A CN 200910082353 A CN200910082353 A CN 200910082353A CN 200910082353 A CN200910082353 A CN 200910082353A CN 101866846 A CN101866846 A CN 101866846A
Authority
CN
China
Prior art keywords
etching
reaction chamber
described main
flow
frequency power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910082353A
Other languages
English (en)
Other versions
CN101866846B (zh
Inventor
孙武
李若园
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN200910082353XA priority Critical patent/CN101866846B/zh
Publication of CN101866846A publication Critical patent/CN101866846A/zh
Application granted granted Critical
Publication of CN101866846B publication Critical patent/CN101866846B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)

Abstract

本发明公开了一种刻蚀沟槽的方法,所述刻蚀在反应腔内进行,该方法的主刻蚀步骤分为两步执行,所述主刻蚀的第一步刻蚀按原有工艺参数刻蚀;所述主刻蚀的第二步刻蚀按调整后的工艺参数刻蚀。采用该方法能够有效消除微沟槽现象,进而减少RC延迟。

Description

刻蚀沟槽的方法
技术领域
本发明涉及半导体制作技术的刻蚀领域,特别涉及一种刻蚀沟槽的方法。
背景技术
目前,在半导体器件的后段工艺中,可根据不同需要设置多层金属互连层,每层金属互连层包括金属互连线和绝缘层,这就需要对上述绝缘层制造沟槽和连接孔,然后在上述沟槽和连接孔内沉积金属,沉积的金属即为金属互连线,一般选用铜作为金属互连线材料。图1为现有技术中,部分铜互连层的剖面示意图:在包括刻蚀终止层101和氧化硅层102的绝缘层上刻蚀沟槽103和连接孔104,然后在沟槽103和连接孔104内沉积金属铜,形成沟槽103内的铜互连线103’及连接孔104内的铜互连线104’,所述铜互连线104’与下层的铜互连线105连接。为简便起见,图1仅示出了部分金属互连层。显然,形成于半导体衬底上,还具有若干金属互连层,其中半导体衬底上可以形成各种器件结构,例如定义在衬底上的有源区、隔离区,以及有源区中的晶体管的源/漏和栅极。
在现有的刻蚀工艺中,一般采用等离子体刻蚀形成沟槽103和连接孔104。并且,在刻蚀沟槽103时,主刻蚀采用一步刻蚀的方法,刻蚀电介质层如氧化硅层102。采用的刻蚀气体主要包括:氩气Ar(150sccm)、四氟化碳CF4(150sccm)、氧气O2(2sccm),刻蚀时间为95s,刻蚀工艺在反应腔内进行,将Ar和CF4的混合气体通过第一管路送入反应腔,同时将O2通过第二管路送入反应腔。现有技术中,一般在低压(50mT)下(低压能够增加等离子体的碰撞能量),采用物理刻蚀和化学刻蚀相结合的方法,对电介质层如氧化硅层102进行刻蚀。其中,Ar主要用于物理刻蚀,Ar等离子体会在晶片表面产生离子轰击,能够物理地从晶片表面移除材料并能够破坏晶圆片表面原子之间的化学键,从而显著地提高刻蚀反应速率。CF4主要用于化学刻蚀,产生化学上易反应的等离子基团,这些基团会明显增加刻蚀速率。O2一般为可调气体边(TGE,Tuing Gas Edge),即将O2通过第二管路通入反应腔的边缘,通过改变O2量,调整刻蚀反应速率。而且,现有技术中,Ar和CF4的混合气体,通过第二管路,再分为两个支路,分别通入反应腔的中间区域和边缘区域,Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量(Dual Gas Flow,DGF)比为1∶1。半导体刻蚀设备的上电极接高频射频电源,频点27MHz,高频射频功率为300w,下电极接低频射频电源,频点2MHz,低频射频功率也为300w。高频用于产生等离子体振荡,增加等离子体的碰撞,从而提高等离子体密度,低频用于使电子加速,与气体分子碰撞而转移动能,从而使气体分子发生电离,产生等离子体。
现有技术中等离子体刻蚀沟槽时的工艺参数,如表1所示。
Figure B200910082353XD0000021
表1
现有技术中一步刻蚀的方法,由于是在高密度等离子体环境下,Ar的高能轰击,发生溅射,溅射到沟槽角落里,使沟槽103的角落上的刻蚀速率大于其它位置的刻蚀速率,造成微沟槽现象,如图2所示,沟槽103的角落上突出的尖角,在将金属铜填入之后,发现出现的尖角使铜互连层与层之间的距离减少,导致层与层之间的电容变大,这样电阻电容RC延迟就会变大,影响器件的性能。
进一步地,可以看出,由于O2只从反应腔的边缘通入,导致在晶圆片的边缘刻蚀速率较快,这样在晶圆片内刻蚀沟槽103时,晶圆片内各个位置上的剩余氧化硅层的厚度L不均匀,导致晶圆片内铜互连线103’的方块电阻均匀性较差,即晶圆片上有的位置上方块电阻较大,有的位置上方块电阻较小。
发明内容
有鉴于此,本发明的主要目的在于提供一种刻蚀沟槽的方法,该方法能够有效消除微沟槽现象。
为达到上述目的,本发明的技术方案具体是这样实现的:
本发明公开了一种刻蚀沟槽的方法,所述刻蚀在反应腔内进行,该方法的主刻蚀步骤分为两步执行,
所述主刻蚀的第一步刻蚀按原有工艺参数刻蚀;所述主刻蚀的第二步刻蚀的工艺参数是第一步刻蚀各工艺参数调整后的参数。
所述主刻蚀的第一步刻蚀为:控制反应腔内的压力为一预定值,功率射频电源提供高频射频功率和低频射频功率,向反应腔内通入由氩气Ar和四氟化碳CF4混合的刻蚀气体;
所述主刻蚀的第二步刻蚀为:控制反应腔内的压力高于第一步刻蚀,功率射频电源提供高于第一步刻蚀的高频射频功率,和低于第一步刻蚀的低频射频功率,向反应腔内通入刻蚀气体Ar流量低于第一步刻蚀,CF4流量高于第一步刻蚀。
所述主刻蚀的第一步刻蚀时间为55s;所述主刻蚀的第二步刻蚀时间为50s。
所述主刻蚀的第一步刻蚀的工艺参数为:反应腔压力为20~50mT;高频射频功率为200~500W,低频射频功率为200~500W;Ar的流量为100~300sccm,CF4的流量为50~150sccm;
所述主刻蚀的第二步刻蚀的工艺参数为:反应腔压力为150~250mT;高频功率为500~1000W;Ar的流量为0~100sccm,CF4的流量为150~200sccm。
所述主刻蚀的第一步刻蚀的工艺参数为:反应腔压力为50mT;高频射频功率为300W,低频射频功率为300W;Ar的流量为150sccm,CF4的流量为150sccm;
所述主刻蚀的第二步刻蚀的工艺参数为:反应腔压力为200mT;高频功率为800W,低频功率为0W;Ar的流量为50sccm,CF4的流量为200sccm。
所述主刻蚀进一步包括向反应腔内通入刻蚀气体氧气O2,所述主刻蚀的第一步刻蚀在反应腔的边缘通入O2,第二步刻蚀在反应腔的中间区域通入O2。
所述主刻蚀的第一步刻蚀通入反应腔的边缘的O2的流量为1~5sccm;
所述主刻蚀的第二步刻蚀通入反应腔的中间区域的O2的流量为3~5sccm。
所述主刻蚀的第一步刻蚀通入反应腔的边缘的O2的流量为2sccm;
所述主刻蚀的第二步刻蚀通入反应腔的中间区域的O2的流量为5sccm。
所述主刻蚀进一步包括第一步刻蚀通入Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比小于第二步刻蚀。
所述主刻蚀的第一步刻蚀Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比为1∶1;
所述主刻蚀的第二步刻蚀Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比为9∶1。
由上述的技术方案可见,本发明刻蚀沟槽的主刻蚀步骤分为两步进行,在第一步刻蚀时,在低压下,在反应腔内通入包括Ar、CF4的刻蚀气体,而在第二步刻蚀时,相比于第一步刻蚀,减少了等离子体的物理轰击,使刻蚀主要依靠化学反应进行,所以减少通入Ar的流量,而增加CF4的流量,同时,增加反应腔的压力,增加高频射频功率,降低低频射频功率,这样就可以降低等离子体的碰撞能量,降低物理上的刻蚀,使沟槽角落的微沟槽现象消失,沟槽比较平滑,减少了层与层之间的电容,从而减少了RC延迟。
附图说明
图1为现有技术中部分铜互连层的剖面示意图。
图2为现有技术中沟槽中出现的微沟槽现象。
图3为本发明两步刻蚀的流程示意图。
具体实施方式
为使本发明的目的、技术方案、及优点更加清楚明白,以下参照附图并举实施例,对本发明进一步详细说明。
本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示结构的示意图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
主刻蚀采用两步刻蚀的方法,第一步刻蚀与现有技术基本相同,只是将刻蚀时间缩短,在第二步刻蚀时,调整刻蚀的各个工艺参数,从而达到有效消除微沟槽现象的目的,并且还能大大提高晶圆片内沟槽方块电阻均匀性。
为了消除微沟槽现象,本发明两步刻蚀的流程示意图如图3所示:
步骤31、在第一步刻蚀时,控制反应腔内的压力为一预定值,功率射频电源提供高频射频功率和低频射频功率,在反应腔内通入包括Ar、CF4的刻蚀气体。
反应腔内的压力一般如现有技术一样,在低压下进行,这样在等离子体进行碰撞时,可以保证有较高的能量,高频射频电源和低频射频电源也与现有技术一样,频点分别为27MHz、2MHz。
步骤32、在第二步刻蚀时,控制反应腔内的压力高于第一步刻蚀,功率射频电源提供高于第一步刻蚀的高频射频功率,和低于第一步刻蚀的低频射频功率,向反应腔内通入刻蚀气体Ar流量低于第一步刻蚀,CF4流量高于第一步刻蚀。
也就是说,在第二步刻蚀时,相比于第一步刻蚀,减少了等离子体的物理轰击,使刻蚀主要依靠化学反应进行,所以减少通入Ar的流量,而增加CF4的流量,同时,增加反应腔的压力,增加高频功率,降低低频功率,这样就可以降低等离子体的碰撞能量,降低物理上的刻蚀。
本发明中在进行主刻蚀的第一步刻蚀时,控制反应腔内的压力在20~50mT范围内,优选为50mT,高频射频功率和低频射频功率在200~500W范围内,优选都为300W,Ar和CF4的混合气体通过第一管路送入反应腔,流量分别在100~300sccm、50~150sccm范围内,优选分别为150sccm、150sccm。
第二步刻蚀,在高压200mT下,等离子体的碰撞能量相比于第一步刻蚀来说,要明显低;高频射频功率增加为800w,低频射频功率减为0,与第一步刻蚀相比,在提高等离子体密度的同时,电子却没有被加速,这样Ar等离子体的物理轰击就会减弱,即物理刻蚀几乎停止;Ar和CF4的混合气体通过第一管路送入反应腔,Ar的流量与第一步刻蚀相比,大大减少为50sccm,而将CF4的流量增至200sccm。以上数值为第二步刻蚀时的优选数值,可以按照实际制程将各参数在一个较宽范围内波动,如压力范围150~250mT,高频射频功率范围500~1000W,Ar的流量范围0~100sccm,CF4的流量范围150~200sccm。减少了Ar的轰击,刻蚀主要靠化学效果,其对沟槽角落的溅射就会消失,沟槽角落的刻蚀速率就不会增加,因此就形成了比较圆滑的沟槽,阻止了微沟槽现象的发生。
但是,在第二步刻蚀时,在通入Ar和CF4的混合气体的同时,如果仍然像第一步刻蚀时,将O2通过第二管路送入反应腔的边缘(流量范围1~5sccm,优选为2sccm),或者Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比为1∶1,则会像现有技术中那样,晶圆片边缘区域的刻蚀速率较大,而中间区域刻蚀速率较小,整个晶圆片内沟槽深度刻蚀的均匀性不高,即晶圆片内沟槽方块电阻的均匀性较差。
所以,更进一步地,在刻蚀沟槽过程中,执行第二步刻蚀时,为了提高晶圆片内沟槽方块电阻的均匀性,将O2通入反应腔的中间区域,流量范围在3~5sccm,优选为5sccm,或者较之第一步刻蚀,Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比增至9∶1,即实现第二步刻蚀通入Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比大于第一步刻蚀。为了使效果更加明显,较佳实施例为两者同时调整,即在第二步刻蚀时,既将O2通入反应腔的中间区域,又增加Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比,也就是说在第二步刻蚀时,将大部分气体通入反应腔的中间区域,以提高晶圆片中间区域的刻蚀速率。第一步刻蚀时,晶圆片边缘的刻蚀速率比较大,第一步刻蚀与第二步刻蚀相结合,使晶圆片中间区域和边缘的刻蚀比较均匀,剩余氧化硅层L的厚度在整个晶圆片范围内都比较均匀,因此,沟槽铜互连线方块电阻的均匀性就大大提高,优化了器件的性能。
本发明中分为两步进行等离子体刻蚀沟槽时较佳实施例的工艺参数,如表2所示。
表2
以上所述,仅是本发明的较佳实施例而已,并不能用以限定本发明。而且以本发明具体数值延伸的更宽范围的频率、流量等,都落在本发明的保护范围内,本领域的技术人员显然可以在不脱离本发明的精神或范围内进行适当的修改和变化。

Claims (10)

1.一种刻蚀沟槽的方法,所述刻蚀在反应腔内进行,该方法的主刻蚀步骤分为两步执行,
所述主刻蚀的第一步刻蚀按原有工艺参数刻蚀;所述主刻蚀的第二步刻蚀的工艺参数是第一步刻蚀各工艺参数调整后的参数。
2.如权利要求1所述的方法,其特征在于,
所述主刻蚀的第一步刻蚀为:控制反应腔内的压力为一预定值,功率射频电源提供高频射频功率和低频射频功率,向反应腔内通入由氩气Ar和四氟化碳CF4混合的刻蚀气体;
所述主刻蚀的第二步刻蚀为:控制反应腔内的压力高于第一步刻蚀,功率射频电源提供高于第一步刻蚀的高频射频功率,和低于第一步刻蚀的低频射频功率,向反应腔内通入刻蚀气体Ar流量低于第一步刻蚀,CF4流量高于第一步刻蚀。
3.如权利要求2所述的方法,其特征在于,所述主刻蚀的第一步刻蚀时间为55s;所述主刻蚀的第二步刻蚀时间为50s。
4.如权利要求2所述的方法,其特征在于,所述主刻蚀的第一步刻蚀的工艺参数为:反应腔压力为20~50mT;高频射频功率为200~500W,低频射频功率为200~500W;Ar的流量为100~300sccm,CF4的流量为50~150sccm;
所述主刻蚀的第二步刻蚀的工艺参数为:反应腔压力为150~250mT;高频功率为500~1000W;Ar的流量为0~100sccm,CF4的流量为150~200sccm。
5.如权利要求2所述的方法,其特征在于,所述主刻蚀的第一步刻蚀的工艺参数为:反应腔压力为50mT;高频射频功率为300W,低频射频功率为300W;Ar的流量为150sccm,CF4的流量为150sccm;
所述主刻蚀的第二步刻蚀的工艺参数为:反应腔压力为200mT;高频功率为800W,低频功率为0W;Ar的流量为50sccm,CF4的流量为200sccm。
6.如权利要求2或3或4或5所述的方法,其特征在于,所述主刻蚀进一步包括向反应腔内通入刻蚀气体氧气O2,所述主刻蚀的第一步刻蚀在反应腔的边缘通入O2,第二步刻蚀在反应腔的中间区域通入O2。
7.如权利要求6所述的方法,其特征在于,所述主刻蚀的第一步刻蚀通入反应腔的边缘的O2的流量为1~5sccm;
所述主刻蚀的第二步刻蚀通入反应腔的中间区域的O2的流量为3~5sccm。
8.如权利要求7所述的方法,其特征在于,所述主刻蚀的第一步刻蚀通入反应腔的边缘的O2的流量为2sccm;
所述主刻蚀的第二步刻蚀通入反应腔的中间区域的O2的流量为5sccm。
9.如权利要求2或3或4或5所述的方法,其特征在于,所述主刻蚀进一步包括第一步刻蚀通入Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比小于第二步刻蚀。
10.如权利要求9所述的方法,其特征在于,所述主刻蚀的第一步刻蚀Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比为1∶1;
所述主刻蚀的第二步刻蚀Ar和CF4的混合气体在反应腔的中间区域和边缘区域的双气流量比为9∶1。
CN200910082353XA 2009-04-14 2009-04-14 刻蚀沟槽的方法 Expired - Fee Related CN101866846B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910082353XA CN101866846B (zh) 2009-04-14 2009-04-14 刻蚀沟槽的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910082353XA CN101866846B (zh) 2009-04-14 2009-04-14 刻蚀沟槽的方法

Publications (2)

Publication Number Publication Date
CN101866846A true CN101866846A (zh) 2010-10-20
CN101866846B CN101866846B (zh) 2012-04-18

Family

ID=42958496

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910082353XA Expired - Fee Related CN101866846B (zh) 2009-04-14 2009-04-14 刻蚀沟槽的方法

Country Status (1)

Country Link
CN (1) CN101866846B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104465336A (zh) * 2014-12-02 2015-03-25 国家纳米科学中心 一种低频bosch深硅刻蚀方法
CN104701243A (zh) * 2013-12-09 2015-06-10 昆山国显光电有限公司 一种通孔刻蚀方法
CN104752153A (zh) * 2013-12-29 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN108346572A (zh) * 2018-02-09 2018-07-31 信利(惠州)智能显示有限公司 氧化硅膜和氮化硅膜的表面处理方法
CN110890277A (zh) * 2018-09-07 2020-03-17 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3844413B2 (ja) * 1999-08-23 2006-11-15 東京エレクトロン株式会社 エッチング方法
TW552674B (en) * 2000-09-28 2003-09-11 Taiwan Semiconductor Mfg Etching method
JP2002270586A (ja) * 2001-03-08 2002-09-20 Tokyo Electron Ltd 有機系絶縁膜のエッチング方法およびデュアルダマシンプロセス
KR20070009729A (ko) * 2004-05-11 2007-01-18 어플라이드 머티어리얼스, 인코포레이티드 불화탄소 에칭 화학반응에서 H2 첨가를 이용한탄소-도핑-Si 산화물 에칭
US20070252277A1 (en) * 2006-04-28 2007-11-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and fabrication method thereof
JP5061506B2 (ja) * 2006-06-05 2012-10-31 富士電機株式会社 炭化珪素半導体装置の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104701243A (zh) * 2013-12-09 2015-06-10 昆山国显光电有限公司 一种通孔刻蚀方法
CN104752153A (zh) * 2013-12-29 2015-07-01 北京北方微电子基地设备工艺研究中心有限责任公司 基片刻蚀方法
CN104465336A (zh) * 2014-12-02 2015-03-25 国家纳米科学中心 一种低频bosch深硅刻蚀方法
CN104465336B (zh) * 2014-12-02 2017-05-17 国家纳米科学中心 一种低频bosch深硅刻蚀方法
CN108346572A (zh) * 2018-02-09 2018-07-31 信利(惠州)智能显示有限公司 氧化硅膜和氮化硅膜的表面处理方法
CN108346572B (zh) * 2018-02-09 2020-06-30 信利(惠州)智能显示有限公司 氧化硅膜和氮化硅膜的表面处理方法
CN110890277A (zh) * 2018-09-07 2020-03-17 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法
CN110890277B (zh) * 2018-09-07 2022-05-10 无锡华润上华科技有限公司 沟槽式金属氧化物半导体肖特基势垒晶体管制备方法

Also Published As

Publication number Publication date
CN101866846B (zh) 2012-04-18

Similar Documents

Publication Publication Date Title
TWI518797B (zh) 用於鰭式場效電晶體之深寬比依存的沉積以改善閘極間隔物輪廓、鰭損耗及硬遮罩損耗
CN101866846B (zh) 刻蚀沟槽的方法
TWI463028B (zh) 使用hipims的反應性噴濺
TWI509684B (zh) A plasma etch device, a plasma etch method, and a computer readable memory medium
US7994634B2 (en) Semiconductor element and semiconductor element fabrication method
JP6096470B2 (ja) プラズマ処理方法及びプラズマ処理装置
KR20150097416A (ko) 반도체 장치의 제조 방법
KR20150015408A (ko) 반도체 장치의 제조 방법
JP2000038688A (ja) プラズマ処理方法及びプラズマ処理装置
CN103390581A (zh) 硅通孔刻蚀方法
CN107644812B (zh) 基片刻蚀方法
TW200924050A (en) Method of preventing etch profile bending and bowing in high aspect ratio openings by treating a polymer formed on the opening sidewalls
CN115039210A (zh) 用于在介电层顶上由下而上间隙填充的选择性沉积钨的方法
JP4024636B2 (ja) 有機系絶縁膜のエッチング方法及び半導体装置の製造方法
KR20230072489A (ko) 산화물 박막의 제조 방법
JP2013229351A (ja) ドライエッチング方法
US6448657B1 (en) Structure for reducing junction spiking through a wall surface of an overetched contact via
CN109983558A (zh) 成膜装置及成膜方法
CN106504982B (zh) 一种基片的刻蚀方法
CN103377991B (zh) 沟槽的形成方法
CN100468687C (zh) 隔离沟槽的填充方法
KR20210004866A (ko) 에칭 처리 방법 및 기판 처리 장치
JPH08186111A (ja) 接続孔の形成方法
CN102136420A (zh) 等离子体处理系统中的选择性控制
KR20040070812A (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120418

Termination date: 20200414

CF01 Termination of patent right due to non-payment of annual fee