CN101866833A - 用于填充沟槽的硅外延方法 - Google Patents
用于填充沟槽的硅外延方法 Download PDFInfo
- Publication number
- CN101866833A CN101866833A CN200910057077A CN200910057077A CN101866833A CN 101866833 A CN101866833 A CN 101866833A CN 200910057077 A CN200910057077 A CN 200910057077A CN 200910057077 A CN200910057077 A CN 200910057077A CN 101866833 A CN101866833 A CN 101866833A
- Authority
- CN
- China
- Prior art keywords
- silicon
- groove
- epitaxy method
- silicon epitaxy
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明公开了一种用于填充沟槽的硅外延方法，在有硬掩膜的硅外延层上刻蚀形成沟槽之后，采用如下工艺参数进行硅外延生长填充所述沟槽：采用二氯二氢硅作为硅外延生长的硅源，外延腔体内的工艺温度为800℃-950℃，外延时在所述外延腔体内加入流量为50-600sccm氯化氢气体。本发明的硅外延方法，可用于填充高深宽比的沟槽以形成没有空洞的填充效果。
Description
技术领域
本发明涉及一种硅外延方法，特别涉及一种用于填充高深宽比沟槽的硅外延方法。
背景技术
超结结构的MOSFET器件的结构如图1所示，在硅衬底10上的外延层12内有沟槽型的具有相反导电类型填充的外延沟道11，该导电型区域延生至外延层12上并在其内制备有与外延层12具有相同导电类型的阱区13，阱区13上设有多晶硅，而在两个外延沟道上方设有氧化硅层14及位于氧化硅层上的多晶硅16。一种常规的制造工艺(见图2)是：首先在衬底硅片1上生长一层外延层2，然后再在合适的位置进行注入掺杂形成离子注入区3；然后再生长一层外延层4，再在前次相同的注入位置进行注入形成离子注入区5。这样多次的循环外延生长和注入，直至外延厚度达到所需要的沟道深度。最后再在炉管进行注入掺杂区扩散使多个离子注入区形成一完成的掺杂区7，这样完整的P(N)型外延沟道才算完成。此方法存在的问题首先是成本较高，外延和注入都是半导体制造中成本较高的工艺，特别是外延，在一般的半导体制造中一般只有一次；其次是工艺难以控制，几次的外延生长要求相同的电阻率，相同的膜质量，对工艺的稳定性方面要求较高；另外每次注入都要求在相同的位置，对注入的对准、精度方面都要求很高。
另外一种制造工艺是首先在硅衬底21上生长一层厚的硅外延层22，然后在此外延层上形成一个沟槽23，再用于外延层22有相反掺杂的硅外延工艺生长硅25以填充沟槽(见图3)。此方法存在两个难点：首先是表面平滑的深沟槽刻蚀较困难；其次是传统的外延很难填满没有空洞的沟槽。由于近年来刻蚀技术的发展，沟槽的刻蚀问题逐渐被克服。传统外延是高温外延，温度一般在1050℃以上，生长控制方式是质量传输控制型，所以在填充沟槽的时候，沟槽顶部生长较快而沟槽内部生长较慢，因此沟槽会封口较快，导致在沟槽内部产生空洞。由于外延工艺的难点，第二种制造工艺还只是在开发阶段。
发明内容
本发明要解决的技术问题是提供一种用于填充沟槽的外延方法，其具有较好的沟槽填充能力。
为解决上述技术问题，本发明的用于填充沟槽的外延方法，在有硬掩膜的硅外延层上刻蚀形成沟槽之后，采用如下工艺参数进行硅外延生长填充沟槽：采用二氯二氢硅作为外延生长的硅源，外延腔体内的工艺温度为800℃-950℃，外延时在所述外延腔体内加入流量为50-600sccm氯化氢气体。
本发明的用于填充沟槽的外延方法可以明显改善外延生长材料的沟槽填充能力。传统外延方法来填充宽1.0-5.0μm，深10.0-50.0μm的沟槽时，空洞的宽度一般在2.0μm以上。而用本发明的方法进行相同尺寸沟槽的填充时，因为通过降低外延生长的温度，使外延的生长速率控制主要为温度控制型；其次在主要外延步骤中加入刻蚀气体氯化氢，并调节二氯二氢硅与氯化氢的比例，使外延时沟槽顶部的净生长速度小于或等于沟槽内部的净生长速度，从而抑制沟槽过早的封口，因此可以获得完全没有空洞的填充效果。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1为现有的超结结构的MOSFET器件结构；
图2为现有的一种超结结构MOSFET P(N)型沟道的制造工艺流程；
图3为现有的另一种超结结构MOSFET P(N)型沟道的制造工艺流程。
具体实施方式
本发明公开的是一种填充高深宽比沟槽的外延工艺方法，此沟槽应用于超级结MOSFET。其主要特征是在衬底的外延层上沟槽刻蚀后保留硬掩膜，之后采用二氯二氢硅(DCS)作为外延生长的硅源进行硅外延生长，外延温度设在低温外延区间，并用选择性外延的方法，使沟槽内部硅正常生长、沟槽外部因有硬掩膜的保护不生长或生长较慢，使沟槽封口较慢，从而提高外延的沟槽填充能力。此方法填充宽1.0-5.0μm(微米)，深为10.0-50.0μm的沟槽，可以达到完全没有空洞的效果。
本发明的用于填充沟槽的外延方法，在有硬掩膜的外延层上刻蚀形成沟槽之后，采用如下工艺参数进行硅外延生长以填充沟槽：采用二氯二氢硅作为硅外延生长的硅源，外延腔体内的工艺温度为800℃-950℃，硅外延生长时在所述外延腔体内加入流量为50-600sccm氯化氢气体。上述的硬掩膜材料可为氧化硅或氮化硅。外延时其它工艺参数可控制如下：外延腔体内的压力为20-760托，二氯二氢硅(DCS)的流量为50-600sccm，生长时还可在外延腔体中加入硼烷或磷烷作为掺杂源。
本发明的用于填充沟槽的硅外延方法，因为通过降低外延生长的温度，使外延的生长速率控制主要为温度控制型；其次在主要外延步骤中加入刻蚀气体氯化氢，并调节二氯二氢硅与氯化氢的比例，使外延时沟槽顶部的净生长速度小于或等于沟槽内部的净生长速度，从而抑制沟槽过早的封口，因此可以获得完全没有空洞的填充效果。
Claims (4)
1.一种用于填充沟槽的硅外延方法，其特征在于，在有硬掩膜的硅外延层上刻蚀形成沟槽之后，采用如下工艺参数进行硅外延生长填充所述沟槽：采用二氯二氢硅作为所述硅外延生长的硅源，外延腔体内的工艺温度为800℃-950℃，外延时在所述外延腔体内加入流量为50-600sccm氯化氢气体。
2.如权利要求1所述的硅外延方法，其特征在于：所述沟槽的宽度为1.0-5.0μm，深度为10.0-50.0μm。
3.如权利要求1所述的硅外延方法，其特征在于：所述硬掩膜为氧化硅或氮化硅。
4.如权利要求1所述的硅外延方法，其特征在于：所述硅外延生长时外延腔体内的压力为20-760托，所述硅源二氯二氢硅的流量为50-600sccm，还在所述外延腔体内加入硼烷或磷烷作为掺杂源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910057077A CN101866833A (zh) | 2009-04-16 | 2009-04-16 | 用于填充沟槽的硅外延方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910057077A CN101866833A (zh) | 2009-04-16 | 2009-04-16 | 用于填充沟槽的硅外延方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101866833A true CN101866833A (zh) | 2010-10-20 |
Family
ID=42958483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910057077A Pending CN101866833A (zh) | 2009-04-16 | 2009-04-16 | 用于填充沟槽的硅外延方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101866833A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315093A (zh) * | 2010-07-08 | 2012-01-11 | 上海华虹Nec电子有限公司 | 沟槽填充后平坦化的工艺方法 |
| CN102815662A (zh) * | 2011-06-08 | 2012-12-12 | 无锡华润上华半导体有限公司 | 一种在半导体衬底中制备腔体的方法 |
| CN103094067A (zh) * | 2011-10-31 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种半导体器件的制造方法 |
| CN112018076A (zh) * | 2020-07-28 | 2020-12-01 | 中国科学院微电子研究所 | 一种半导体结构及其制备方法 |
-
2009
- 2009-04-16 CN CN200910057077A patent/CN101866833A/zh active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102315093A (zh) * | 2010-07-08 | 2012-01-11 | 上海华虹Nec电子有限公司 | 沟槽填充后平坦化的工艺方法 |
| CN102315093B (zh) * | 2010-07-08 | 2013-04-24 | 上海华虹Nec电子有限公司 | 沟槽填充后平坦化的工艺方法 |
| CN102815662A (zh) * | 2011-06-08 | 2012-12-12 | 无锡华润上华半导体有限公司 | 一种在半导体衬底中制备腔体的方法 |
| CN103094067A (zh) * | 2011-10-31 | 2013-05-08 | 上海华虹Nec电子有限公司 | 一种半导体器件的制造方法 |
| CN103094067B (zh) * | 2011-10-31 | 2015-10-14 | 上海华虹宏力半导体制造有限公司 | 一种半导体器件的制造方法 |
| CN112018076A (zh) * | 2020-07-28 | 2020-12-01 | 中国科学院微电子研究所 | 一种半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102254796B (zh) | 形成交替排列的p型和n型半导体薄层的方法 | |
| CN101345196B (zh) | 用于制造半导体器件的方法以及外延生长装置 | |
| CN101958283B (zh) | 获得交替排列的p型和n型半导体薄层结构的方法及结构 | |
| JP6485383B2 (ja) | 化合物半導体装置およびその製造方法 | |
| CN101872724A (zh) | 超级结mosfet的制作方法 | |
| CN101419905B (zh) | 制造半导体器件的方法 | |
| CN102208336B (zh) | 形成交替排列的p型和n型半导体薄层的工艺方法 | |
| CN102299072A (zh) | 沟槽型超级结器件的制作方法及得到的器件 | |
| KR100753082B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN105575781B (zh) | 沟槽型超级结的制造方法 | |
| CN101866833A (zh) | 用于填充沟槽的硅外延方法 | |
| CN104051526A (zh) | 紧邻半导体鳍的沟渠及其形成方法 | |
| CN107275389B (zh) | 超级结的沟槽填充方法 | |
| CN105529268B (zh) | 晶体管及其形成方法 | |
| CN101996868B (zh) | 交替排列的p型和n型半导体薄层的形成方法 | |
| CN102315093B (zh) | 沟槽填充后平坦化的工艺方法 | |
| CN103000499B (zh) | 一种锗硅硼外延层生长方法 | |
| WO2003010826A3 (de) | Verfahren zur herstellung eines vertikaltransistors in einem graben | |
| CN208489200U (zh) | 超结金属氧化物半导体场效应晶体管 | |
| CN103426735B (zh) | 半导体结构的形成方法及mos晶体管的形成方法 | |
| JP4304034B2 (ja) | 超接合半導体素子の製造方法 | |
| CN106571298A (zh) | 半导体结构的形成方法 | |
| CN101859699A (zh) | 多晶硅淀积工艺 | |
| CN106328503A (zh) | 半导体结构的形成方法 | |
| CN107611080A (zh) | 沟槽的外延填充方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101020 |