CN101866580A - 转压器 - Google Patents

Abstract

本发明提供一种转压器，该转压器中的第一电流电路可根据接收到的输入信号及一第一偏压从其第一输出端和第二输出端中选择一端输出一第一电流，以使输出第一电流的输出端输出的电压为输出信号的上限；开关电路根据第一电流电路输出第一电流的端口决定将其第二连接端与其第四连接端导通，或者将其第三连接端与其第一连接端导通，以使第二电流电路可根据接收到的第二电压及一第二偏压，从其第一电流端或第二电流端输出一第二电流，以使第二输出端的电压为输出信号的下限。采用本发明的转压器，能够缩减布局面积，且无需针对不同的电压转换设计不同的尺寸的电路。

Description

转压器

技术领域

本发明涉及电压转换技术，特别涉及一种转压器。

背景技术

转压器可接收信号范围较小的输入信号并将其对应地转换为信号范围较大的输出信号，是界面电路中的重要构筑方块。譬如说，在驱动显示面板的栅极驱动器(gate driver)芯片中，芯片内原始控制信号的信号范围为0到3伏特，但要输出至驱动显示面板的栅极时，所需的信号范围可能就要扩大为-8到3伏特。为了顺利地于两种信号范围间进行转换，就需要用到转压器，用以将0到3伏特的输入信号转换为-8到3伏特的输出信号。

请参考第1图，其所示意的是一现有转压器10。现有转压器10具有一对晶体管TP1、TP2与另一对晶体管TN1、TN2，晶体管TP1和晶体管TP2为p沟道金属氧化物半导体晶体管，晶体管TN1和晶体管TN2为n沟道金属氧化物半导体晶体管。输入信号IN经反相器INV反相后成为另一输入信号INB，输入信号IN与输入信号INB的信号范围在电压VPP与VSS之间。转压器10则运作于电压VPP与VGL之间，用以根据输入信号IN/INB而在节点n2与n1分别提供对应的输出信号OUT/OUTB，并将输出信号OUT/OUTB的信号范围扩大到电压VPP至VGL之间。其中，晶体管TP1与晶体管TP2的栅极分别接收输入信号IN与INB，晶体管TN1与晶体管TN2的栅极则分别耦接节点n2与n1。

现有转压器10的运作可简介如下。譬如说，当输入信号IN由电压VPP转态为电压VSS时，晶体管TP1会开始导通，用以将节点n1的电压(输出信号OUTB)拉高至电压VPP。随节点n1的电压上升，晶体管TN2也会开始导通，以将节点n2的电压(输出信号OUT)拉低至电压VGL。

不过，当输入信号IN原本还维持于电压VPP时，晶体管TN1是导通的。故当输入信号IN要由电压VPP转态为电压VSS时，导通的晶体管TP1要和导通的晶体管TN1互相竞争。导通的晶体管TN1会倾向将节点n1的电压维持于较低的电压VGL，故晶体管TP1必须要比晶体管TN1导通更多电流、达到更好的导通程度，才能将节点n1的电压提高到电压VPP。

然而，由于晶体管TP1是p沟道金属氧化物半导体晶体管，其驱动电流的潜力较弱，譬如：其载子移动率(carrier mobility)较低，故需要以较大的长宽比(aspect ratio才能驱动足够的电流以超越晶体管TN1，长宽比即沟道宽度与长度的比值W/L。这也导致晶体管TP1与TP2的布局面积，亦即转压器10的总布局面积无法缩减。

另外，当晶体管TP1因输入信号IN转态而和晶体管TN1竞争时，晶体管TP1导通的大电流也会在竞争期间造成电流较大、延续时间较久的短路电流，在竞争期间内持续从电压VPP获取功率，增加现有转压器10的功率消耗。

再者，现有转压器10是由电压所驱动的。也就是说，各晶体管TP1至TP2、TN1至TN2是各自根据其栅极与源极间跨压而运作的，故其电路设计必须根据用户的需要对输入信号范围的电压与输出信号范围的电压进行特殊的设计，在不同的应用下，其电路设计也必须改变。譬如说，若某一应用是要将0至3伏特的输入信号转压为-3至3伏特的输出信号，另一应用则要将0至3伏特的输入信号转压为-20至3伏特的输出信号，则针对将0至3伏特的输入信号转压为-3至3伏特的输出信号所设计的现有转压器无法适用于将0至3伏特的输入信号转压为-20至3伏特的输出信号，必须针对将0至3伏特的输入信号转压为-20至3伏特的输出信号另外设计不同参数的转压器，即电路尺寸更大的转压器。

发明内容

有鉴于此，本发明的目的在于提供了一种转压器，该转压器能够缩减布局面积，且无需针对不同的电压转换设计不同的尺寸的电路。

一种转压器，包含有：

一第一电流电路，具有一第一输出端与一第二输出端；所述第一电流电路依据一输入信号及接收的一第一偏压而选择于所述第一输出端与所述第二输出端的其中之一输出一第一电流，其中，所述输入信号位于一第一电压与一共同电压之间，所述第一输出端的一第一输出信号与所述第二输出端的一第二输出信号分别位于一第二电压与所述共同电压之间，所述第一电压介于所述第二电压与所述共同电压之间；

一开关电路，具有一第一连接端、一第二连接端、一第三连接端与一第四连接端，所述第一连接端与所述第二连接端分别耦接所述第一输出端与所述第二输出端，所述开关电路根据所述第一连接端的信号决定是否将所述第二连接端导通至所述第四连接端，并根据所述第二连接端的信号决定是否将所述第一连接端导通至所述第三连接端；

一第二电流电路，具有一第一电流端、一第二电流端、一第一电压端和一第二电压端，所述第一电流段和所述第二电流段分别耦接至所述第三连接端与所述第四连接端，所述第一电压端和所述第二电压端接收所述第二电压；在所述开关电路将所述第一连接端导通至所述第三连接端时，所述第二电流电路根据所述第二电压和所述第二偏压于所述第一电流端提供一第二电流，在所述开关电路将所述第二连接端导通至所述第四连接端时，所述第二电流电路根据所述第二电压和所述第二偏压于所述第二电流端提供所述第二电流。

上述转压器中，所述第一电流电路包含有：

一第一晶体管，其具有一第一第一端、一第一第二端与一第一控制端，所述第一第一端接收所述输入信号，所述第一第二端耦接所述第一输出端，所述第一控制端耦接一第一偏压；所述第一晶体管根据所述输入信号及所述第一偏压输出所述第一电流；

一第二晶体管，其具有一第二第一端、一第二第二端与一第二控制端，所述第二第一端接收所述输入信号反相后的信号，所述第二第二端耦接所述第二输出端，所述第二控制端耦接所述第一偏压；所述第二晶体管根据所述输入信号反相后的信号和所述第一偏压输出所述第一电流；

所述第一晶体管与所述第二晶体管相同。

上述转压器中，所述开关电路包含有：

一第三晶体管，其具有一第三第一端、一第三第二端与一第三控制端，所述第三第一端耦接所述第一连接端，所述第三控制端耦接所述第二连接端，所述第三第二端耦接所述第三连接端；所述第三晶体管根据第三控制端接收的信号决定是否将第三第一端与第三第二端导通；

一第四晶体管，其具有一第四第一端、一第四第二端与一第四控制端，所述第四第一端耦接所述第二连接端，所述第四控制端耦接所述第一连接端，所述第四第二端耦接所述第四连接端；所述第四晶体管根据第四控制端接收的信号决定是否将第四第一端与第四第二端导通。

上述转压器中，所述第二电流电路包含有：

一第五晶体管，其具有一第五第一端、一第五第二端与一第五控制端，所述第五第二端耦接所述第二电压，所述第五第一端耦接所述第一电流端，所述第五控制端耦接至一第二偏压；所述第五晶体管根据所述第二电压及所述第二偏压输出所述第二电流；

一第六晶体管，其具有一第六第一端、一第六第二端与一第六控制端，所述第六第二端耦接所述第二电压，所述第六第一端耦接所述第二电流端，所述第六控制端耦接所述第二偏压；所述第六晶体管根据所述第二电压及所述第二偏压输出所述第二电流；

所述第五晶体管与所述第六晶体管相同。

较佳地，所述转压器还包含：

一第一电流镜，其具有一第七第一端、一第七第二端与一第七控制端，所述第七控制端连接所述第一控制端和所述第二控制端，所述第七第一端接收所述共同电压，所述第七第二端连接所述第七控制端和一第一电流源；所述第一电流镜根据所述共同电压和所述第一电流源，输出所述第一偏压至所述第一控制端和所述第二控制端。

较佳地，所述转压器还包含：

一第二电流镜，其具有一第八第一端、一第八第二端和一第八控制端，所述第八控制端连接所述第五控制端和所述第六控制端，所述第八第一端接收所述第二电压，所述第八第二端连接所述第八控制端和一第二电流源；所述第二电流镜根据所述第二电压和所述第二电流源，输出所述第二偏压至所述第五控制端和所述第六控制端。

上述转压器中，所述第一电流大于所述第二电流。

上述转压器中，所述第一晶体管、所述第二晶体管和所述第一电流镜为n沟道金属氧化物半导体晶体管，所述第一第一端、所述第二第一端和所述第七第一端分别为漏极，所述第一第二端、所述第二第二端和所述第七第二端为源极，所述第一控制端、所述第二控制端和所述第七控制端分别为栅极；

或者所述第一晶体管、所述第二晶体管和所述第一电流镜为p沟道金属氧化物半导体晶体管，所述第一第一端、所述第二第一端和所述第七第一端分别为源极，所述第一第二端、所述第二第二端和所述第七第二端为漏极，所述第一控制端、所述第二控制端和所述第七控制端分别为栅极。

上述转压器中，所述第五晶体管、所述第六晶体管和所述第二电流镜为n沟道金属氧化物半导体晶体管，所述第五第一端、所述第六第一端和所述第八第一端分别为漏极，所述第五第二端、所述第六第二端和所述第八第二端为源极，所述第五控制端、所述第六控制端和所述第八控制端分别为栅极；

或者所述第五晶体管、所述第六晶体管和所述第二电流镜为p沟道金属氧化物半导体晶体管，所述第五第一端、所述第六第一端和所述第八第一端分别为源极，所述第五第二端、所述第六第二端和所述第八第二端为漏极，所述第五控制端、所述第六控制端和所述第八控制端分别为栅极。

由上述的技术方案可见，本发明提供了一种转压器，该转压器包含：一第一电流电路、一开关电路、一第二电流电路；其中，第一电流电路可根据接收到的输入信号及一第一偏压从其第一输出端和第二输出端中选择一端输出一第一电流，以使输出第一电流的输出端输出的电压为输出信号的上限；开关电路根据第一电流电路输出第一电流的端口决定将其第二连接端与其第四连接端导通，或者将其第三连接端与其第一连接端导通，以使第二电流电路可根据接收到的第二电压及一第二偏压，从其第一电流端或第二电流端输出一第二电流，以使第二输出端的电压为输出信号的下限。本发明的转压器经由电流镜架构而以电流驱动的原理来控制转压器的运作，通过对第一电流与第二电流的适当设计实现不同的电压转换，相较于现有的利用电压驱动的原理来控制转压器的运作，无需利用增加长宽比的方式来控制其导通程度，不仅有效缩减了转压器内部电路及转压器自身的布局面积，而且降低暂态短路电流和转压器对供电电源功率的消耗，无需针对不同的电压转换额外设计不同尺寸的电路，适用于不同的电压转换。

附图说明

图1为现有转压器的结构示意图。

图2为本发明转压器的一实施例的结构示意图。

图3为本发明转压器的另一实施例的结构示意图。

【主要元件符号说明】

转压器10、20、30

晶体管TP1-TP2、TN1-TN2、MP1-MP2、MPB1、MNS1-MNS2、MN1-MN2、MNB1、MPS1-MPS2

电压VPP、VSS、VGL、VGH

输入信号IN、INB

输出信号OUT、OUTB

节点n1-n2、N1-N4、Nc1-Nc2

反相器INV

电流IBN、IBP

偏压Biasp、Biasn

具体实施方式

为使本发明的目的、技术方案、及优点更加清楚明白，以下参照附图并举实施例，对本发明进一步详细说明。

本发明提供了一种转压器，该转压器包含：一第一电流电路、一开关电路、一第二电流电路；其中，第一电流电路可根据接收到的输入信号及一第一偏压从其第一输出端和第二输出端中选择一端输出一第一电流，以使输出第一电流的输出端输出的电压为输出信号的上限；开关电路根据第一电流电路输出第一电流的端口决定将其第二连接端与其第四连接端导通，或者将其第三连接端与其第一连接端导通，以使第二电流电路可根据接收到的第二电压及一第二偏压，从其第一电流端或第二电流端输出一第二电流，以使第二输出端的电压为输出信号的下限。本发明转压器所需的第一偏压和第二偏压可分别由第一电流镜和第二电流镜提供，也可直接有外部电压源提供。本发明的转压器中，第一电流电路是由第一晶体管和第二晶体管组成，开关电路由第三晶体管和第四晶体管组成，第二电流电路由第五晶体管和第六晶体管组成，第一电流镜可为第七晶体管，第二电流镜可为第八晶体管；第一晶体管、第二晶体管和第七晶体管为相同类型的晶体管，第五晶体管、第六晶体管和第八晶体管为相同类型的晶体管；第三晶体管和第四晶体管为相同类型的晶体管，也可为不同类型的晶体管。上述每一晶体管都包含有一第一端、一第二端和一控制端，其中控制端都为晶体管的栅极；根据晶体管的类型不同，第一端和第二端的定义不同，对于n沟道金属氧化物半导体晶体管来说，第一端为漏极，第二端为源极，对于p沟道金属氧化物半导体晶体管来说，第一端为源极，第二端为漏极。

现就列举两个具体的例子对本发明的转压器的结构进行说明，但本发明的转压器的结构并不局限于以下两种具体结构。

图2为本发明转压器一实施例的结构示意图。请参考图2，其所示意的是本发明转压器的一实施例。输入信号IN由反相器INV反相为输入信号INB，输入信号范围为电压VPP至VSS。本发明转压器20即用以根据输入信号IN与输入信号INB而在节点N1与节点N2输出对应的输出信号OUT与输出信号OUTB，并将输出信号OUT与输出信号OUTB的信号范围扩大为电压VPP至VGL。其中，电压VSS的大小可介于电压VPP与VGL之间，该实施例中，共同电压是电压VPP，第一电压是电压VSS，第二电压是电压VGL，第一电流是电流IBP，第二电流是电流IBN，第一偏压是电压Biasp，第二偏压是电压Biasn。转压器20运作于电压VPP与VGL之间，设有晶体管MP1、MP2、MNS1、MNS2、MN1与MN2；各晶体管的栅极可视为一控制端，漏极与源极则为另两端。其中，晶体管MP1与MP2可以是p沟道金属氧化物半导体晶体管，两者的源极分别接收输入信号IN与INB，漏极分别耦接节点N1与N2以作为转压器20的两个输出端，栅极则共同耦接一偏压Biasp。晶体管MNS1与MNS2可以是n沟道金属氧化物半导体晶体管，两者的栅极分别耦接于节点N2与N1，晶体管MNS1的另两端分别在节点N1与N3耦接晶体管MP1的漏极与晶体管MN1的漏极；对称地，晶体管MNS2的另两端则分别在节点N2与N4耦接晶体管MP2的漏极与晶体管MN2的漏极。晶体管MN1与MN2亦可以是n沟道金属氧化物半导体晶体管，两者的栅极于节点Nc2共同耦接至一偏压Biasn，源极则一并耦接至共同的电压VGL。

在转压器20中，晶体管MP1与晶体管MP2相同，晶体管MP1与晶体管MP2分别与另一个晶体管MPB1形成一个共栅极的电流镜；在本实施例中，晶体管MPB1为一p沟道金属氧化物半导体晶体管。晶体管MPB1工作于电压VPP，其栅极与漏极耦接在一起并接收一电流IBP产生的偏压Biasp，其栅极为晶体管MP1和晶体管MP2的栅极提供偏压Biasp，用以作为晶体管MP1和晶体管MP2的主控源头。产生偏压Biasp所采用的电流IBP可由一电流源(未示于图2)提供。另外，晶体管MN1与晶体管MN2相同，晶体管MN1与晶体管MN2分别与另一晶体管MNB1形成另一个共栅极共源极的电流镜；在本实施例中，晶体管MNB1为一n沟道金属氧化物半导体晶体管。晶体管MNB1的源极亦耦接电压VGL，栅极与漏极耦接在一起并接收一电流IBN产生的偏压Biasn，用以作为晶体管MP1和晶体管MP2的主控源头。产生偏压Biasn所采用的电流IBN可由另一电流源(未示于图2)提供。在本发明的较佳实施例中，电流IBP的大于电流IBN。

本发明转压器20的运作原理可描述如下。当输入信号IN与INB分别为电压VPP与电压VSS时，晶体管MPB1与晶体管MP1的源极电压同样是电压VPP，故两晶体管间的共栅极架构可将晶体管MPB1导通的电流IBP镜像至晶体管MP1，使晶体管MP1也导通电流IBP。导通的晶体管MP1会将节点N1的电压(也就是输出信号OUT)拉升至电压VPP，连带使晶体管MNS2导通。晶体管MNS2将节点N2导通至节点N4，晶体管MNB1与晶体管MN2形成的电流镜，使得晶体管MN2导通电流IBN。由于晶体管MP2的源极因接收输入信号INB而耦接较低的电压VSS，所以晶体管MP2为关闭状态，故晶体管MP2不会主导节点N2的电压，而是由导通的晶体管MN2经由已经导通的晶体管MNS2来将节点N2的电压(即输出信号OUTB)拉低至电压VGL。如此，也就能回应电压VPP与VSS的输入信号IN与INB而输出电压VPP与VGL的输出信号OUT与OUTB。其中，在晶体管MP1两端的输入信号IN与输出信号OUT同相，也就是说，当输入信号IN的电压为输入信号的信号范围上限时，输出信号OUT的电压亦到达输出信号的信号范围上限；当输入信号IN的电压为输入信号的信号范围下限时，输出信号OUT的电压也到达输出信号的信号范围下限。同理，在晶体管MP2两端的输入信号INB与输出信号OUTB也是同相的。

当输入信号IN由电压VSS转态为电压VPP而使晶体管MP1开始导通电流IBP时，输入信号INB由电压VPP转态为电压VSS而使原导通的晶体管MP2开始截止，若此时原导通的晶体管MP2未完全截止，MNS1可能暂时处于导通状态，晶体管MN1可能仍暂时导通电流IBN，在这种情况下，晶体管MP1与晶体管MN1均为导通状态，为了确保节点N1的电压可以顺利地被提高至电压VPP，在实际设计时会将电流IBP设计的比电流IBN大。如果晶体管的开启和截止是瞬间完成的，不存在上述由于一侧晶体管已经导通时与其相同的另一侧晶体管未完全截止所导致的同侧晶体管在某一时间段同时导通的情况，则无需对电流IBP和电流IBN间的关系进行设计；比如：当输入信号IN由电压VSS转态为电压VPP而使晶体管MP1开始导通电流IBP时，输入信号INB由电压VSS转态为电压VPP而使原导通的晶体管MP2立即截止。

在由晶体管MP1的源极、MP1的漏极、MNS1的漏极、MNS1的源极、MN1的漏极至MN1的源极依次串联所形成的导电路径上，随着节点N2的电压被拉低至电压VGL，晶体管MNS1会停止导通并阻断此导电路径的稳态功率消耗。在由晶体管MP2的源极、MP2的漏极、MNS2的漏极、MNS2的源极、MN2的漏极至MN2的源极依次串联所形成的导电路径上，晶体管MP2的截止则阻断此导电路径的稳态功率消耗。

上述是转压器20针对输入信号IN和输入信号INB分别为电压VPP和电压VSS时的运作。当输入信号IN和输入信号INB为电压VSS和电压VPP时，转压器20的运作情形则可依据对称的原理推知。晶体管MP2会与晶体管MPB1完成电流镜架构，使晶体管MP2导通电流IBP，将节点N2的电压提升至电压VPP，并使晶体管MNS1将节点N1导通至节点N3。晶体管MNB1与晶体管MN1间的电流镜关系使晶体管MN1导通电流IBN，将节点N1的电压拉低至电压VGL。

由以上讨论可知，本发明转压器20是依据电流驱动的原理运作，其经由两电流镜架构来分别控制两组晶体管的导通与导通电流，两组晶体管中的一组晶体管包含晶体管MP1和晶体管MP2，另一组晶体管包含晶体管MN1和晶体管MN2，因此，只需针对晶体管的参数来对电流IBP与参考电流IBN作适当的设计，不需要像现有技术一样利用增加长宽比的方式来控制其导通程度，缩减了转压器的布局面积，也无需针对不同的电压转换要求设计不同尺寸的电路；例如：在晶体管存在一定的导通时间和截止时间时，为了避免同侧晶体管导通造成的输出电压不准确的问题，可将电流IBP设计得大于电流IBN，在晶体管能够瞬间完成开启和截止之间的转换时，晶体管MP1和晶体管MP2不存在同时导通的情况，晶体管MNS1和MNS2也不存在同时导通的情况，因此，也就不存在同侧晶体管同时导通造成的输出电压不准确的问题，由于晶体管的开启和截止由其栅极和源极间的电压确定，在这种情况下，只要节点N1的电压与节点N4的电压满足晶体管导通的条件，不论电流IBP的大小是多少，都可实现晶体管MNS2导通，进而使得N4端输出电流IBN，此时，电流IBP的大小与电流IBN的大小无关。事实上，晶体管MP1与晶体管MP2可用布局设计规则规范的最小尺寸来予以实现，大幅地优化本发明转压器20的布局面积。

此外，在本发明中，由于各晶体管的导通电流可由电流IBP与IBN来予以设定，故能有效地控制转态时的短路电流大小，避免无谓的暂态功率消耗。譬如说，若电流IBP为6微安培，电流IBN为3微安培，则短路电流的大小会被限制在3微安培左右，不会过大。

再者，由于本发明转压器是电流驱动而非电压驱动的，具体的本发明转压器是利用电流产生的偏压处理不同的电压转换，故本发明可采用同一电路设计处理不同的电压转换；如：采用相同参数和相同的布局尺寸的转压器应用于不同的电压转换。譬如说，若某一应用是要将0至3伏特的输入信号转压为-3至3伏特的输出信号，另一应用则要将0至3伏特的输入信号转压为-20至3伏特的输出信号，只要各晶体管的耐压程度许可，本发明可统一用同一电路设计的转压器满足上述两种不同信号范围的电压转换。

在实际应用本发明转压器20时，多个转压器20可共用同一个晶体管MPB1，亦可共用同一个晶体管MNB1。换句话说，多个转压器20中所各自拥有的晶体管MP1与MP2可和共用的晶体管MPB1形成共栅极的电流镜架构；每一转压器20接收的输入信号IN和输入信号INB会使其晶体管MP1与MP2的其中之一得以和晶体管MPB1形成电流镜，使其导通的程度与导通的电流IBP能由共用晶体管MPB1统一控制。同理，多个转压器20中所各自拥有晶体管MN1与MN2也可统一和同一个晶体管MNB1形成电流镜，使晶体管MNB1能主控电流IBN的大小。

等效上来说，在本发明转压器20中，晶体管MP1与晶体管MP2形成一电流电路，以节点N1与N2为两输出端，其中，此电流电路为依据输入信号IN与其所衍生的输入信号INB而选择于节点N1与N2的其中之一提供电流IBP。晶体管MNS1与MNS2形成一开关电路，以节点N1至N4作为四个连接端，其中，此开关电路根据节点N1的信号，比如节点N1的电压高低，决定是否将节点N2导通至节点N4，也可根据节点N2的信号，比如节点N2的电压高低，决定是否将节点N1导通至节点N3。晶体管MN1与MN2则形成另一电流电路，节点N3与N4可视为两电流端。当晶体管MNS1和晶体管MNS2形成的开关电路将节点N1导通至节点N3时，晶体管MN1和晶体管MN2形成的电流电路会于节点N1提供电流IBN；对称地，当开关电路将节点N2导通至节点N4时，晶体管MN1和晶体管MN2形成的电流电路则于节点N4提供电流IBN。

请参考第3图，其所示意的是本发明另一转压器30的实施例。输入信号IN由反相器INV反相为另一输入信号INB，两者的信号范围为电压VPP至电压VSS。转压器30则运作于电压VGH与电压VSS之间，以根据输入信号IN与输入信号INB而分别在节点N1与节点N2输出一对输出信号OUT与输出信号OUTB，并将输出信号OUT与输出信号OUTB的信号范围扩大到电压VSS至VGH；其中，电压VPP的大小介于电压VGH与VSS之间，该实施例中，共同电压是VSS，第一电压是VPP，第二电压是VGH，第一电流是电流IBN，第二电流是电流IBP，第一偏压是电压Biasn，第二偏压是电压Biasp。

转压器30运作于电压VGH与电压VSS之间，设有晶体管MP1、晶体管MP2、晶体管MPS1、晶体管MPS2、晶体管MN1与晶体管MN2；各晶体管的栅极可视为一控制端，漏极与源极则为另两端。其中，晶体管MN1与晶体管MN2可以是n沟道金属氧化物半导体晶体管，两者的源极分别接收输入信号IN与输入信号INB，漏极分别耦接节点N1与节点N2以作为转压器30的两个输出端，栅极则共同耦接一偏压Biasn。晶体管MPS1与MPS2可以是p沟道金属氧化物半导体晶体管，两者的栅极分别耦接于节点N2与节点N1，晶体管MPS1的另两端分别在节点N1与节点N3耦接晶体管MN1与晶体管MP1的漏极；对称地，晶体管MPS2的另两端则分别在节点N2与节点N4耦接晶体管MN2与晶体管MP2的漏极。晶体管MP1与晶体管MP2亦可以是p沟道金属氧化物半导体晶体管，两者的栅极于节点Nc2共同耦接至偏压Biasp，源极则一并耦接至电压VGH。

在转压器30中，晶体管MN1与晶体管MN2可以是相互匹配的，也就是晶体管MN1与晶体管MN2相同，晶体管MN1与晶体管MN2分别与另一个晶体管MNB1形成一个共栅极电流镜，晶体管MNB1为一n沟道金属氧化物半导体晶体管。晶体管MNB1工作于电压VSS，其栅极与漏极耦接在一起并接收一电流IBN的偏压，以作为镜像电流的主控源头，提供偏压Biasn。另外，晶体管MP1与晶体管MP2也可以是相互匹配的，也就是晶体管MP1与晶体管MP2相同，晶体管MP1与晶体管MP2分别与另一晶体管MPB1形成另一个共栅极、共源极的镜像电流源，晶体管MPB1为一p沟道金属氧化物半导体晶体管。晶体管MPB1的源极亦耦接电压VGH，栅极与漏极偶接在一起并接收一电流IBP的偏压，以作为镜像电流的主控源头，并提供偏压Biasp。在本发明转压器30的较佳实施例中，电流IBP小于电流IBN。

转压器30的运作原理可由图2所示的转压器20的运作原理类推而得。举例来说，当输入信号IN为电压VSS而输入信号INB为电压VPP时，晶体管MN1与晶体管MNB1形成电流镜，使晶体管MN1导通电流IBN。由于电流IBN大于电流IBP，节点N1的电压，也就是输出信号OUT会被拉低至电压VSS。连带地，晶体管MPS2导通，晶体管MPB1与晶体管MP2形成电流镜，使晶体管MP2导通的电流IBP将节点N2的电压，也就是输出信号OUTB提高至电压VGH。

当输入信号IN由电压VPP转态为电压VSS而使晶体管MN1开始导通电流IBN时，输入信号INB由电压VSS转态为电压VPP而使原导通的晶体管MN2开始截止，若此时原导通的晶体管MN2未完全截止，MPS1可能暂时处于导通状态，晶体管MP1可能仍暂时导通电流IBP，在这种情况下，晶体管MP1与晶体管MN1均为导通状态，为了确保节点N1的电压可以顺利地被拉低至电压VSS，在实际设计时会将电流IBN设计的比电流IBP大。如果晶体管的开启和截止是瞬间完成的，不存在上述由于一侧晶体管已经导通时与其相同的另一侧晶体管未完全截止所导致的同侧晶体管在某一时间段同时导通的情况，则无需对电流IBP和电流IBN间的关系进行设计；比如：当输入信号IN由电压VPP转态为电压VSS而使晶体管MN1开始导通电流IBN时，输入信号INB由电压VSS转态为电压VPP而使原导通的晶体管MN2立即截止。

总结来说，本发明转压器20是以输入信号IN和输入信号INB的信号范围上限，如电压VPP，作为输入信号IN、输入信号INB、输出信号OUT、输出信号OUTB的共同上限，可称之为共同电压；本发明转压器20的输入信号IN和输入信号INB的信号范围下限，如电压VSS，使输出信号OUT和输出信号OUTB的信号范围下限，如电压VGL，低于输入信号IN和输入信号INB的信号范围下限，如电压VSS。相对地，本发明转压器30是以输入信号IN和输入信号INB的信号范围下限，如电压VSS，为输入信号IN、输入信号INB、输出信号OUT和输出信号OUTB的共同下限，可称之为共同电压；本发明转压器30的输入信号IN和输入信号INB的信号范围上限，如电压VPP，使输出信号OUT和输出信号OUTB的信号范围上限，如电压VGH，高于输入信号IN和输入信号INB的信号范围上限，如电压VPP。

相较于现有技术，本发明的上述较佳实施例是经由电流镜架构而以电流驱动的原理来控制转压器的运作，使本发明转压器的布局面积得以有效缩减，并降低暂态短路电流与其功率消耗；此外，本发明的转压器能以同一电路设计广泛适用不同的应用，也就是说，针对不同的电压转换本发明的转压器不需要额外设计不同尺寸的电路，即可广泛应用于不同的电压转换。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明保护的范围之内。

Claims (9)

1.一种转压器，其特征在于，包含有：

一第一电流电路，具有一第一输出端与一第二输出端；所述第一电流电路依据一输入信号及接收的一第一偏压而选择于所述第一输出端与所述第二输出端的其中之一输出一第一电流，其中，所述输入信号位于一第一电压与一共同电压之间，所述第一输出端的一第一输出信号与所述第二输出端的一第二输出信号分别位于一第二电压与所述共同电压之间，所述第一电压介于所述第二电压与所述共同电压之间；

一开关电路，具有一第一连接端、一第二连接端、一第三连接端与一第四连接端，所述第一连接端与所述第二连接端分别耦接所述第一输出端与所述第二输出端，所述开关电路根据所述第一连接端的信号决定是否将所述第二连接端导通至所述第四连接端，并根据所述第二连接端的信号决定是否将所述第一连接端导通至所述第三连接端；

一第二电流电路，具有一第一电流端、一第二电流端、一第一电压端和一第二电压端，所述第一电流段和所述第二电流段分别耦接至所述第三连接端与所述第四连接端，所述第一电压端和所述第二电压端接收所述第二电压；在所述开关电路将所述第一连接端导通至所述第三连接端时，所述第二电流电路根据所述第二电压和所述第二偏压于所述第一电流端提供一第二电流，在所述开关电路将所述第二连接端导通至所述第四连接端时，所述第二电流电路根据所述第二电压和所述第二偏压于所述第二电流端提供所述第二电流。

2.如权利要求1所述的转压器，其特征在于，所述第一电流电路包含有：

一第一晶体管，其具有一第一第一端、一第一第二端与一第一控制端，所述第一第一端接收所述输入信号，所述第一第二端耦接所述第一输出端，所述第一控制端耦接一第一偏压；所述第一晶体管根据所述输入信号及所述第一偏压输出所述第一电流；

一第二晶体管，其具有一第二第一端、一第二第二端与一第二控制端，所述第二第一端接收所述输入信号反相后的信号，所述第二第二端耦接所述第二输出端，所述第二控制端耦接所述第一偏压；所述第二晶体管根据所述输入信号反相后的信号和所述第一偏压输出所述第一电流；

所述第一晶体管与所述第二晶体管相同。

3.如权利要求1所述的转压器，其特征在于，所述开关电路包含有：

一第三晶体管，其具有一第三第一端、一第三第二端与一第三控制端，所述第三第一端耦接所述第一连接端，所述第三控制端耦接所述第二连接端，所述第三第二端耦接所述第三连接端；所述第三晶体管根据第三控制端接收的信号决定是否将第三第一端与第三第二端导通；

一第四晶体管，其具有一第四第一端、一第四第二端与一第四控制端，所述第四第一端耦接所述第二连接端，所述第四控制端耦接所述第一连接端，所述第四第二端耦接所述第四连接端；所述第四晶体管根据第四控制端接收的信号决定是否将第四第一端与第四第二端导通。

4.如权利要求1所述的转压器，其特征在于，所述第二电流电路包含有：

一第五晶体管，其具有一第五第一端、一第五第二端与一第五控制端，所述第五第二端耦接所述第二电压，所述第五第一端耦接所述第一电流端，所述第五控制端耦接至一第二偏压；所述第五晶体管根据所述第二电压及所述第二偏压输出所述第二电流；

一第六晶体管，其具有一第六第一端、一第六第二端与一第六控制端，所述第六第二端耦接所述第二电压，所述第六第一端耦接所述第二电流端，所述第六控制端耦接所述第二偏压；所述第六晶体管根据所述第二电压及所述第二偏压输出所述第二电流；

所述第五晶体管与所述第六晶体管相同。

5.如权利要求2所述的转压器，其特征在于，所述转压器还包含：

一第一电流镜，其具有一第七第一端、一第七第二端与一第七控制端，所述第七控制端连接所述第一控制端和所述第二控制端，所述第七第一端接收所述共同电压，所述第七第二端连接所述第七控制端和一第一电流源；所述第一电流镜根据所述共同电压和所述第一电流源，输出所述第一偏压至所述第一控制端和所述第二控制端。

6.如权利要求4所述的转压器，其特征在于，所述转压器还包含：

一第二电流镜，其具有一第八第一端、一第八第二端和一第八控制端，所述第八控制端连接所述第五控制端和所述第六控制端，所述第八第一端接收所述第二电压，所述第八第二端连接所述第八控制端和一第二电流源；所述第二电流镜根据所述第二电压和所述第二电流源，输出所述第二偏压至所述第五控制端和所述第六控制端。

7.如权利要求1所述的转压器，其特征在于，所述第一电流大于所述第二电流。

8.如权利要求5所述的转压器，其特征在于，所述第一晶体管、所述第二晶体管和所述第一电流镜为n沟道金属氧化物半导体晶体管，所述第一第一端、所述第二第一端和所述第七第一端分别为漏极，所述第一第二端、所述第二第二端和所述第七第二端为源极，所述第一控制端、所述第二控制端和所述第七控制端分别为栅极；

或者所述第一晶体管、所述第二晶体管和所述第一电流镜为p沟道金属氧化物半导体晶体管，所述第一第一端、所述第二第一端和所述第七第一端分别为源极，所述第一第二端、所述第二第二端和所述第七第二端为漏极，所述第一控制端、所述第二控制端和所述第七控制端分别为栅极。

9.如权利要求6所述的转压器，其特征在于，所述第五晶体管、所述第六晶体管和所述第二电流镜为n沟道金属氧化物半导体晶体管，所述第五第一端、所述第六第一端和所述第八第一端分别为漏极，所述第五第二端、所述第六第二端和所述第八第二端为源极，所述第五控制端、所述第六控制端和所述第八控制端分别为栅极；

或者所述第五晶体管、所述第六晶体管和所述第二电流镜为p沟道金属氧化物半导体晶体管，所述第五第一端、所述第六第一端和所述第八第一端分别为源极，所述第五第二端、所述第六第二端和所述第八第二端为漏极，所述第五控制端、所述第六控制端和所述第八控制端分别为栅极。

Images