CN107911019A - 一种交叉耦合电荷泵 - Google Patents

Abstract

本申请提供一种交叉耦合电荷泵，包括升压模块和传输模块，所述传输模块包括第一PMOS管和第二PMOS管，第一栅极驱动模块、第二栅极驱动模块和电平转换模块；第一PMOS管和第二PMOS管的控制端均通过栅极驱动模块和电平转换模块连接至电源电压或交叉耦合电荷泵单元的输出端，从而采用电源电压或交叉耦合电荷泵单元的输出电压进行驱动，相对于现有技术中采用交叉耦合电荷泵单元的中间电压驱动传输管的控制端时，出现第一PMOS管和第二PMOS管的栅源电压差大于电源电压的情况，本发明的交叉耦合电荷泵能够保证PMOS管的驱动电压差不超过电源电压，从而保证了传输管的栅氧化层的可靠性。

Description

一种交叉耦合电荷泵

技术领域

本发明涉及电源管理领域，尤其涉及一种交叉耦合电荷泵。

背景技术

电源管理系统按照工作方式来分，主要分为三类，分别为低压降线性稳压器(LDO)、电感型开关电源和电容型开关电源，而电容型开关电源又称电荷泵。

针对便携式通讯设备的应用场合，相比于电感型开关电源而言，低压降线性稳压器和电荷泵不仅占用面积小，而且无需磁设计，具有一定的优势，但是LDO只能完成降压转换，电荷泵则可以针对电源电压进行大范围的升压、降压与反压，因此成为便携式通讯设备中显示驱动芯片电源管理系统的最佳解决方案。

电荷泵根据不同的拓扑结构分为Dickson电荷泵拓扑、阶梯拓扑、Fibonacci拓扑、电容混联拓扑以及交叉耦合拓扑等结构，其中，可以提供自动反向偏置的交叉耦合电荷泵表现出更高的效率和更小的纹波。

如图1所示，为现有的两级交叉耦合电荷泵电路示意图，每级交叉耦合电荷泵包括：第一交叉耦合对，第二交叉耦合对以及两个电容。其中，第一交叉耦合对为NMOS管Mn1和Mn2，NMOS管Mn1和Mn2的漏端连接输入电压Vin，NMOS管Mn1的源端连接一电容的上极板，该电容的下极板连接时钟信号CK1；NMOS管Mn2的源端连接一电容的上极板，该电容的下极板连接时钟信号CK2。两个电容的上极板分别连接第二交叉耦合对的输入端，第二交叉耦合对为PMOS管Mp1和Mp2，PMOS管Mp1和Mp2的输出端分别连接至第二级交叉耦合电荷泵结构NMOS管Mn3和Mn4的漏端，第二级的输出端连接至输出电容C_L和负载L。

传统交叉耦合电荷泵在无负载工作过程中，传输管的栅源电压和漏源电压都不会超过电源电压，从而能够采用标准CMOS工艺实现，从而节省芯片面积和成本。但在有负载电流的情况下，采用标准CMOS工艺制作的传统交叉电荷泵会面临可靠性变差的问题。

发明内容

有鉴于此，本发明提供一种交叉耦合电荷泵，以解决现有技术中采用标准CMOS工艺制作的传统交叉耦合电荷泵在有负载电流的情况下，面临的可靠性变差的问题。

为实现上述目的，本发明提供如下技术方案：

一种交叉耦合电荷泵，所述交叉耦合电荷泵包括至少一个交叉耦合电荷泵单元，所述交叉耦合电荷泵单元包括：

升压模块，用于对电源电压进行升压，所述升压模块包括第一输出端和第二输出端；

传输模块，与所述升压模块的所述第一输出端和所述第二输出端相连，用于输出升压后的电压；

其中，所述传输模块包括：第一PMOS管和第二PMOS管、第一栅极驱动模块、第二栅极驱动模块和电平转换模块；

所述第一PMOS管的第一端与所述升压模块的第一输出端相连，所述第二PMOS管的第一端与所述升压模块的第二输出端相连；

所述第一PMOS管的第二端与所述第二PMOS管的第二端相连，作为所述交叉耦合电荷泵单元的输出端；

所述第一PMOS管的控制端通过所述第一栅极驱动模块和所述电平转换模块与所述输入电源相连，接收所述输入电源的电压的驱动；

或者通过所述的第一栅极驱动模块和所述电平转换模块与所述交叉耦合电荷泵单元的输出端相连，接收所述交叉耦合电荷泵单元的输出端电压的驱动；

所述第二PMOS管的控制端通过所述第二栅极驱动模块和所述电平转换模块与所述输入电源相连，接收所述输入电源的电压的驱动；

或者通过所述的第二栅极驱动模块和所述电平转换模块与所述交叉耦合电荷泵单元的输出端相连，接收所述交叉耦合电荷泵单元的输出端电压的驱动。

优选地，所述升压模块包括：第一NMOS管、第二NMOS管、第一电容和第二电容；

所述第一NMOS管的第一端与所述第二NMOS管的第一端相连，并连接所述输入电源；

所述第一NMOS管的第二端连接所述第一电容的第一极板；

所述第二NMOS管的第二端连接所述第二电容的第一极板；

所述第一电容的第二极板用于接收第一时钟控制信号；

所述第二电容的第二极板用于接收第二时钟控制信号；

所述第一NMOS管的控制端连接所述第二电容的第一极板，并作为所述升压模块的所述第二输出端；

所述第二NMOS管的控制端连接所述第一电容的第一极板，并作为所述升压模块的所述第一输出端。

优选地，所述第一栅极驱动模块和所述第二栅极驱动模块结构相同，均为反相器。

优选地，所述反相器包括：

第一反相器开关管和第二反相器开关管；

所述第一反相器开关管的第一端与所述第二反相器开关管的第一端相连，作为所述反相器的输出端，所述反相器的输出端用于驱动所述第一PMOS管和第二PMOS管；

所述第一反相器开关管的第二端连接所述输入电源，所述第二反相器开关管的第二端与所述交叉耦合电荷泵单元的输出端相连；

所述第一反相器开关管和所述第二反相器开关管的控制端均与所述电平转换模块相连。

优选地，所述电平转换模块包括：

第一对管、第二对管、第三电容和第四电容；第三对管、第四对管、第五电容和第六电容；

其中，所述第一对管的第一端与所述第二对管的第一端相连，并连接所述输入电源；

所述第一对管的第二端连接所述第三电容的第一极板，并连接所述第一栅极驱动模块的第二反相器开关管的控制端，用于驱动所述第一栅极驱动模块的第二反相器开关管；

所述第二对管的第二端连接所述第四电容的第一极板，并连接所述第二栅极驱动模块的第二反相器开关管的控制端，用于驱动所述第二栅极驱动模块的第二反相器开关管；

所述第三电容的第二极板用于接收第三时钟控制信号；

所述第四电容的第二极板用于接收第四时钟控制信号；

其中，所述第三对管的第一端与所述第四对管的第一端相连，并连接所述输入电源；

所述第三对管的第二端连接所述第五电容的第一极板，并连接所述第一栅极驱动模块的第一反相器开关管的控制端，用于驱动所述第一栅极驱动模块的第一反相器开关管；

所述第四对管的第二端连接所述第六电容的第一极板，并连接所述第二栅极驱动模块的第一反相器开关管的控制端，用于驱动所述第二栅极驱动模块的第一反相器开关管；

所述第五电容的第二极板用于接收第五时钟控制信号；

所述第六电容的第二极板用于接收第六时钟控制信号。

优选地，所述第一反相器开关管为NMOS管，所述第二反相器开关管为PMOS管。

优选地，所述第一时钟控制信号、所述第二时钟控制信号、所述第三时钟控制信号、所述第四时钟控制信号、所述第五时钟控制信号、所述第六时钟控制信号为六相交叠时钟控制信号，且所述第一时钟控制信号、所述第三时钟控制信号、所述第五时钟控制信号的相位相同，所述第二时钟控制信号、所述第四时钟控制信号和所述第六时钟控制信号的相位相同，所述第一时钟控制信号的相位与所述第二时钟控制信号的相位相反。

优选地，所述第一时钟控制信号、所述第二时钟控制信号、所述第三时钟控制信号、所述第四时钟控制信号、所述第五时钟控制信号、所述第六时钟控制信号为六相不交叠时钟控制信号，且所述第一时钟控制信号、所述第三时钟控制信号、所述第五时钟控制信号的相位相同，所述第二时钟控制信号、所述第四时钟控制信号和所述第六时钟控制信号的相位相同，所述第一时钟控制信号的相位与所述第二时钟控制信号的相位相反。

优选地，所述交叉耦合电荷泵包括第一级交叉耦合电荷泵单元和第二级交叉耦合电荷泵单元；

所述第一级交叉耦合电荷泵单元的输出端作为所述第二级交叉耦合电荷泵单元的输入电源。

经由上述的技术方案可知，本发明提供的交叉耦合电荷泵，包括升压模块和传输模块，所述传输模块包括第一PMOS管和第二PMOS管，第一栅极驱动模块、第二栅极驱动模块和电平转换模块；第一PMOS管和第二PMOS管的控制端均通过栅极驱动模块和电平转换模块连接至电源电压或交叉耦合电荷泵单元的输出端，从而采用电源电压或交叉耦合电荷泵单元的输出电压进行驱动，相对于现有技术中采用交叉耦合电荷泵单元的中间电压驱动传输管的控制端时，出现第一PMOS管和第二PMOS管的栅源电压差大于电源电压的情况，本发明的交叉耦合电荷泵能够保证PMOS管的驱动电压差为电源电压，从而保证了传输管的栅氧化层的可靠性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为现有技术中的交叉耦合电荷泵结构示意图；

图2为现有技术中的交叉耦合电荷泵无负载电流时内部节点电压示意图；

图3为现有技术中的交叉耦合电荷泵有负载电流时内部节点电压示意图；

图4为本发明实施例提供的交叉耦合电荷泵结构构思图；

图5为本发明实施例提供的一种交叉耦合电荷泵结构示意图；

图6为本发明实施例提供的六相交叠时钟控制信号示意图；

图7为本发明实施例提供的六相不交叠时钟控制信号示意图；

图8为本发明实施例提供的另一种交叉耦合电荷泵结构示意图。

具体实施方式

正如背景技术部分所述，现有技术中采用标准CMOS工艺制作的传统交叉耦合电荷泵在有负载电流的情况下，可靠性会变差。

发明人发现出现上述现象的原因是，如图2所示，为现有技术中无负载时图1中所示的N1节点和N2节点的电压情况；如图2所示，在前半个周期中，首先，CK1是低电平，将N1节点的电压拉低，此时，CK2是高电平，将NMOS管Mn1打开，输入电压Vin电压给与CK1输入端相连的电容充电至Vin，也即N1节点的电压为电源电压Vin，现有技术中电源电压Vin即为电源电压VDD，当CK1的时钟信号由低电平渐变成高电平，每次时钟信号跳变的幅值也是VDD，此时由于电容两端的电压不能发生突变，因此，此时节点N1的电压也上跳一个VDD，变成2VDD。对应地，如图2中所示，N2节点与N1节点的电压幅值变化相反，但是幅值变化也是由VDD变化为2VDD，N1节点和N2节点的电压差值均为VDD。

请参见图3所示，为现有技术中有负载时图1中所示的N1节点和N2节点的电压情况。如图3所示，当时钟控制信号CK1为低电平时，将节点N1的电压拉低，此时，时钟控制信号CK2是高电平，将NMOS管Mn1打开，电源电压Vin的电压给与时钟控制信号CK1输入端相连的电容充电至Vin，也即节点N1的电压为Vin，现有技术中Vin即为电源电压VDD，当时钟控制信号CK1的时钟信号由低电平渐变成高电平，每次时钟信号跳变的幅值也是VDD，此时由于电容两端的电压不能发生突变，因此，此时节点N1的电压也上跳一个VDD，变成2VDD。

但是，当时钟信号CK1持续高电平的时间中，对应时钟信号CK2为低电平，此时PMOS管Mp1打开，由于负载的存在，电容中的电荷会被负载消耗，使得N1节点的电压有部分下降，如图3中所示下降ΔV；而当时钟信号CK1再次下跳时，对应的N1节点的电压也下跳一个VDD，下跳至VDD-ΔV，此时，N1节点的电压差值变成2VDD-(VDD-ΔV)＝VDD+ΔV>VDD；同样地，N2节点的电压差值也随之变成VDD+ΔV。

而采用标准CMOS工艺形成的交叉耦合电荷泵具有面积小、成本低的优势，但是随着工艺尺寸的等比例减小，采用标准CMOS工艺的交叉耦合电荷泵的栅氧化层可靠性变差，而且在交叉耦合电荷泵中的中间节点N1和N2的电压差大于电源电压时，使得交叉耦合电荷泵中的传输管的栅源电压或源漏电压超过VDD，从而使得栅氧化层的可靠性更加差。

基于此，本发明提供一种交叉耦合电荷泵，包括至少一个交叉耦合电荷泵单元，所述交叉耦合电荷泵单元包括：

升压模块，用于对电源电压进行升压，所述升压模块包括第一输出端和第二输出端；

传输模块，与所述升压模块的所述第一输出端和所述第二输出端相连，用于输出升压后的电压；

其中，所述传输模块包括：第一PMOS管和第二PMOS管、第一栅极驱动模块、第二栅极驱动模块和电平转换模块；

所述第一PMOS管的第一端与所述升压模块的第一输出端相连，所述第二PMOS管的第一端与所述升压模块的第二输出端相连；

所述第一PMOS管的第二端与所述第二PMOS管的第二端相连，作为所述交叉耦合电荷泵单元的输出端；

所述第一PMOS管的控制端通过所述第一栅极驱动模块和所述电平转换模块与所述输入电源相连，接收所述输入电源的电压的驱动；

或者通过所述的第一栅极驱动模块和所述电平转换模块与所述交叉耦合电荷泵单元的输出端相连，接收所述交叉耦合电荷泵单元的输出端电压的驱动；

所述第二PMOS管的控制端通过所述第二栅极驱动模块和所述电平转换模块与所述输入电源相连，接收所述输入电源的电压的驱动；

或者通过所述的第二栅极驱动模块和所述电平转换模块与所述交叉耦合电荷泵单元的输出端相连，接收所述交叉耦合电荷泵单元的输出端电压的驱动。

本发明中通过在交叉耦合电荷泵的传输管的控制端增加栅极驱动电路和电平转换模块，从而实现电源电压或交叉耦合电荷泵单元的输出电压驱动传输管的控制端，使得传输管的驱动电压差为电源电压，从而保证了传输管的栅氧化层的可靠性。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明的一个实施例提供一种交叉耦合电荷泵，所述交叉耦合电荷泵至少包括一个交叉耦合电荷泵单元，当仅包括一个交叉耦合电荷泵单元时，能够将电压升一倍，将输入的电源电压转换为2倍输入电压。当包括多个交叉耦合电荷泵单元时，将前一个交叉耦合电荷泵单元的输出端作为后一个交叉耦合电荷泵单元的输入端，进行电压转换。

请参见图4，本实施例中交叉耦合电荷泵单元包括：升压模块41，用于对电源电压Vin进行升压，升压模块41包括第一输出端N1和第二输出端N2；传输模块42，与升压模块41的第一输出端N1和第二输出端N2相连，用于输出升压后的电压；其中，传输模块42包括：第一PMOS管Mp1和第二PMOS管Mp2、第一栅极驱动模块、第二栅极驱动模块和电平转换模块；第一PMOS管Mp1的第一端与升压模块41的第一输出端N1相连，第二PMOS管Mp2的第一端与升压模块41的第二输出端N2相连；第一PMOS管Mp1的第二端与第二PMOS管Mp2的第二端相连，作为交叉耦合电荷泵单元的输出端Vout。

第一PMOS管Mp1的控制端通过第一栅极驱动模块和电平转换模块与输入电源相连，接收输入电源电压Vin的驱动；或者通过的第一栅极驱动模块和电平转换模块与交叉耦合电荷泵单元的输出端Vout相连，接收交叉耦合电荷泵单元的输出端电压的驱动。

第二PMOS管Mp2的控制端通过第二栅极驱动模块和电平转换模块与输入电源相连，接收输入电源电压Vin的驱动；或者通过的第二栅极驱动模块和电平转换模块与交叉耦合电荷泵单元的输出端Vout相连，接收交叉耦合电荷泵单元的输出端电压的驱动。

本实施例中升压模块41的具体包括：第一NMOS管Mn1、第二NMOS管Mn2、第一电容C1和第二电容C2；第一NMOS管Mn1的第一端与第二NMOS管Mn2的第一端相连，并连接输入电源，接收电源电压Vin；第一NMOS管Mn1的第二端连接第一电容C1的第一极板；第二NMOS管的第二端连接第二电容C2的第一极板；第一电容C1的第二极板用于接收第一时钟控制信号CK1；第二电容C2的第二极板用于接收第二时钟控制信号CK2；第一NMOS管Mn1的控制端连接第二电容C2的第一极板，并作为升压模块41的第二输出端N2；第二NMOS管Mn2的控制端连接第一电容C1的第一极板，并作为升压模块41的第一输出端N1。

需要说明的是，图4为本发明主要构思结构示意图，未示出所述第一栅极驱动模块、所述第二栅极驱动模块和所述电平转换模块。但示出了所述第一栅极驱动模块、所述第二栅极驱动模块和所述电平转换模块的功能实现方式。

在交叉耦合电荷泵单元运行过程中，选择性打开S1和S2，使得电源电压Vin驱动第一PMOS管Mp1的控制端(或栅极)，或者使得交叉耦合电荷泵单元的输出端Vout驱动第一PMOS管Mp1的控制端(或栅极)，具体地，交叉耦合电荷泵的工作原理分为两个阶段：

第一阶段，当第一时钟控制信号CK1为低电平时，第二时钟控制信号CK2为高电平，第一NMOS管Mn1打开，节点N1接收输入电源传过来的电荷，此时，开关S1断开，开关S2导通，第一PMOS管Mp1的栅源连接在一起，第一PMOS管Mp1截止，第一PMOS管Mp1的栅极连接至Vout(当没有负载的理想情况，交叉耦合电荷泵单元的输出电压为2VDD)；

第二阶段中，当第一时钟控制信号CK1为高电平时，上跳一个VDD，第二时钟控制信号CK2为低电平，第一NMOS管Mn1截止，由于电容两端电荷无法突变，节点N1的电压变为2VDD，此时开关S1导通，开关S2断开，第一PMOS管Mp1打开，第一PMOS管Mp1的栅极连接至输入电源电压Vin(即为VDD)，采用电源电压Vin驱动第一PMOS管Mp1的栅极，从而将节点N1上的电荷放走。

需要说明的是，第二NMOS管Mn2的导通或截止与第一NMOS管Mn1的导通或截止状态相反，节点N2上的电压变化与节点N1的变化相反，因此，本实施例中对此不做详细赘述。

由于整个过程中，第一PMOS管Mp1的栅极的驱动为输入电源的电压Vin(VDD)或者为交叉合电荷泵单元的输出电压2VDD，使得第一PMOS管Mp1的栅极电压差为VDD，从而保证了传输管第一PMOS管Mp1和第二PMOS管Mp2的栅氧化层的可靠性。

本实施例中不限定第一栅极驱动模块、第二栅极驱动模块和电平转换模块的具体结构，可选的，所述第一栅极驱动模块和第二栅极驱动模块结构相同，均为反相器，在本发明的其他实施例中，所述第一栅极驱动模块和第二栅极驱动模块还可以是其他结构，如传输管结构等，只要能够在电平转换模块的驱动下，实现第一PMOS管Mp1和第二PMOS管Mp2的栅极驱动即可，本发明对此不做详细说明。

本发明实施例中所述的反相器结构的第一栅极驱动模块和第二栅极驱动模块如图5所示，所述反相器包括：第一反相器开关管Gn1和第二反相器开关管Gp1；第一反相器开关管Gn1的第一端与第二反相器开关管Gp1的第一端相连，作为反相器的输出端，反相器的输出端用于驱动第一PMOS管Mp1和第二PMOS管Mp2，其中第一栅极驱动模块511的输出端用于驱动第一PMOS管Mp1的栅极，第二栅极驱动模块512的输出端用于驱动第二PMOS管Mp2的栅极。

第一反相器开关管Gn1的第二端连接电源电压，第二反相器开关管Gp1的第二端与交叉耦合电荷泵单元的输出端Vout相连；第一反相器开关管Gn1和第二反相器开关管Gp1的控制端均与电平转换模块52相连。

本实施例中电平转换模块52包括：第一对管Dn1、第二对管Dn2、第三电容C3和第四电容C4；第三对管Dn3、第四对管Dn4、第五电容C5和第六电容C6。

其中，第一对管Dn1的第一端与第二对管Dn2的第一端相连，并连接输入电源Vin；第一对管Dn1的第二端连接第三电容C3的第一极板，并连接第一栅极驱动模块511的第二反相器开关管Gp1的控制端，用于驱动第一栅极驱动模块511的第二反相器开关管Gp1；第二对管Dn2的第二端连接第四电容C4的第一极板，并连接第二栅极驱动模块512的第二反相器开关管Gp2的控制端，用于驱动第二栅极驱动模块512的第二反相器开关管Gp2；第三电容C3的第二极板用于接收第三时钟控制信号CK3；第四电容C4的第二极板用于接收第四时钟控制信号CK4；其中，第三对管Dn3的第一端与第四对管Dn4的第一端相连，并连接输入电源Vin。

第三对管Dn3的第二端连接第五电容C5的第一极板，并连接第一栅极驱动模块511的第一反相器开关管Gn1的控制端，用于驱动第一栅极驱动模块511的第一反相器开关管Gn1；第四对管Dn4的第二端连接第六电容C6的第一极板，并连接第二栅极驱动模块512的第一反相器开关管Gn2的控制端，用于驱动第二栅极驱动模块512的第一反相器开关管Gn2；第五电容C5的第二极板用于接收第五时钟控制信号CK5；第六电容C6的第二极板用于接收第六时钟控制信号CK6。

本实施例中不限定其中第一反相器开关管和第二反相器开关管的具体类型，只要一个是NMOS管一个是PMOS管，组合形成反相器即可，本实施例中可选的，第一反相器开关管为NMOS管，第二反相器开关管为PMOS管。

针对图5所示的交叉耦合电荷泵单元而言，控制电平转换模块中的时钟控制信号，从而控制第一栅极驱动模块511与第二栅极驱动模块512的输出，进而使得第一PMOS管Mp1和第二PMOS管Mp2的栅极由输入电源电压Vin和交叉耦合电荷泵单元的输出端电压Vout驱动，保证第一PMOS管Mp1和第二PMOS管Mp2的栅源电压或源漏电压都不超过VDD，保证传输管的栅氧化层的可靠性。

本发明实施例提供的交叉耦合电荷泵单元的工作原理，可以参见图5和图6所示，在第一时钟控制信号CK1为低电平时，将节点N1的电压拉低，此时，第二时钟控制信号CK2是高电平，将第一NMOS管Mn1打开，输入电源电压Vin的电压给与第一电容C1充电至输入电源电压Vin(输入电源电压值为VDD)，也即节点N1的电压为VDD，如图6中的虚线所示。

此时，对应的第三时钟控制信号CK3和第五时钟控制信号CK5也是低电平，而第四时钟控制信号CK4和第六时钟控制信号CK6为高电平，对应的第一对管Dn1和第三对管Dn3均为导通状态，输入电源电压Vin通过第一对管Dn1和第三对管Dn3加载至第一栅极驱动模块511的第一反相器开关管Gn1的栅极和第二反相器开关管Gp1的栅极，由于第一反相器开关管Gn1为NMOS管，只有在栅极为高电平时才打开，而此时第一反相器开关管Gn1的源极电压为电源电压Vin，第一反相器开关管Gn1处于截止状态；而第二反相器开关管Gp1为PMOS管，在栅极为低电平时打开，而此时第二反相器开关管Gp1的漏极电压为交叉耦合电荷泵单元的输出端电压Vout，所述输出端电压Vout理想状态(无负载状态)为2VDD，但若存在负载，则小于2VDD，在第二反相器开关管Gp1打开时，交叉耦合电荷泵单元的输出端电压Vout驱动第一PMOS管的栅极，也即节点PG1的电压为输出端电压Vout的电压值，小于2VDD，也即图6中的实线所示。

当第一时钟控制信号CK1上跳至2VDD时，由于第一电容C1两端的电荷无法突变，所以节点N1的电压持续在2VDD，但是，由于负载电流的存在，在第一时钟控制信号CK1高电平持续时间，节点N1上的电荷被消耗部分，电压下降ΔV，变成(2VDD-ΔV)，如图6中的虚线所示。

此时，第一时钟控制信号CK1为低电平时相反的，第三时钟控制信号CK3和第五时钟控制信号CK5为高电平-2VDD；第四时钟控制信号CK4和第六时钟控制信号CK6为低电平-VDD，第一对管Dn1和第三对管Dn3均处于截止状态，此时第一栅极驱动模块511的第一反相器开关管Gn1的栅极为第五时钟控制信号的电平，为2VDD电压，而源极电压为输入电源电压Vin，即VDD，所以第一栅极驱动模块511的第一反相器开关管Gn1处于导通状态，而第一栅极驱动模块511的第二反相器开关管Gp1的栅极电压为第三时钟控制信号CK3提供，为2VDD，源极电压为交叉耦合电荷泵单元的输出端电压Vout，也即小于2VDD，因此，第一栅极驱动模块511的第二反相器开关管Gp1处于截止状态，此时，节点PG1的电压由输入电源电压Vin提供，也即为VDD，如图6中的实线所示。

当第一时钟控制信号CK1再次下跳一个VDD时，跳变至(VDD-ΔV)时，PG1节点的电压重新由输出端电压Vout提供，由于负载电流的存在，该电压值始终小于2VDD，也即图6中的实线所示。

因此，从图6中可以看出，传输模块42中的第一PMOS管的栅极电压即为节点PG1的电压，在交叉耦合电荷泵的工作过程中，即使节点N1的电压差值为(VDD+ΔV)，节点PG1的电压变化为(小于2VDD)-VDD，差值小于VDD。以节点N1和节点PG1节点电压差(VGS-Mp1)——也即传输管的电压差(其栅极和源极电压差)为例：

节点N1被耦合到低电平时，两者电压分别为VDD-ΔV和2VDD–ΔV，电压差≤VDD；

节点N1被耦合到高电平时，两者电压分别为2VDD和VDD，电压差≤VDD。

从而在存在负载电流的情况下，交叉耦合电荷泵内部节点电压差均小于或等于VDD，进而保证了采用标准CMOS工艺制作形成的交叉耦合电荷泵的CMOS管中的栅氧化层的可靠性。

需要说明的是，本发明实施例中不限定时钟控制信号的具体形式，可选的，第一时钟控制信号CK1、第二时钟控制信号CK2、第三时钟控制信号CK3、第四时钟控制信号CK4、第五时钟控制信号CK5、第六时钟控制信号CK6为六相交叠时钟控制信号，也即图6中所示。第一时钟控制信号CK1、第三时钟控制信号CK3、第五时钟控制信号CK5的相位相同，第二时钟控制信号CK2、第四时钟控制信号CK4和第六时钟控制信号CK6的相位相同，第一时钟控制信号CK1的相位与第二时钟控制信号CK2的相位相反。

但发明人还发现，采用六相交叠时钟控制信号进行电荷泵控制时，在时钟控制信号的跳变阶段，节点N1和节点N2都处于中间电平，电荷泵存在反向漏流问题，如图1中的箭头曲线所示。

为解决上述问题，本发明的另一实施例中还提供一种交叉耦合电荷泵的时钟控制信号，其中，可以部分时钟控制信号不交叠，也可以均不交叠，以减小漏电流的产生。本发明实施例中采用全部为不交叠时钟，也即如图7所示，第一时钟控制信号CK1、第二时钟控制信号CK2、第三时钟控制信号CK3、第四时钟控制信号CK4、第五时钟控制信号CK5、第六时钟控制信号CK6为六相不交叠时钟控制信号。第一时钟控制信号CK1、第三时钟控制信号CK3、第五时钟控制信号CK5的相位相同，第二时钟控制信号CK2、第四时钟控制信号CK4和第六时钟控制信号CK6的相位相同，第一时钟控制信号CK1的相位与第二时钟控制信号CK2的相位相反。

其中，第一时钟控制信号CK1和第二时钟控制信号CK2的不交叠，避免了第一电容C1和第二电容C2上的电荷通过第一NMOS管Mn1和第二NMOS管Mn2反向泄露到输入端。

两组不交叠时钟：第五时钟控制信号CK5和第六时钟控制信号CK6，以及第三时钟控制信号CK3和第四时钟控制信号CK4，避免了电平转换模块52中的电荷反向泄露到输入端。

两组不交叠时钟第三时钟控制信号CK3和第五时钟控制信号CK5，第四时钟控制信号CK4和第六时钟控制信号CK6：避免了第一栅极驱动模块511和第二栅极驱动模块512的动态漏电流。

由不交叠时钟产生的节点PG1和节点PG2电压：避免了输出端的电荷通过第一NMOS管Mp1和第二NMOS管Mp2反向泄露到第一电容C1和第二电容C2中。

本实施例中采用不交叠时钟代替交叠时钟可显著减小反向漏电流。

需要说明的是，本发明以上实施例中均不限定交叉耦合电荷泵单元的个数，可选的，如图8所示，为包括两个交叉耦合电荷泵单元的交叉耦合电荷泵。具体地，所述交叉耦合电荷泵包括结构相同的第一级交叉耦合电荷泵单元和第二级交叉耦合电荷泵单元；所述第一级交叉耦合电荷泵单元的输出端作为所述第二级交叉耦合电荷泵单元的电源电压。

本实施例中包括多个交叉耦合电荷泵单元，从而使得电荷泵输出电压更大，以便满足不同的实际电压需求。

需要说明的是，本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (9)

1.一种交叉耦合电荷泵，其特征在于，所述交叉耦合电荷泵包括至少一个交叉耦合电荷泵单元，所述交叉耦合电荷泵单元包括：

升压模块，用于对电源电压进行升压，所述升压模块包括第一输出端和第二输出端；

传输模块，与所述升压模块的所述第一输出端和所述第二输出端相连，用于输出升压后的电压；

其中，所述传输模块包括：第一PMOS管和第二PMOS管、第一栅极驱动模块、第二栅极驱动模块和电平转换模块；

所述第一PMOS管的第一端与所述升压模块的第一输出端相连，所述第二PMOS管的第一端与所述升压模块的第二输出端相连；

所述第一PMOS管的第二端与所述第二PMOS管的第二端相连，作为所述交叉耦合电荷泵单元的输出端；

所述第一PMOS管的控制端通过所述第一栅极驱动模块和所述电平转换模块与所述输入电源相连，接收所述输入电源的电压的驱动；

或者通过所述的第一栅极驱动模块和所述电平转换模块与所述交叉耦合电荷泵单元的输出端相连，接收所述交叉耦合电荷泵单元的输出端电压的驱动；

所述第二PMOS管的控制端通过所述第二栅极驱动模块和所述电平转换模块与所述输入电源相连，接收所述输入电源的电压的驱动；

或者通过所述的第二栅极驱动模块和所述电平转换模块与所述交叉耦合电荷泵单元的输出端相连，接收所述交叉耦合电荷泵单元的输出端电压的驱动。

2.根据权利要求1所述的交叉耦合电荷泵，其特征在于，所述升压模块包括：第一NMOS管、第二NMOS管、第一电容和第二电容；

所述第一NMOS管的第一端与所述第二NMOS管的第一端相连，并连接所述输入电源；

所述第一NMOS管的第二端连接所述第一电容的第一极板；

所述第二NMOS管的第二端连接所述第二电容的第一极板；

所述第一电容的第二极板用于接收第一时钟控制信号；

所述第二电容的第二极板用于接收第二时钟控制信号；

所述第一NMOS管的控制端连接所述第二电容的第一极板，并作为所述升压模块的所述第二输出端；

所述第二NMOS管的控制端连接所述第一电容的第一极板，并作为所述升压模块的所述第一输出端。

3.根据权利要求2所述的交叉耦合电荷泵，其特征在于，所述第一栅极驱动模块和所述第二栅极驱动模块结构相同，均为反相器。

4.根据权利要求3所述的交叉耦合电荷泵，其特征在于，所述反相器包括：

第一反相器开关管和第二反相器开关管；

所述第一反相器开关管的第一端与所述第二反相器开关管的第一端相连，作为所述反相器的输出端，所述反相器的输出端用于驱动所述第一PMOS管和第二PMOS管；

所述第一反相器开关管的第二端连接所述输入电源，所述第二反相器开关管的第二端与所述交叉耦合电荷泵单元的输出端相连；

所述第一反相器开关管和所述第二反相器开关管的控制端均与所述电平转换模块相连。

5.根据权利要求4所述的交叉耦合电荷泵，其特征在于，所述电平转换模块包括：

第一对管、第二对管、第三电容和第四电容；第三对管、第四对管、第五电容和第六电容；

其中，所述第一对管的第一端与所述第二对管的第一端相连，并连接所述输入电源；

所述第一对管的第二端连接所述第三电容的第一极板，并连接所述第一栅极驱动模块的第二反相器开关管的控制端，用于驱动所述第一栅极驱动模块的第二反相器开关管；

所述第二对管的第二端连接所述第四电容的第一极板，并连接所述第二栅极驱动模块的第二反相器开关管的控制端，用于驱动所述第二栅极驱动模块的第二反相器开关管；

所述第三电容的第二极板用于接收第三时钟控制信号；

所述第四电容的第二极板用于接收第四时钟控制信号；

其中，所述第三对管的第一端与所述第四对管的第一端相连，并连接所述输入电源；

所述第三对管的第二端连接所述第五电容的第一极板，并连接所述第一栅极驱动模块的第一反相器开关管的控制端，用于驱动所述第一栅极驱动模块的第一反相器开关管；

所述第四对管的第二端连接所述第六电容的第一极板，并连接所述第二栅极驱动模块的第一反相器开关管的控制端，用于驱动所述第二栅极驱动模块的第一反相器开关管；

所述第五电容的第二极板用于接收第五时钟控制信号；

所述第六电容的第二极板用于接收第六时钟控制信号。

6.根据权利要求5所述的交叉耦合电荷泵，其特征在于，所述第一反相器开关管为NMOS管，所述第二反相器开关管为PMOS管。

7.根据权利要求5或6所述的交叉耦合电荷泵，其特征在于，所述第一时钟控制信号、所述第二时钟控制信号、所述第三时钟控制信号、所述第四时钟控制信号、所述第五时钟控制信号、所述第六时钟控制信号为六相交叠时钟控制信号，且所述第一时钟控制信号、所述第三时钟控制信号、所述第五时钟控制信号的相位相同，所述第二时钟控制信号、所述第四时钟控制信号和所述第六时钟控制信号的相位相同，所述第一时钟控制信号的相位与所述第二时钟控制信号的相位相反。

8.根据权利要求5或6所述的交叉耦合电荷泵，其特征在于，所述第一时钟控制信号、所述第二时钟控制信号、所述第三时钟控制信号、所述第四时钟控制信号、所述第五时钟控制信号、所述第六时钟控制信号为六相不交叠时钟控制信号，且所述第一时钟控制信号、所述第三时钟控制信号、所述第五时钟控制信号的相位相同，所述第二时钟控制信号、所述第四时钟控制信号和所述第六时钟控制信号的相位相同，所述第一时钟控制信号的相位与所述第二时钟控制信号的相位相反。

9.根据权利要求1-6任意一项所述的交叉耦合电荷泵，其特征在于，所述交叉耦合电荷泵包括第一级交叉耦合电荷泵单元和第二级交叉耦合电荷泵单元；

所述第一级交叉耦合电荷泵单元的输出端作为所述第二级交叉耦合电荷泵单元的输入电源。