CN101861622B - 具有减小的电流密度的磁性元件 - Google Patents

具有减小的电流密度的磁性元件 Download PDF

Info

Publication number
CN101861622B
CN101861622B CN200880116627.6A CN200880116627A CN101861622B CN 101861622 B CN101861622 B CN 101861622B CN 200880116627 A CN200880116627 A CN 200880116627A CN 101861622 B CN101861622 B CN 101861622B
Authority
CN
China
Prior art keywords
layer
magnetic layer
free
free magnetic
memory storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880116627.6A
Other languages
English (en)
Other versions
CN101861622A (zh
Inventor
N·里佐
P·马瑟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Everspin Technologies Inc
Original Assignee
Everspin Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Everspin Technologies Inc filed Critical Everspin Technologies Inc
Publication of CN101861622A publication Critical patent/CN101861622A/zh
Application granted granted Critical
Publication of CN101861622B publication Critical patent/CN101861622B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

本发明涉及具有减小的电流密度的磁性元件。一种存储装置,包括固定磁性层、在固定磁性层上方的隧道势垒层、及形成在隧道势垒层上方的自由磁性结构,其中,自由磁性结构具有弱铁磁性地耦合的子层的层。因而,低编程电压可用来避免隧道势垒击穿,并且小导通晶体管可用来节省模具不动产。

Description

具有减小的电流密度的磁性元件
技术领域
本公开一般涉及存储装置,并且更具体地说,涉及磁性存储装置。
背景技术
非易失存储装置是电子系统中的重要元件。FLASH是当今使用的主要非易失存储装置。典型的非易失存储装置使用在浮动氧化层中捕获的电荷存储信息。FLASH存储器的缺点包括高电压需求、缓慢程序及擦除时间、低耐用性、及可量测性的限制。
为了克服这些缺点,半导体工业正在评估磁性存储装置,如磁阻随机存取存储器(MRAM)。在MRAM中的存储器状态由磁矩的方向保持,而不是由在层中存储的电荷保持。MRAM包括磁性隧道结(MTJ)结构。MTJ具有由介电隧道势垒与自由磁性层分离的固定磁性层。在常规MRAM中,数据存储通过施加磁场和使自由层被磁化成与固定层磁化平行或反向平行而完成,平行或反向平行与两种可能存储器状态相对应。再调用数据通过检测在自由与固定磁性层之间穿过隧道的电流的电阻而完成。如果自由层的磁矩与固定层磁矩相平行,那么MRAM装置具有低电阻。如果代之以自由层的磁矩与固定层磁矩反向平行,则MRAM装置具有高电阻。用于写入的磁场通过使电流通过在MTJ结构外部的传导线而创建。
存在不同类型的MRAM。一种类型是触发MRAM。在触发MRAM中,使用磁场对位进行编程,这些磁场通过使电流向下通过在位附近的传导线而产生。同一脉冲序列用来从一种状态(例如,“1”或“0”)切换到另一种状态(例如,“0”或“1”)。尽管触发MRAM具有一些优点,但它没有实现小写入电流,特别是对于小单元尺寸。另一种类型的MRAM,自旋力矩(spin torque)MRAM(STMRAM),在ST-MRAM中,通过允许自旋-极化电子流碰撞在磁性自由层上而对位进行编程。与自旋极化电流相关联的角动量的变化在自由层上产生力矩,该力矩对于大得足够的电流可改变自由层的磁化方向。尽管ST-MRAM使用比触发MRAM显著小的写入电流,特别是在小单元尺寸下,但用于STMRAM的写入电流仍然不希望地巨大,并且对于某些单元,要求超过隧道势垒的击穿电压(Vbd)的编程电压。另外,巨大写入电流需要巨大导通晶体管,用来选择性编程在阵列中的位,由此不希望地限制整体存储器密度。因此,对于自旋转移效应装置,存在进一步减小编程电流的需要。
附图说明
本发明通过例子表明,并且不由附图限制,在附图中,类似附图标记指示类似元件。在图中的类似元件为了简单和清楚而表明,并且没有必要按比例画出。
图1表明按照一个实施例的存储装置,如MRAM装置,的剖视图;
图2表明按照一个实施例的自由磁性元件的剖视图;
图3是流程图,表明按照一个实施例写入存储器的方法;
图4-7表明在按照一个实施例的写入过程期间在图2中的自由磁性元件的视图;及
图8表明按照实施例的存储器单元阵列的示意表示。
具体实施方式
为了减小在STMRAM装置中的编程电流,MTJ结构的自由磁性元件包括弱耦合磁性层。在一个实施例中,各磁性层通过薄非磁性中间层弱铁磁地相耦合。在一个实施例中,每个薄中间层的厚度是近似0.1至近似2纳米。当电流施加到按照实施例的自旋转移效应存储装置上时,在离隧道势垒最近的自由层的一部分上诱导自旋-力矩。随着这个层反向,弱铁磁耦合也使其它层依次反向。因而,切换事件在多层上传播,并且在时间上稍微延迟,由此减小对于反向要求的峰值力矩(和因此峰值电流)。相反,在常规自旋转移效应MRAM装置中,整个自由层由于对于连续磁性材料固有的强铁磁耦合同时反向。通过使用弱铁磁耦合层,实现低编程电流,防止隧道势垒击穿或使其最小化。另外,存储器单元可包括比常规STMRAM结构小的导通晶体管,这希望地减小单元的尺寸。因此,较高密度和较低功率MRAM装置是可能的。此外,具有弱耦合磁性层的自由磁性元件可用在任何适当磁性存储器单元中。
在自旋-力矩存储器单元,如MRAM,中使用的自旋-转移效应涉及在电子通过在磁体/非磁体/磁体三层结构中的第一磁性层之后电流成为自旋极化的,其中第一磁性层是非响应“固定的”,或者因为它比第二磁性层显著地厚,或者因为对于相邻层的磁性耦合。自旋极化电子跨过非磁性间隔,并且然后,通过角动量守恒,将力矩放置在第二磁性层上,这将第二层的磁化方向切换成与第一层的磁化方向相平行。如果施加相反极性的电流,则电子代之以首先通过第二磁性层。在跨过非磁性间隔之后,将力矩施加在第一磁性层上。然而,因为它是固定的,所以第一磁性层不切换。因而,电子的一小部分将反射离开第一磁性层,并且在与第二磁性层相互作用之前跨过非磁性间隔传播回。在这种情况下,自旋-转移力矩将第二层的磁化方向切换成与第一层的磁化方向反向平行。至今所描述的自旋-转移涉及电流跨过在结构中的全部层的传输。另一种可能性是自旋-转移反射模式切换。在反射模式中,随着电子通过第一磁性层,电流再次成为自旋-极化的。电子然后跨过非磁性间隔层,但代之以也跨过第二磁性层,电子跟随低电阻路径通过辅助导体,引导离开在非磁性间隔层与第二磁性层之间的界面。在该过程中,电子的某一小部分将反射离开这个界面,并由此将自旋-转移力矩施加在第二磁性层上,以将它与第一磁性层平行地对准。
参照图1,MRAM单元100的剖视图按照一个实施例构造。在实际中,MRAM构造或装置将包括多个MRAM单元100,这些MRAM单元100可以按列和行的矩阵连接在一起。MRAM单元100一般包括如下元件:第一导体102,它传送写入电流126;间隔元件106;自由磁性元件或结构108;绝缘体110;固定磁体元件112;及隔离晶体管或导通晶体管114。
在实际中,第一导体102可以连接到任何数量的类似MRAM单元(例如,一列单元)上,以将共用写入电流126提供给连接的单元中的每一个。第一导体102由能够导电的任何适当材料形成。例如,第一导体102可以包括Al、Cu、Au、Ag、Ta、Ti等、或它们的组合。
间隔元件106可以布置在第一导体102与自由磁性元件108之间。间隔元件106由导电非磁性材料形成,如由Ta、TaN或其它金属材料形成。在一个实施例中,间隔元件106不存在。
自由磁性元件108布置在间隔元件106(或者如果间隔元件106不存在则为第一导体102)与绝缘体110之间。在图1中表明的实施例中,自由磁性元件108包括由中间层111彼此分离的第一自由磁性层(或第一子层)109和第二自由磁性层(或第二子层)113。第一自由磁性层109和第二自由磁性层113都由具有可变磁化的磁性材料形成。相同或不同的材料可用于子层109和113。例如,用于第一自由磁性层109和第二自由磁性层113的材料可以包括Ni、Fe、Mn、Co等、它们的合金、具有B和O的合金、或诸如NiMnSb、PtMnSb、Fe3O4、或CrO2之类的所谓半金属铁磁体。在一个实施例中,第一和第二自由磁性层109和113每个近似1至近似5纳米厚。自由磁性元件108的可变磁化方向确定MRAM单元100是代表“1”位还是代表“0”位。在实际中,自由磁性元件108的磁化方向或者与固定磁体元件112的磁化方向平行,或者与其反向平行。
中间层111能是任何非磁性材料。在一个实施例中,中间层111是不连续非磁性导电材料,包括Ta、Ti、Mg、Al、Cu等、或以上的组合。在另一个实施例中,中间层111是不连续非磁性绝缘材料,如Si、Al、Mg、Ti、Ta、Hf、Fe、Ni、Co、V、Zr等的氧化物、氮化物、或氮氧化合物;或以上的组合。如果中间层111是氧化物或氮化物,则它可通过沉积氧化物或氮化物层或通过将层(例如,包括Fe、Ni、Co等或以上的组合的层)暴露于氧或氮环境而形成。如果中间层111是不连续非磁性材料,则它优选地是近似0.1至近似1纳米厚。在一个实施例中,选择厚度,以在自由磁性层109与113之间实现希望量的铁磁耦合。当在层109与113之间没有中间层时,实现最大铁磁耦合,这可与比104Oe大的耦合场相等效。当中间层厚度在近似0.1至近似1nm的范围中时,它通常是不连续的,从而耦合在自由磁性层109和113之间仍然存在,但数值可以显著地减小。如果非磁性中间层是连续的,则在层109和113之间没有铁磁耦合,尽管反铁磁耦合对于一些氧化物是可能的。希望水平的铁磁耦合在近似50Oe至近似500Oe的范围中,这可以基于层厚度、位大小、及形状而变化。技术人员将认识到,这种铁磁耦合测量可能是净铁磁耦合,因为一些反铁磁耦合在层的端部处可能存在,如这里描述的那样。
在另一个实施例中,中间层111是导电材料,该导电材料依据其厚度,可在层109与113之间产生反铁磁耦合或铁磁耦合。这样的材料可以包括Ru、Os、Re、Rh、Cu、Cr、Ir等。当中间层是如此薄从而不连续(在近似0.1至近似0.5nm的范围中)时,在自由磁性层109和113之间有铁磁耦合。当中间层是连续的,在层109和113之间有反铁磁耦合,对于在近似0.7至近似1.1nm的范围中的厚度具有几百Oe的最大数值。对于较厚中间层,耦合可再次成为弱铁磁性的,典型地在近似1.3至近似1.5nm的厚度范围中。
除来自中间层111的磁耦合之外,也有由主要在位的端部处产生的静磁场引起的在自由磁性层109和113之间的反铁磁耦合(AF)。当选择在自由磁性层109和113之间的希望净耦合时,可以计入这种AF耦合。对于在自由磁性层109和113之间的弱净铁磁耦合或弱反铁磁耦合可以减小切换电流。
自由磁性元件108具有易磁化轴线(magnetic easy axis),该易磁化轴线限定其磁化的自然或“缺省”方向。当MRAM单元100在写入电流126没有施加的情况下在稳定状态条件下时,自由磁性元件108的磁化将自然地沿其易磁化轴线指向。MRAM单元100适于构造成,对于自由磁性元件108建立特定易磁化轴线方向。由图1的视图,自由磁性元件108的磁化或者指向右或者指向左。自由磁性层108的各向异性,如形状或晶态各向异性,确定在自由磁性元件108中的相应易磁化轴线的方向。在图1中表明的实施例中,自由磁性元件108包括多个磁性层,并因此,每个磁性层具有易磁化轴线方向。用于第一自由磁性层109和第二自由磁性层113的易磁化轴线方向在一个实施例中是相同方向。如图1所示,磁性层109和113的磁化都沿它们的易磁化轴线方向指向,并且指向右。
在这个示范实施例中,绝缘体110布置在自由磁性元件108与固定磁体元件112之间。在一个实施例中,固定磁体元件112包括固定磁性层、间隔层、钉扎磁性层、及反铁磁性钉扎层。在这个实施例中,绝缘体110布置在自由磁性元件108与固定磁性层118之间。绝缘体110由任何适当材料形成,并且这些适当材料可起电气绝缘体的作用。例如,绝缘体110可以由诸如氧化物或氮化物之类的材料形成,该氧化物或氮化物包括Al、Mg、Si、Hf、Sr、Ti、Zr等。为了MRAM单元100的目的,绝缘体110用作隧道势垒元件,并且自由磁性元件108、绝缘体110、及固定磁体元件112的组合形成MTJ。
在表明的实施例中,固定磁体元件112布置在绝缘体110与隔离晶体管114之间。固定磁体元件112具有固定磁性层119,该固定磁性层119的磁化或者与自由磁性元件108平行,或者与其反向平行。在一个实施例中,固定磁体元件是单一磁性材料,如CoFe。
在另一个实施例中,固定磁体元件112包括固定磁性层、间隔层、钉扎磁性层、及反铁磁性钉扎层。在这个实施例中,固定磁性层和钉扎磁性层具有反平行磁化。固定磁性层和钉扎磁性层可以由任何适当磁性材料形成,如元素Ni、Fe、Mn、Co、它们的合金、或具有B或O合金的至少一种;以及所谓的半金属铁磁体,如NiMnSb、PtMnSb、Fe3O4、或CrO2。反铁磁层例如可以包括IrMn、NiMn、及FeMn、RhMn、或PtMn。间隔层可以由任何适当非磁性材料形成,包括Ru、Os、Re、Cr、Rh、Cu、或它们的组合。
隔离晶体管114包括联接到电压电位上的第一电流电极、联接到固定磁性层122上的第二电流电极、及栅极,该栅极当被选择时,允许电子流过单元100到第一导体102。当希望通过将电流从第一导体102提供给隔离晶体管114而写入单元100时,寻址隔离晶体管114。
在实际中,MRAM单元100可以采用可替代的或另外的元件,并且在图1中描绘的元件的一个或多个可以实施成复合结构或子元件的组合。在图1中表示的层的具体排列仅表示一个实施例。
图2表明按照另一个实施例的自由磁性元件108。在这个实施例中,自由磁性元件108包括多个自由磁性层131-134(即,第一自由磁性层131、第二自由磁性层132、及第三自由磁性层133、及第四自由磁性层134)。在自由磁性层131-134的对之间是中间层136-138(即,第一中间层136、第二中间层137、及第三中间层138)。自由磁性层131-134能是材料的任一种,并且具有对于自由磁性层109和113讨论的尺寸的任一种。另外,中间层136-138能是材料的任一种,并且具有对于中间层111讨论的尺寸的任一种。如关于自由磁性层109和112讨论的那样,自由磁性层131-134优选地具有彼此相同的容易磁化轴线方向。如图2中所示,自由磁性层131-134的每个具有由箭头140-143所表明的磁化方向。也表示在图2中表明的实施例中,在自由磁性层131-134之间有净铁磁耦合,因为它们的磁化方向在没有施加电流时平行。在其中在自由磁性层131-134之间有净反铁磁耦合的实施例中,每个层的磁化方向与其最邻近的任一个反向平行。在一个实施例中,自由磁性元件108可看作具有嵌入中间层的一种自由磁性材料。尽管具有两个或四个自由磁性层-使一个至三个中间层分别在自由磁性层之间-表明在图1和2中,但技术人员认识到,这些只是例子,并且任何数量的自由磁性层和中间层可以存在(例如,三个磁性层和两个中间层、五个磁性层及四个中间层、六个磁性层及五个中间层、等等)。在自由层中的磁性层和中间层越多,需要的切换电流越小。因而,便利的是,具有多于一个或两个的磁性层和多于一个的中间层。
因而,在一个实施例中,存储装置包括固定磁性层;隧道势垒层,在固定磁性层上方;及自由磁性层,形成在隧道势垒层上方,其中,自由磁性层包括第一自由磁性层;第二自由磁性层,其中,第二自由磁性层弱铁磁地或反铁磁地耦合到第一自由磁性层上;及第三自由磁性层,其中,第三自由磁性层弱铁磁地或反铁磁地耦合到第二自由磁性层上。在一个实施例中,存储装置还包括在第一自由磁性层与第二自由磁性层之间的第一非磁性层、和在第二自由磁性层与第三自由磁性层之间的第二非磁性层,其中,第一非磁性层是不连续绝缘体。在一个实施例中,第二非磁性层也是不连续绝缘体;它能是与第一非磁性层相同或不同的绝缘体。
图3是按照一个实施例的MRAM写入过程300的流程图,当将数据写入到包括MRAM单元100的MRAM阵列时,可以执行该MRAM写入过程300。过程300可以由一个或多个逻辑电路或处理器元件(见例如图5),如在计算机系统中发现的那些,执行或控制。在实际实施中,过程300可以包括任何数量的另外或可选择任务,并且过程300可以并入更复杂存储器控制读取/写入过程中。此外,在过程300中描绘的任务不必按在图3中表示的顺序执行,并且任务的一个或多个可以同时执行。
MRAM写入过程300从任务302开始,该任务302指明在用来写入的MRAM阵列中的MRAM单元。在典型的“两维”MRAM阵列中,任务302可以标识行和列,以指明MRAM单元。一旦指明MRAM单元,写入电流就施加到导体线上,该导体线通过选择隔离晶体管114联接到一行MRAM单元上(任务304);电流将通过在指明的MRAM单元中的位。
如果“1”位要写入(询问任务306),那么MRAM写入过程300施加在第一方向上的写入电流到指明的MRAM单元上(任务308);响应写入电流,用于在指明的MRAM单元中的自由磁性元件的磁化方向切换到写入状态(任务310)。用于在指明的MRAM单元中的自由磁性元件的磁化方向切换成,与在指明的MRAM单元中的固定磁性元件的磁化方向反向平行。
如果“0”位要写入(询问任务306),那么MRAM写入过程300施加在第二方向上的写入电流到指明的MRAM单元上(任务312)。用于在指明的MRAM单元中的自由磁性元件的磁化方向切换成,与在指明的MRAM单元中的固定磁性元件的磁化方向相平行。
图4-7表明按照一个实施例自旋-力矩反向如何传播过图2的自由磁性元件108。在图4-7中的横截面的全部是沿x-z平面取得的横截面,如在每个图中由轴10表明的那样。图4表示在施加写入电流之前的自由磁性元件108;每个子层131-134的自旋150-153都在相同的方向上(自旋150-153代表每个子层131-134的磁化方向)。元素200表明在x-y平面中每个子层131-134的自旋150-153的方向。由于子层131-134的自旋150-153在相同方向上,所以在元素200中的箭头表明全部子层131-134的自旋150-153。当电流传输过自由磁性元件108时,最靠近隧道结的层,它在表明实施例中是第四自由磁性层134,首先反向,如图5中所示。同时,第三自由磁性层133开始反向,接着是第二自由磁性层132。第一自由磁性层131可能还未反向。反向发生在绕z轴线的x-y平面中,如按说明定义的轴线。在表明的实施例中,自旋152相对于自旋153转动近似60度,如由元素210表明的那样。所以,自旋152通过具有较短箭头长度表明为几乎从纸面向外指。在表明的实施例中,自旋151相对于自旋150转动近似60度,并且相对于自旋152转动近似60度,如由元素210表明的那样。所以,指示在元件108的磁性层132中的自旋151的箭头也画成比箭头150短,因为它们相对于纸成一角度。
在更长时间后,该更长时间在一个实施例中可以是近似0.25纳秒,第三自由磁性层133,像第四自由磁性层134那样,已经完全反向,第二自由磁性层132已经反向更多,并且第一自由磁性层131已经开始反向,如图6所示。如在元素220中表明的那样,第二自由磁性层132具有相对于第三自由磁性层133的自旋152是近似60度、和相对于第一自由磁性层131的自旋150是近似60度的自旋151。自旋151的这个方向由指示自旋151具有比指示自旋152的箭头短的长度的箭头表明在元件108的磁性层132中,但使自旋151指向与自旋152相同的方向上。由于第一自由磁性层131的自旋150几乎向页面外指向,所以自旋150也由具有较短长度的箭头表明。在另外的时间之后,子层的全部已经反向,如图7所示。如果自由磁性元件是近似4纳米厚,并且具有4个磁性层,则整个写入过程可以是近似1纳秒。元素230表示自旋150-153与在元素200中的自旋150-153相反(即,与其相差180度),该元素200表示在切换电流施加之前的自旋150-153。
技术人员应该认识到,在图4-7中表明的自旋的反向使自旋在x-y平面中绕z-轴线在顺时针方向上转动或反向。然而,自旋可在逆时针方向上转动。如果自旋在逆时针方向上转动,自旋中的一些则向页面内指向,这由绕有圆圈的x表明,与每个绕有圆圈的点相反。
因而,如在图4-7中表明的那样,存在穿过自由磁性元件108从自由磁性元件108的底部(即,第四自由磁性层134)到自由磁性元件108的顶部(即,第一自由磁性层131)的磁化方向的依次变化。自由磁性元件108在z方向上的依次自旋-力矩诱导反向(从底部到顶部或者反之亦然)发生,因为自由磁性层中的每一个被弱磁性地耦合。换句话说,弱交换耦合诱导如畴壁的自旋-力矩反向。弱耦合是比铁磁材料的交换耦合显著小的任何磁性耦合,该交换耦合是近似106奥斯特(Oe)或更大。在一个实施例中,弱耦合层是近似-500至近似1,000Oe。通过使用依次自旋-力矩诱导反向,而不是其中全部自旋都同时反向的常规一致转动,切换事件在多层上传播,并且在时间方面延迟。因为切换力矩一次仅施加到一个层上,其中每个层比自由磁性元件108的整体厚度薄,所以施加较小切换电流。例如,微磁性模拟表明,对于尺寸0.08μm×0.16μm、具有四个NiFe弱铁磁耦合层(每层1nm厚)的位,与全部具有强耦合的连续4nm厚NiFe层的情况相比,自旋力矩切换电流减小多于2倍。此外,自由磁性元件108的整体厚度仍然足够大(例如,4纳米),从而保持抵抗热效应的稳定性。这种稳定性允许数据保存。
在图4-7中表明的实施例表示铁磁耦合。然而,耦合能是铁磁性的或反铁磁性的。
一旦完成自由磁性元件108的自旋-力矩转动,就完成自由磁化(任务310或314)的切换。MRAM写入过程300的选择性写入技术对于全部未指明的MRAM单元保持自由磁性元件的磁化方向(任务316)。在数据写入到指明的MRAM单元中之后,除去写入电流(任务318)。在除去写入电流之后,对在任务304中选定的隔离晶体管(任务320)取消选定。隔离晶体管的取消选定和写入电流的除去是希望的,以保留指明的单元的写入状态(任务322)。
实际MRAM构造可以包括具有独立写入选择性的MRAM单元100的阵列或矩阵。图8是可以采用任何数量的MRAM单元100的举例MRAM阵列200的示意表示。在图8中的虚线指示MRAM阵列200可包括任何数量的行和任何数量的列。在这个例子中,每个单元100联接到其自己的隔离晶体管202上,并且在给定行中的单元100共享共用写入线210、212、及214。MRAM阵列200包括:选择逻辑电路218,它控制隔离晶体管202的选择;和自旋转移写入电流选择逻辑电路220,它控制对于适当写入线210、212、及214的电流的选择或施加。与在图3中表示的过程相类似的MRAM写入过程可用来将数据写入到MRAM阵列200中。
这时应该理解,已经提供有一种存储装置和一种切换存储装置的方法,该存储装置与具有同时反向的自由磁性层的存储装置相比减小的切换电流。在一个实施例中,这通过使用包括子层的自由磁性元件实现,这些子层弱磁性地耦合,从而自旋-力矩诱导反向通过自由磁性元件依次进行。这允许使用较低编程电压,避免隧道势垒击穿,及使用小导通晶体管,因而节省模具不动产。
如应该认识到的那样,在一个实施例中,一种存储装置包括:固定磁性层;隧道势垒层,在固定磁性层上方;及自由磁性结构,形成在隧道势垒层上方,其中,自由磁性结构具有第一层和第二层,第一层按耦合强度弱磁性地耦合到第二层上,并且耦合强度选择成产生最小自旋-力矩切换电流。在一个实施例中,第一层弱铁磁性地耦合到第二层上。在一个实施例中,第一层弱反铁磁性地耦合到第二层上。
在一个实施例中,一种切换存储装置的方法包括形成固定磁性层、在固定磁性层上方形成隧道势垒层、形成在隧道势垒层上方形成的自由磁性层,其中,自由磁性层或结构包括:形成在隧道势垒层上方形成的第一子层或层,其中,第一子层是第一自由磁性材料;形成与第一子层接触形成的第一中间层;及形成与第一中间层接触形成的第二子层或层,其中,第二子层是第二自由磁性材料,并且方法还包括将写入电流施加到存储装置上,其中,当施加写入电流时,磁性自旋依次切换。其中磁性自旋依次切换的一个实施例包括,在第二子层的磁性自旋切换之前使第一子层的磁性自旋切换。
因为实施本发明的设备,对于大部分,包括对于本领域的技术人员已知的电子元件和电路,所以为了本发明的基础概念的理解和认识和为了不使本发明的讲授困惑或扰乱该讲授,将不再在比以上所表明的认为必要更大的程度上解释电路细节。
此外,本领域的技术人员将认识到,在以上描述操作的功能性之间的边界仅仅是说明性的。多个操作的功能性可以组合成单一操作,或者单一操作的功能性可以分布在另外的操作中。况且,可替代的实施例可以包括具体操作的多个实例,并且操作的顺序可以在各个其它实施例中改变。
尽管这里参照具体实施例已经描述了本发明,但可进行各种修改和变更,而不脱离在下面的权利要求书中所叙述的本发明的范围。相应地,说明书和附图要在说明性而不是限制性的意义上考虑,并且全部这样的修改将被包括在本发明的范围内。这里关于具体实施例描述的任何好处、优点、或对于问题的解决方案,不应被解释成任一或全部权利要求的关键的、必需的、或基本的特征或元素。
此外,术语“一(个)”,如这里使用的那样,定义成一个或多于一个。而且,在权利要求书中诸如“至少一个”和“一个或多个”之类的导引短语的使用不应该解释成意味着,通过不定冠词“一(个)”引入另一个权利要求元素将包含这样的引入权利要求元素的任何特定权利要求限于仅包含一个这样元素的发明,即使当同一权利要求包括导引短语“一个或多个”或“至少一个”、和诸如“一(个)”之类的不定冠词时,也是如此。对于定冠词的使用,情况同样如此。
况且,在描述中和在权利要求书中的术语“前面”、“后面”、“顶部”、“底部”、“上方”、“下方”等,如果有的话,则用于描述目的,并且未必描述永久相对位置。要理解,如此使用的术语在适当情况下是可互换的,从而这里描述的本发明的实施例例如能够在除这里表明或否则描述的那些之外的其它方位下操作。
除非另外叙述,诸如“第一”和“第二”之类的术语用来人为地区分这样的术语描述的元素。因而,这些术语未必打算指示这样的元素的临时或其它优先排序。
下面讨论各个实施例。
1.一种存储装置,包括:固定磁性层;隧道势垒层,在固定磁性层上方;及自由磁性结构,形成在隧道势垒层上方,其中,自由磁性结构包括:第一自由磁性层;第一中间层,与第一自由磁性层相接触;及第二自由磁性层,其中,第二自由磁性层弱铁磁性地耦合到第一自由磁性层上,并且与第一中间层相接触;并且其中,存储装置能够通过使自旋-极化电子电流碰撞在自由磁性结构上而被编程。
2.条目1的存储装置,其中,铁磁耦合强度在50奥斯特至500奥斯特之间。
3.条目1的存储装置,其中,第一中间层包括从包括Ru、Rh、Os、及Re的组中选择的元素,并且其中,第一中间层具有在近似1.2至近似1.7纳米的范围中的厚度。
4.条目1的存储装置,其中,第一中间层包括绝缘材料。
5.条目4的存储装置,其中,第一中间层包括氧化物,该氧化物包括从包括Si、Mg、Al、Ti、Ta、Hf、Fe、Ni、Co、V、及Zr的组中选择的元素。
6.条目1的存储装置,其中,第一中间层包括导电材料。
7.条目6的存储装置,其中,第一中间层包括金属,该金属包括从包括Ta、Ti、Mg、Hf、Al、Ru、Os、Re、Rh、V、Cu及B的组中选择的元素。
8.条目1的存储装置,其中,第一中间层具有在近似0.1nm至近似1nm的范围中的厚度。
9.一种存储装置,包括:固定磁性层;隧道势垒层,在固定磁性层上方;及自由磁性结构,形成在隧道势垒层上方,其中,自由磁性结构包括嵌入在非磁性绝缘材料中的自由磁性材料。
10.条目9的存储装置,其中,自由磁性结构包括弱铁磁性地耦合的子层。
11.条目10的存储装置,其中,子层是相同材料的。
12.条目10的存储装置,其中,子层是不同材料的。
13.条目9的存储装置,其中,非磁性绝缘材料是不连续的。
14.一种存储装置,包括:固定磁性层;隧道势垒层,在固定磁性层上方;及自由磁性结构,形成在隧道势垒层上方,其中,自由磁性结构包括:第一自由磁性层;第二自由磁性层,其中,第二自由磁性层弱铁磁性地耦合到第一自由磁性层上;及第三自由磁性层,其中,第三自由磁性层弱铁磁性地耦合到第二自由磁性层上,并且其中:存储装置能够通过使自旋-极化电子电流撞击在自由磁性结构上而被编程。
15.条目14的存储装置,其中,第二自由磁性层弱铁磁性地耦合到第一自由磁性层上。
16.条目14的存储装置,其中,第二自由磁性层弱反铁磁性地耦合到第一自由磁性层上。
17.条目16的存储装置,还包括在第一自由磁性层与第二自由磁性层之间的第一中间层。
18.条目17的存储装置,其中,第一中间层包括金属,该金属包括从包括Rh、Ru、Re、Os、及Cu的组中选择的元素。
19.条目17的存储装置,其中,第一中间层包括连续金属层。
20.条目17的存储装置,其中,第一中间层包括氧化物,该氧化物包括从包括Si、Mg、Al、Ti、Ta、Fe、Ni、Co、V、及Zr的组中选择的元素。

Claims (17)

1.一种存储装置,包括:
固定磁性层;
在固定磁性层上方的隧道势垒层;和
形成在隧道势垒层上方的自由磁性结构,其中,自由磁性结构包括:
第一自由磁性层,其具有第一磁化;
第一中间层,其与第一自由磁性层相接触并具有在0.1纳米和2.0纳米之间的厚度;和
第二自由磁性层,其具有第二磁化,其中所述第二自由磁性层弱磁性地耦合到第一自由磁性层上并且与第一中间层相接触;并且其中:
所述存储装置能够通过使自旋极化电子电流撞击在自由磁性结构上而被编程,从而使所述第一磁矩和所述第二磁矩由于被弱铁磁性地耦合而被依次切换。
2.根据权利要求1所述的存储装置,其中,所述第二自由磁性层以在50奥斯特至500奥斯特之间的磁耦合强度弱磁性地耦合到第一自由磁性层。
3.根据权利要求1所述的存储装置,其中,第一中间层包括从包括Ru、Rh、Os和Re的组中选择的元素,并且其中第一中间层具有在1.2纳米至1.7纳米的范围中的厚度。
4.根据权利要求1所述的存储装置,其中,第一中间层包括绝缘材料。
5.根据权利要求4所述的存储装置,其中,第一中间层包括氧化物,该氧化物包括从包括Si、Mg、Al、Ti、Ta、Hf、Fe、Ni、Co、V及Zr的组中选择的元素。
6.根据权利要求1所述的存储装置,其中,第一中间层包括导电材料。
7.根据权利要求6所述的存储装置,其中,第一中间层包括金属,该金属包括从包括Ta、Ti、Mg、Hf、Al、Ru、Os、Re、Rh、V、Cu及B的组中选择的元素。
8.根据权利要求1所述的存储装置,其中,第一中间层具有在0.1nm至1nm的范围中的厚度。
9.根据权利要求2所述的存储装置,其中,所述磁耦合是铁磁的。
10.根据权利要求1所述的存储装置,其中,所述第二自由磁性层弱反铁磁地耦合到第一自由磁性层。
11.根据权利要求1所述的存储装置,其中,第一中间层包括从包括Ru、Rh、Os和Re的组中选择的元素。
12.一种存储装置,包括:
固定磁性层;
在固定磁性层上方的隧道势垒层;及
形成在隧道势垒层上方的自由磁性结构,其中,自由磁性结构包括:
第一自由磁性层;
第二自由磁性层;
第一中间层,其位于所述第一自由磁性层和所述第二自由磁性层之间,并具有在0.5纳米和2.0纳米之间的厚度,其中,所述第二自由磁性层以在500Oe和1000Oe之间的弱磁性耦合到所述第一自由磁性层上;和
第三自由磁性层;以及
第二中间层,其位于所述第二自由磁性层和所述第三自由磁性层之间,并具有在0.5纳米和1.5纳米之间的厚度,其中,所述第三自由磁性层以在500Oe和1000Oe之间的弱磁性耦合到所述第二自由磁性层上,并且其中:
所述存储装置能够通过使自旋极化电子电流撞击在自由磁性结构上而被编程。
13.根据权利要求12所述的存储装置,其中,第二自由磁性层弱铁磁性地耦合到第一自由磁性层上。
14.根据权利要求12所述的存储装置,其中,第二自由磁性层弱反铁磁性地耦合到第一自由磁性层上。
15.根据权利要求12所述的存储装置,其中,第一中间层包括金属,该金属包括从包括Rh、Ru、Re、Os及Cu的组中选择的元素。
16.根据权利要求12所述的存储装置,其中,第一中间层包括连续金属层。
17.根据权利要求12所述的存储装置,其中,第一中间层包括氧化物,该氧化物包括从包括Si、Mg、Al、Ti、Ta、Fe、Ni、Co、V、及Zr的组中选择的元素。
CN200880116627.6A 2007-10-11 2008-10-10 具有减小的电流密度的磁性元件 Active CN101861622B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/870,856 2007-10-11
US11/870,856 US7932571B2 (en) 2007-10-11 2007-10-11 Magnetic element having reduced current density
PCT/US2008/079471 WO2009049122A1 (en) 2007-10-11 2008-10-10 Magnetic element having reduced current density

Publications (2)

Publication Number Publication Date
CN101861622A CN101861622A (zh) 2010-10-13
CN101861622B true CN101861622B (zh) 2014-06-04

Family

ID=40083579

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880116627.6A Active CN101861622B (zh) 2007-10-11 2008-10-10 具有减小的电流密度的磁性元件

Country Status (5)

Country Link
US (2) US7932571B2 (zh)
EP (2) EP3232440B1 (zh)
JP (1) JP2011501420A (zh)
CN (1) CN101861622B (zh)
WO (1) WO2009049122A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5361201B2 (ja) * 2008-01-30 2013-12-04 株式会社東芝 磁気抵抗効果素子の製造方法
US7965543B2 (en) * 2009-04-30 2011-06-21 Everspin Technologies, Inc. Method for reducing current density in a magnetoelectronic device
US8390283B2 (en) 2009-09-25 2013-03-05 Everspin Technologies, Inc. Three axis magnetic field sensor
US8558331B2 (en) * 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
TWI398973B (zh) * 2009-12-31 2013-06-11 Ind Tech Res Inst 垂直式磁性磁阻元件結構
JP2013101989A (ja) * 2010-02-10 2013-05-23 Hitachi Ltd 強磁性トンネル接合素子
US8518734B2 (en) 2010-03-31 2013-08-27 Everspin Technologies, Inc. Process integration of a single chip three axis magnetic field sensor
KR101766899B1 (ko) * 2010-04-21 2017-08-10 삼성전자주식회사 자기 메모리 소자
US8772886B2 (en) * 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8300454B2 (en) 2010-09-17 2012-10-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US9666639B2 (en) 2010-09-17 2017-05-30 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8358534B2 (en) 2010-09-17 2013-01-22 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8531802B2 (en) * 2010-12-17 2013-09-10 Seagate Technology Llc Magnetic structure free layer stabilization
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8492859B2 (en) * 2011-02-15 2013-07-23 International Business Machines Corporation Magnetic tunnel junction with spacer layer for spin torque switched MRAM
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8686484B2 (en) 2011-06-10 2014-04-01 Everspin Technologies, Inc. Spin-torque magnetoresistive memory element and method of fabricating same
JP5558425B2 (ja) 2011-07-04 2014-07-23 株式会社東芝 磁気抵抗素子、磁気メモリ及び磁気抵抗素子の製造方法
US8766383B2 (en) * 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
JP2013115413A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
JP2013115400A (ja) 2011-12-01 2013-06-10 Sony Corp 記憶素子、記憶装置
US9042164B2 (en) 2012-03-26 2015-05-26 Honeywell International Inc. Anti-tampering devices and techniques for magnetoresistive random access memory
US8767432B1 (en) 2012-12-11 2014-07-01 International Business Machines Corporation Method and apparatus for controlled application of Oersted field to magnetic memory structure
US8981505B2 (en) * 2013-01-11 2015-03-17 Headway Technologies, Inc. Mg discontinuous insertion layer for improving MTJ shunt
US9240547B2 (en) 2013-09-10 2016-01-19 Micron Technology, Inc. Magnetic tunnel junctions and methods of forming magnetic tunnel junctions
US9344345B2 (en) 2014-03-19 2016-05-17 Micron Technology, Inc. Memory cells having a self-aligning polarizer
SG10201401676XA (en) 2014-04-21 2015-11-27 Micron Technology Inc Spin transfer torque memory cells
JP6553857B2 (ja) * 2014-09-18 2019-07-31 三星電子株式会社Samsung Electronics Co.,Ltd. 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
US20160087194A1 (en) * 2014-09-18 2016-03-24 Samsung Electronics Co., Ltd. Magnetic tunnel junction device and magnetoresistive random access memory
US9472750B2 (en) * 2015-01-05 2016-10-18 Samsung Electronics Co., Ltd. Method and system for providing a bottom pinned layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications
US9559143B2 (en) * 2015-01-05 2017-01-31 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions including free layers that are cobalt-free
US9502642B2 (en) 2015-04-10 2016-11-22 Micron Technology, Inc. Magnetic tunnel junctions, methods used while forming magnetic tunnel junctions, and methods of forming magnetic tunnel junctions
US9530959B2 (en) 2015-04-15 2016-12-27 Micron Technology, Inc. Magnetic tunnel junctions
US9520553B2 (en) 2015-04-15 2016-12-13 Micron Technology, Inc. Methods of forming a magnetic electrode of a magnetic tunnel junction and methods of forming a magnetic tunnel junction
US9257136B1 (en) 2015-05-05 2016-02-09 Micron Technology, Inc. Magnetic tunnel junctions
US9960346B2 (en) * 2015-05-07 2018-05-01 Micron Technology, Inc. Magnetic tunnel junctions
EP3284091B1 (en) 2015-12-10 2021-08-18 Everspin Technologies, Inc. Magnetoresistive stack, seed region therefor and method of manufacturing same
US10483320B2 (en) 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
US10361361B2 (en) * 2016-04-08 2019-07-23 International Business Machines Corporation Thin reference layer for STT MRAM
US9680089B1 (en) 2016-05-13 2017-06-13 Micron Technology, Inc. Magnetic tunnel junctions
US10439133B2 (en) 2017-03-13 2019-10-08 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction having a low damping hybrid free layer
JP7096198B2 (ja) * 2019-04-26 2022-07-05 Tdk株式会社 磁気抵抗効果素子
US10964468B2 (en) * 2019-07-12 2021-03-30 The Regents Of The University Of California Magnetic memory structures using electric-field controlled interlayer exchange coupling (IEC) for magnetization switching
JP2021044444A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 磁気記憶装置
US11742011B2 (en) 2021-08-11 2023-08-29 The Regents Of The University Of California Voltage-controlled gain-cell magnetic memory

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463010A (zh) * 2002-03-27 2003-12-24 株式会社东芝 磁阻效应元件和具有该磁阻效应元件的磁存储器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003324225A (ja) * 2002-04-26 2003-11-14 Nec Corp 積層フェリ型磁性薄膜並びにそれを使用した磁気抵抗効果素子及び強磁性トンネル素子
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
JP3699954B2 (ja) * 2002-10-25 2005-09-28 株式会社東芝 磁気メモリ
JP4406242B2 (ja) * 2003-09-04 2010-01-27 株式会社東芝 磁気メモリ
US6992359B2 (en) * 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP4575101B2 (ja) * 2004-09-30 2010-11-04 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP2007027197A (ja) * 2005-07-12 2007-02-01 Sony Corp 記憶素子
US7430135B2 (en) 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
JP4514721B2 (ja) * 2006-02-09 2010-07-28 株式会社東芝 磁気抵抗効果素子の製造方法、磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記録再生装置及び磁気記憶装置
JP4997789B2 (ja) * 2006-02-23 2012-08-08 Tdk株式会社 磁気メモリ
JP2007305882A (ja) * 2006-05-12 2007-11-22 Sony Corp 記憶素子及びメモリ
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1463010A (zh) * 2002-03-27 2003-12-24 株式会社东芝 磁阻效应元件和具有该磁阻效应元件的磁存储器

Also Published As

Publication number Publication date
JP2011501420A (ja) 2011-01-06
CN101861622A (zh) 2010-10-13
US20090096042A1 (en) 2009-04-16
EP3232440B1 (en) 2020-05-27
EP3232440A2 (en) 2017-10-18
WO2009049122A1 (en) 2009-04-16
US8508004B2 (en) 2013-08-13
US20110062538A1 (en) 2011-03-17
EP3232440A3 (en) 2017-11-29
EP2201570A1 (en) 2010-06-30
US7932571B2 (en) 2011-04-26
EP2201570B1 (en) 2018-02-28

Similar Documents

Publication Publication Date Title
CN101861622B (zh) 具有减小的电流密度的磁性元件
KR102265682B1 (ko) 양자 컴퓨팅 장치 스핀 전달 토크 자기 메모리
US7502253B2 (en) Spin-transfer based MRAM with reduced critical current density
EP1805766B1 (en) Spin-transfer based mram using angular-dependent selectivity
US7929370B2 (en) Spin momentum transfer MRAM design
US9019758B2 (en) Spin-transfer torque magnetic random access memory with perpendicular magnetic anisotropy multilayers
US5966323A (en) Low switching field magnetoresistive tunneling junction for high density arrays
CN101329897B (zh) 编程存储器单元的方法
US6970376B1 (en) Magnetic random access memory and method of writing data in magnetic random access memory
KR101338050B1 (ko) 평면외 자기 터널 접합 셀들을 스위칭하는 방법
EP2503613A2 (en) Method of magnetic switching using current-induced spin-momentum transfer
US20100148167A1 (en) Magnetic tunnel junction stack
WO2009048568A1 (en) Mram with means of controlling magnetic anisotropy
WO2004064073A2 (en) Spin-transfer multilayer stack containing magnetic layers with resettable magnetization
US8625327B2 (en) Magnetic random access memory and initializing method for the same
JP5759541B2 (ja) 磁気ランダム・アクセス・メモリ(mram)装置及びmram装置を製造する方法
CN103650051B (zh) 具有本地源极线的存储器阵列
CN111834521A (zh) 磁性隧道结器件
WO2010126723A1 (en) A method for reducing current density in a magnetoelectronic device
US8164940B2 (en) Read/write structures for a three dimensional memory
JP2009200123A (ja) 磁気ランダムアクセスメモリ
TW200414191A (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
CN100419902C (zh) 用于磁性存储装置的合成铁磁体参考层
US8519495B2 (en) Single line MRAM
KR101873695B1 (ko) 스핀필터 구조체를 포함하는 자기 터널 접합 소자

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1148604

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1148604

Country of ref document: HK