CN101848047A - 接收装置、接收方法、程序和接收系统 - Google Patents

接收装置、接收方法、程序和接收系统 Download PDF

Info

Publication number
CN101848047A
CN101848047A CN201010138529A CN201010138529A CN101848047A CN 101848047 A CN101848047 A CN 101848047A CN 201010138529 A CN201010138529 A CN 201010138529A CN 201010138529 A CN201010138529 A CN 201010138529A CN 101848047 A CN101848047 A CN 101848047A
Authority
CN
China
Prior art keywords
control signals
ldpc
signal
transmission
equipment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010138529A
Other languages
English (en)
Other versions
CN101848047B (zh
Inventor
横川峰志
新谷修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101848047A publication Critical patent/CN101848047A/zh
Application granted granted Critical
Publication of CN101848047B publication Critical patent/CN101848047B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H03M13/1105—Decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6522—Intended application, e.g. transmission or communication standard
    • H03M13/6552—DVB-T2
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/152—Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0065—Serial concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L2001/0092—Error control systems characterised by the topology of the transmission link
    • H04L2001/0093—Point-to-multipoint

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了接收装置、接收方法、程序和接收系统。一种接收装置包括：LDPC解码设备，被配置以使得当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式被发送时，LDPC解码设备能够对数据信号和传输控制信号两者进行解码，LDPC表示低密度奇偶校验；保存设备，被配置为位于LDPC解码设备的上游，并且在接收到数据信号和传输控制信号时至少保存传输控制信号；以及控制设备，被配置为在传输控制信号正被累积在保存设备中的同时，控制LDPC解码设备对数据信号进行解码，并且当传输控制信号已经被累积在保存设备中时，中断当前的解码以控制LDPC解码设备对传输控制信号进行解码。

Description

接收装置、接收方法、程序和接收系统
技术领域
本发明涉及接收装置、接收方法、程序和接收系统。更具体地，本发明涉及用于使得兼容DVB-T.2的接收机能够利用单个解码器执行对PLP和L1的LDPC解码的接收装置、接收方法、程序和接收系统。
背景技术
通信系统通过借助于编码来在受噪声困扰的通信信道上执行可靠的通信。例如，诸如基于卫星的网络之类的无线系统因地理和环境因素而接触了多种噪声源。这种通信信道表现出固定容量，该固定容量是以给定信噪比(SNR)、根据每符号的比特数来定义的并且构成了称为香农界限(Shannon limit)的理论上限。结果，编码设计旨在获得接近香农界限的速率。这种目标与有限带宽的基于卫星的系统密切相关。
近年来，已见证了称为涡轮编码(turbo coding)的编码技术的发展，该编码技术有助于获得接近香农界限的性能水平。具体地，已开发出的技术包括并行级联卷积码(PCCC)和串行级联卷积码(SCCC)。除了这些涡轮编码技术以外，现在，作为很久以前就公知的传统编码技术的低密度奇偶校验码(下面称为LDPC编码)再次引起了关注。
LDPC编码是由R.G.Gallager在“Low Density Parity Check Codes，”Cambridge，Massachusetts：M.I.T.Press，1963中首次提出的。然后，当D.J.C.MacKay在提交给IEEE Trans.Inf.Theory，IT-45，pp.399-431，1999的“Good error correcting codes based on very parse matrices，”submitted to中并且当M.G.Luby，M.Mitzenmacher，M.A.Shokrollahi和D.A.Spielman在“Analysis of low density codes and improved designs using irregular graphs，”inProceedings of ACM Symposium on Theory of Computing，pp.249-258，1998中说明性地讨论该技术时，该技术再次引起了关注。
近年来的研究使得越来越清楚：当LDPC编码的码长被拉长时，LDPC编码与涡轮编码相似地提供了接近香农界限的性能水平。由于其最短距离与其码长成比例，因此，LDPC编码提供了优异的块误差率，并且产生了较少的所谓错误基底(error floor)现象，这种现象可以在利用涡轮编码布置的解码特性中观察到。
上面提到的LDPC编码的优点使得将这种编码技术用在DVB(数字视频广播)-T.2(2009年3月17日在日期为2008年9月1日的DVB站点<URL：http://www.dvb.org/technology/standards/>上搜索到的DVB BlueBookA122 Rev.1，Frame structure channel coding and modulation for a secondgeneration digital terrestrial television broadcasting system(DVB-T2)(非专利文献1))中。即，DVB-T.2是ETSI(欧洲电信标准协会)在(2009年3月)研讨的第二代数字地面TV广播标准。
发明内容
存在对利用单个解码器执行对PLP(物理层管道)和L1(第1层)的LDPC解码的兼容DVB-T.2的接收机的需求。然而，备选接收机尚未充分地满足这种需求。
PLP表示数据流，而L1表示DVB-T.2下的第1层(物理层)传输参数。除了调制和解调参数以外，L1还包括每个PLP的位置和大小以及所使用的纠错系统。在多个PLP(下面称为多PLP)的情况中，PLP的位置和大小随着T2帧的不同而异。这意味着除非取用L1，否则不能在频率去交织(deinterleaving)处理之后提取出任何所希望的PLP。T2帧是在DVB-T.2下的物理层上进行数据传输的单位。因此，T2帧由P1和P2符号以及包括PLP的数据符号构成。L1包括在每个T2帧的P2符号中。在上面引用的非专利文献1中说明性地公开了L1的细节。
本实施例是鉴于上面的状况而作出的，并且提供了用于使得兼容DVB-T.2的接收机能够利用单个解码器执行对PLP和L1的LDPC解码的接收装置、接收方法、程序和接收系统。
在实现本发明时，根据本发明的一个实施例，提供了一种接收装置，该接收装置包括：LDPC解码设备，被配置以使得当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式被发送时，LDPC解码设备能够对数据信号和传输控制信号两者进行解码，LDPC表示低密度奇偶校验；以及保存设备，被配置为位于LDPC解码设备的上游，并且在接收到数据信号和传输控制信号时至少保存传输控制信号。该接收装置还包括：控制设备，被配置为在传输控制信号正被累积在保存设备中的同时，控制LDPC解码设备对数据信号解码，并且当传输控制信号已经被累积在保存设备中时，中断当前的解码以控制LDPC解码设备对传输控制信号解码。
优选地，传输控制信号和数据信号可能已经经过了频率交织处理；并且保存设备可以在接收到数据信号和传输控制信号时就保存它们，并且可以对数据信号和传输控制信号执行与频率交织处理相对应的频率去交织处理。
优选地，接收装置可以遵循被称为DVB-T.2的数字视频广播标准T.2；并且传输控制信号可以是包括在由DVB-T.2规定的P2符号中的L1。
根据本发明的其它实施例，提供了与上述采用本发明的接收装置相对应的接收方法和程序。
在如上那样提供本实施例的接收装置、接收方法和程序的情况中，接收装置包括：LDPC(LDPC表示低密度奇偶校验)解码设备，被配置以使得当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式被发送时，LDPC解码设备能够对数据信号和传输控制信号两者进行解码；以及保存设备，被配置为位于LDPC解码设备的上游，并且在接收到数据信号和传输控制信号时至少保存传输控制信号。然后，由接收方法或程序执行控制以使得LDPC解码设备在传输控制信号正被累积在保存设备中的同时对数据信号解码。还由接收方法或程序执行控制以在传输控制信号已经被累积在保存设备中时，中断当前的解码以使得LDPC解码设备对传输控制信号解码。
根据本发明的另一实施例，提供了一种接收系统，该接收系统包括：获取设备，被配置为当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式通过预定信道被发送时，获取这些信号，LDPC表示低密度奇偶校验；以及信道解码设备，被配置为对由获取设备在所述信道上获取的信号执行信道解码处理，信道解码处理至少包括用于对可能发生在信道上的错误进行纠正的处理，信道解码设备还输出经过如此处理的信号。该接收系统还包括信息源解码处理设备或记录设备，该信息源解码处理设备被配置为对从信道解码设备输出的信号执行信息源解码处理，该记录设备被配置为将从信道解码设备输出的信号记录在记录介质中。信道解码设备包括：LDPC解码设备，被配置为对数据信号和传输控制信号进行解码；保存设备，被配置为位于LDPC解码设备的上游，并且在接收到数据信号和传输控制信号时至少保存传输控制信号；以及控制设备，被配置为在传输控制信号正被累积在保存设备中的同时，控制LDPC解码设备对数据信号解码，并且当传输控制信号已经被累积在保存设备中时，中断当前的解码以控制LDPC解码设备对传输控制信号解码。
在如上那样来提供本实施例的接收系统的情况中，该系统包括：获取设备，被配置为当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式通过预定信道被发送时，获取这些信号，LDPC表示低密度奇偶校验；以及信道解码设备，被配置为对由获取设备在信道上获取的信号执行信道解码处理，信道解码处理至少包括用于对可能发生在信道上的错误进行纠正的处理，信道解码设备还输出经过如此处理的信号。该系统还包括信息源解码处理设备或记录设备，该信息源解码处理设备被配置为对从信道解码设备输出的信号执行信息源解码处理，该记录设备被配置为将从信道解码设备输出的信号记录在记录介质中。信道解码设备包括：LDPC解码设备，被配置为对数据信号和传输控制信号进行解码；以及保存设备，被配置为位于LDPC解码设备的上游，并且在接收到数据信号和传输控制信号时至少保存传输控制信号。信道解码设备被布置为执行控制以使得LDPC解码设备在传输控制信号正被累积在保存设备中的同时对数据信号进行解码。信道解码设备还被布置为当传输控制信号已经被累积在保存设备中时，执行控制来中断当前的解码以控制LDPC解码设备对传输控制信号解码。
根据本实施例，如上，兼容DVB-T.2的接收机被布置为利用单个解码器来执行对PLP和L1的LDPC解码。
附图说明
图1是示出被实现为本发明一个实施例的接收装置的典型结构的示意图；
图2是说明在图1中示出了其结构的接收装置的典型操作安排(operation schedule)的示意图；
图3是示出多PLP模式中来自频率去交织器的输出信号的典型结构的示意图；
图4是示出多PLP模式中LDPC解码的典型操作安排的示意图，示图图示出了是如何以PLP为单位来安排解码的；
图5A、5B、5C和5D是说明通常是如何使用图1中的接收装置的频率去交织器的示图；
图6是示出适用于图1的接收装置的接收系统的第一结构示例的框图；
图7是示出适用于图1的接收装置的接收系统的第二结构示例的框图；
图8是示出适用于图1的接收装置的接收系统的第三结构示例的框图；以及
图9是示出采用本发明的接收装置的典型硬件结构的框图。
具体实施方式
[遵循DVB-T.2的接收装置的结构]
图1示意性地示出了被实现为本发明一个优选实施例的接收装置的典型结构。
在DVB-T.2下的数字广播中，LDPC码被转变为诸如QPSK(正交相移键控)之类的正交调制(数字调制)符号，并且这些符号在发送之前被映射到星座点处。说明性地，图1的接收装置采用OFDM(正交频分复用)作为用于数字广播的调制系统。
图1的接收装置用作遵循DVB-T.2的数字广播接收装置。兼容DVB-T.2的接收装置被构造为包括：解调设备11、频率去交织器12、时间去交织器13、信元去交织器14、切换设备15、解映射(demap)设备16、比特去交织器17、LDPC解码器18、BCH解码器19以及控制设备20。
来自未示出的广播站的广播波由图1的接收装置接收。在接收装置内部，由未示出的调谐器等将接收到的广播波转变为IF(中频)信号Sa，该IF信号Sa被转发到解调设备11。即，IF信号Sa变成了去往解调设备11的输入信号。解调设备11将输入信号Sa正交解调为基带OFDM信号，该基带OFDM信号作为输出信号Sb被输出并且被馈送到频率去交织器12。
来自解调设备11的输出信号Sb变成了去往频率去交织器12的输入信号。进而，频率去交织器12对输入信号Sb执行频率去交织处理。即，频率去交织器12被设计为对OFDM符号内以闭合方式被交织的内容去交织。去交织处理是以信元为单位(在此示例中以OFDM载波为单位)执行的。
更具体地，输入信号Sb是经过了FFT(快速傅里叶变换)计算的所谓的OFDM频域信号。在频率去交织处理中，将伪随机图案(pseudorandom pattern)用来切换作为OFDM频域信号的输入信号Sb中的载波位置。
如上所述，根据DVB-T.2的T2帧包括P1和P2符号以及数据符号。在这些符号中，P1符号在从解调设备11输出时即被移除。因此，与P2和数据符号组成的OFDM频域信号作为输入信号Sb被提供给频率去交织器12。结果，频率去交织器12输出经频率去交织的P2符号(在下文中适当地简称为P2符号)和经频率去交织的数据符号(在下文中适当地简称为数据符号)形式的输出信号Sc。
对于本实施例，频率去交织器12的输出信号Sc相对于输入信号Sb至少被延迟了一个P2符号，以准许对PLP和L1的LDPC码进行LDPC解码。换言之，从LDPC解码的角度来看，认为频率去交织器12具有所谓的缓冲器功能。后面将参考图4以及其它附图详细讨论缓冲器功能。
在来自频率去交织器12的输出信号Sc的元素中，与PLP相对应的信号元素被馈送到时间去交织器13。在输出信号Sc的其它元素中，与L1(包括在P2符号中)相对应的信号元素被转发到切换设备15。
从频率去交织器12输出的并被输入时间去交织器13的信号在发送侧经过了跨越多个LDPC码执行的块交织处理(时间交织处理)。这种处理是以信元为单位(在此示例中以星座为单位)执行的。因此，时间去交织器13对输入信号执行与时间交织处理相对应的时间去交织处理，并且向信元去交织器14馈送从该去交织处理得到的信号。
从时间去交织器13输出的并且输入信元去交织器14的信号在发送侧经过了闭合在LDPC码内的交织处理(信元交织处理)。该处理是以信元为单位(在此示例中以星座为单位)执行的。因此，信元去交织器14对输入信号Sb执行与信元交织处理相对应的去交织处理，并且向切换设备15馈送从该去交织处理得到的信号。
以上述方式，从频率去交织器12输出的与L1相对应的传输控制信号(下文中适当地将控制信号简称为L1)以及从信元去交织器14输出的与PLP相对应的数据信号(在下文中适当地将数据信号简称为数据)被提供到切换设备15的输入。在控制设备20的控制下，切换设备15选择L1或数据作为其输出数据。
更具体地，通过本实施例，在控制设备20控制下的正常状态中，切换设备15输出从信元去交织器14输入的数据。当L1从频率去交织器12输出时，切换设备15在控制设备20的控制下通过中断处理输出L1。即，当㈠从频率去交织器12输出时，控制设备20中断时间去交织器13和信元去交织器14的操作，并且允许L1经由解映射设备16和比特去交织器17到达LDPC解码器18，以使得LDPC解码器18对L1进行LDPC解码。
解映射设备16以符号位(sign bit)为单位将来自切换设备15的输出数据转换为经LDPC编码的数据，并且将转换后的数据馈送到比特去交织器17。
从解映射设备16输出的并且输入到比特去交织器17的数据在发送侧经过了以LDPC符号位为单位的比特交织处理。因此，比特去交织器17对输入数据执行比特去交织处理，以获得其符号位被恢复到比特交织处理之前的有效位置的LDPC码。由这种LDPC码组成的信号作为输出信号Sd从比特去交织器17馈送到LDPC解码器18。
即，来自比特去交织器17的输出信号Sd变成了LDPC解码器18的输入信号。LDPC解码器18随后利用转换校验矩阵对输入信号Sd执行LDPC解码处理，转换校验矩阵是从在发送侧的LDPC编码处理中使用的校验矩阵生成的。从LDPC解码处理得到的数据被馈送到BCH解码器19。
从LDPC解码器18输出的并且输入到BCH解码器19的数据在发送侧上经过了作为纠错处理的BCH(Bose-Chaudhuri-Hocquenghem)编码处理。因此，BCH解码器19对经过了BCH编码的数据进行解码，并且将从该解码处理获得的数据输出到外面。
控制设备20通常基于来自BCH解码器19的输出数据来控制在从频率去交织器12到切换设备15的范围内的组件的操作。说明性地，控制设备20根据下面说明的操作安排来控制直到LDPC解码的操作序列。
[遵循DVB-T.2的接收装置的操作安排]
图2是说明在图1中示出了其结构的接收装置的典型操作安排的示意图。
图2以符号为单位从上到下示出了关于去往解调设备11的输入信号Sa、来自解调设备11的输出信号Sb、来自频率去交织器12的输出信号Sc以及去往LDPC解码器18的输出信号Sd(经受LDPC解码)的时序图。
为了简化和说明的目的，假设图2中的输出信号Sd是当信元去交织器14、解映射设备16和比特去交织器17中没有延迟时有效的信号。
每个都由一个P1符号(图2中的“P1”)、两个P2符号(图2中的“P2”)以及多个数据符号(图2中的“数据”)组成的T2帧(在图2中表示为“T2帧”)作为输入信号Sa被连续地输入解调设备11。
随后，输入信号Sa被剥除P1符号并被延迟与两个P2符号相对应的量，从而变成信号Sb，信号Sb从解调设备11输出并被输出到频率去交织器12。
频率去交织器12将输入信号Sb延迟与两个P2符号相对应的量，并且输出得到的信号Sc作为输出信号。
输出信号Sc从频率去交织器12被发送到时间去交织器13的速度高于输入信号Sb被输入频率去交织器12的速度。因此，来自频率去交织器12的输出信号Sc相对于进入频率去交织器12的输入信号Sb的延迟量在T2帧的最后定时处等于一个符号。
在来自频率去交织器12的输出信号Sc的元素中，PLP数据被提供给时间去交织器13并且L1(包括在每个P2符号中)被馈送给切换设备15。结果，要由LDPC解码器18解码的对象是图2所示的信号Sb。即，当数据符号已经累积在时间去交织器13中时，开始对与PLP相对应的LDPC码(在图2中表示为信号Sd中的“数据”)进行LDPC解码。当L1从频率去交织器12输出时，进行中断并且执行对L1的LDPC解码。即，LDPC解码器18在对数据的LDPC解码的中途执行对L1的LDPC解码。
[多PLP模式中的LDPC解码操作]
下面描述多PLP模式中的LDPC解码操作。
图3示意性地示出了多PLP模式中来自频率去交织器12的输出信号Sc的典型结构。
在图3中，每列表示一个符号。
图3中的输出信号Sc由L1和多个PLP构成。
在图3的示例中，存在作为PLP的共同PLP(在下面称为CP)、第1类型PLP(1)(在下面称为T1P1)以及第1类型PLP(2)(在下面称为T1P2)。
在同一示例中，还存在作为更多PLP的第2类型PLP(3)(在下面称为T2P3)、第2类型PLP(4)(在下面称为T2P4)以及第2类型PLP(5)(在下面称为T2P5)。在图3中，将T2P3、T2P4和T2P5的每个示为被分割为四个部分。
在多PLP模式中，所希望的PLP(多达两个PLP)从这多个PLP中被提取出来并被LDPC解码。应当注意，总是对CP进行LDPC解码。因此，除CP以外，还使T1P1、T1P2、T2P3、T2P4和T2P5中的所希望的一个经受LDPC解码。
图4示意性地示出了多PLP模式中的LDPC解码的典型操作安排，示图图示出了通常是如何以PLP为单位来安排解码的。
图4的顶部示出了以PLP为单位从频率去交织器12读出的内容的时序图。
图4中从顶部往下第二个图示出了当CP和T2P3经受LDPC解码时有效的时序图。在此情况中，在对在前的T2帧中的T2P3进行LDPC解码期间，进行中断并且对当前T2帧(在图4的顶部示出)的L1进行LDPC解码。当对L1的LDPC解码结束时，恢复对T2P3的LDPC解码。在对T2P3进行LDPC解码的结尾处，恢复对当前T2帧中的CP的LDPC解码。
图4中从顶部往下第三个图示出了当CP和T1P1经受LDPC解码时有效的时序图。在此情况中，连续地对当前T2帧中的L1、CP和T1P1进行LDPC解码。即，在PLP的LDPC解码期间，未出现用于对L1进行LDPC解码的中断。
图4中从顶部往下的第四个图，即图4的底部示出了当CP和T2P5经受LDPC解码时有效的时序图。在此情况中，在对前一T2帧中的T2P5进行LDPC解码期间，进行中断并且对当前T2帧(在图4的顶部示出)的L1进行LDPC解码。当对L1的LDPC解码结束时，恢复对T2P5的LDPC解码。在对T2P5进行LDPC解码的结尾处，恢复对当前T2帧中的CP的LDPC解码。
[如何使用频率去交织器]
下面描述通常如何使用频率去交织器12。
如上面所讨论的，L1包括在每个P2符号中。因此，在对L1进行LDPC解码之前，频率去交织器12需要累积所有的P2符号。
在对L1进行LDPC解码期间，频率去交织器12还需要累积从解调设备11输入的数据符号。
频率去交织器12需要具有足够大的大小以容纳32k个点的FFT。在采用16k点、8k点、4k点、2k点或1k点FFT的情况中，频率去交织器12可以容纳等同于2、4、8、16或32个符号大小的数据。
在DVB-T.2下，P2符号数在32k或16k点的情况中为1。P2符号数在8k点的情况中为两倍；P2符号数在4k点的情况中为4倍；等等。
即，频率去交织器12在16k点或更少点的情况中容纳与P2符号数同样多的数据符号。
在32k点的情况中，交替地使用相对于彼此前后布置的交织图案。这意味着在开始写入下一符号之前，必须完成对L1的LDPC解码并且必须开始读取数据。
在16k点或更少点的情况中，使用单个交织图案。这意味着在开始写给定域之前，需要完成对该域的读取。
如从上面的讨论将明白的，频率去交织器12的缓冲器功能起了作用，如图5A至5D所示的。
图5A至5D是说明频率去交织器12的缓冲器功能的示图。
在32k点的情况中，频率去交织器12可以容纳等于一个符号的数据，如图5A所示。在此情况中，可将一个P2符号保存在频率去交织器12中。
在16k点的情况中，频率去交织器12可以容纳等于两个符号的数据，如图5B所示。在此情况中，可将一个P2符号和一个数据符号保存在频率去交织器12中。
在8k点的情况中，频率去交织器12可以容纳等于四个符号的数据，如图5C所示。在此情况中，可将两个P2符号和两个数据符号保存在频率去交织器12中。
在4k点的情况中，频率去交织器12可以容纳等于八个符号的数据，如图5D所示。在此情况中，可将四个P2符号和四个数据符号保存在频率去交织器12中。
在2k或1k点的情况(未示出)中，频率去交织器12可以容纳与P2符号数同样多的数据符号。
[对采用本发明的接收装置的上述描述的概括]
为了概括上面的描述，图1的接收装置是在时间上共享用于对L1和PLP进行LDPC解码的单个LDPC解码设备的兼容DVB-T.2的解调设备。
从LDPC解码的角度来看，频率去交织器12拥有缓冲器能力。即，在32k点以外的情况中，频率去交织器12被用作与多个符号相对应的缓冲器。在这些情况中，频率去交织器12不仅容纳P2符号而且容纳尽可能多的数据符号。这可以节省在完成对L1的LDPC解码之前的时间。
时间去交织器13需要在一完成对频率去交织器12的数据的写入时就从其读取数据。同时，需要尽快开始对L1的LDPC解码，以使得在写入频率去交织器12的P2符号被后续符号改写之前完成解码。因此，控制设备20行使中断控制以暂停对PLP的LDPC解码。
更具体地，控制设备20停止时间去交织器13和信元去交织器14的操作以进行中断控制。在中断控制下中途暂停对PLP的LDPC解码破坏了正处理的数据。这要求控制设备20在对L1的LDPC解码完成时经由时间去交织器13和信元去交织器14再次行使读出控制。
在多PLP模式中，根据图2或图4所示的安排来执行LDPC解码。即，在时间上共享解映射设备16、比特去交织器17、LDPC解码器18和BCH解码器19，以影响对L1、共同PLP(图3和图4中的CP)和数据PLP(T1P1，T1P2，T2P3，T2P4，T2P5)的LDPC解码。结果，一个LDPC解码设备可以取代传统上所需的最多三个LDPC解码设备。
[接收系统的结构]
图6是示出适用于图1的接收装置的接收系统的第一结构示例的框图。
在图6中，接收系统包括获取设备101、信道解码处理设备102和信息源解码处理设备103。
获取设备101获取至少包括LDPC码的信号，LDPC码是通过诸如广播节目的视频和音频数据之类的LDPC编码目标数据获得的。说明性地，获取设备101从诸如地面数字广播、卫星数字广播、CATV(有线电视)网络以及包括因特网在内的其它网络(未示出)之类的信道获取信号，并且将所获取的信号提供给信道解码处理设备102。
说明性地，在由广播站利用地面波、卫星波或CATV网络来广播由获取设备101获取的信号的情况中，获取设备101通常包括机顶盒(STB)等。在由web服务器以IPTV(因特网协议电视)形式来多播由获取设备101获取的信号的情况中，说明性地，获取设备由诸如网络接口卡(NIC)之类的网络接口(I/F)构成。
信道解码处理设备102对获取设备101从信道获取的信号执行至少包括对可能发生在信道上的错误的纠正处理在内的信道解码处理。信道解码处理设备102将经过如此处理的信号转发给信息源解码处理设备103。
由获取设备101从信道获取的信号至少经过了用于对可能发生在信道上的任何错误进行纠正的纠错编码。因此，信道解码处理设备102对所获取的信号执行诸如纠错解码之类的信道解码处理。
典型的纠错编码技术包括LDPC编码和里德索罗门(Reed-Solomon)编码。对于本实施例，假设至少执行LDPC编码。
信道解码处理可以包括对调制信号的解调。
信息源解码处理设备103对已经过了信道解码处理的信号执行信息源解码处理，至少包括对经压缩信息的解压缩处理。
由获取设备101从信道获取的信号可能经过了用于减少所包括的视频和音频数据量的压缩编码。在该情况中，信息源解码处理设备103对经过了信道解码处理的信号执行信息源解码处理，例如对经压缩的信息进行解压缩。
如果由获取设备101从信道获取的信号未经过压缩编码，则信息源解码处理设备103不对压缩信息进行解压缩。
典型的解压缩技术包括MPEG(运动图像专家组)解码。除数据解压缩以外，信道解码处理还可以包括解扰(descrambling)。
在如上所述那样构成的接收系统中，获取设备101获取经过了诸如MEPG编码之类的压缩编码以及诸如LDPC编码之类的纠错编码的通常由视频和音频数据组成的信号。如此获取的信号被发送给信道解码处理设备102。
信道解码处理设备102对来自获取设备101的信号执行与由在从解调设备11到BCH解码器19范围内的组件执行的处理相同的处理，来作为信道解码处理。从信道解码处理得到的信号被提供给信息源解码处理设备103。
信息源解码处理设备103对来自信道解码处理设备102的信号执行诸如MPEG解码之类的信息源解码处理。然后，输出从信息源解码处理得到的影像和/或声音。
说明性地，上述图6的接收系统可以被应用于用于接收数字TV广播的TV调谐器等。
获取设备101、信道解码处理设备102和信息源解码处理设备103的每个都可以被构造为独立的设备(诸如IC(集成电路)之类的硬件)或软件模块。
获取设备101、信道解码处理设备102和信息源解码处理设备103中的至少两个设备的集合可以被建立作为独立设备。说明性地，一个这样的集合可由获取设备101和信道解码处理设备102构成。另一集合可由信道解码处理设备102和信息源解码处理设备103形成。又一集合可由获取设备101、信道解码处理设备102和信息源解码处理设备103构成。
图7是示出适用于图1的接收装置的接收系统的第二结构示例的框图。
在图7中，用相似的标号来表示在图6中找到其等同物的组件，并且适当地省略其描述。
图7的接收系统与图6的共同之处在于，该系统包括获取设备101、信道解码处理设备102和信息源解码处理设备103。图7的接收系统与图6的不同之处在于该系统还包括新添加的输出设备104。
输出设备104可由用于显示影像的显示设备和/或用于输出声音的扬声器构成。因此，输出设备104用来输出从自信息源解码处理设备103输出的信号中得到的影像和声音。即，输出设备104显示影像和/或输出声音。
说明性地，上述图7的接收系统可以被应用于用于接收数字TV广播的电视机或者用于接收无线电广播的无线电接收机等。
应当注意，如果由获取设备101获取的信号未经过压缩编码，则从信道解码处理设备102输出的信号直接被输出给输出设备104。
图8是示出适用于图1的接收装置的接收系统的第三结构示例的框图。
在图8中，用相似的标号来表示在图6中找到其等同物的组件，并且适当地省略其描述。
图8的接收系统与图6的共同之处在于，该系统包括获取设备101和信道解码处理设备102。
图8的接收系统与图6的不同之处在于该系统未被提供有信息源解码处理设备103而包括新添加的记录设备105。
记录设备105将从信道解码处理设备102输出的信号(例如MPEG格式的TS分组)记录(即，存储)在诸如光盘、硬盘(磁盘)或闪存之类的记录(存储)介质上。
说明性地，上述图8的接收系统可被应用于用于记录TV广播的记录器等。
在图8中，接收系统可以被配置为包括信息源解码处理设备103，以使得经过了信息源解码处理的信号，即经解码的影像和声音可以由记录设备105记录。
[将本实施例应用于程序]
上述处理序列可由硬件或软件来执行。
在这些情况中，说明性地，可由图9所示的计算机的形式来构成包括上述接收装置的接收系统的至少一部分。
在图9中，CPU(中央处理单元)201根据保存在ROM(只读存储器)202中的程序或者遵循从存储设备208载入RAM(随机存取存储器)203中的程序来执行各种处理。RAM 203还可以保存CPU 201执行不同处理所需的数据。
CPU 201、ROM 202和RAM 203经由总线204互连。输入/输出接口205也连接到总线204。
输入/输出接口205与通常由键盘和鼠标构成的输入设备206以及说明性地由显示单元构成的输出设备207相连。输入/输出接口205还与通常由调制解调器或终端适配器形成的通信设备209相连。通信设备209控制经由包括因特网在内的网络与其它设备(未示出)的通信。
驱动器210也按需连接到输入/输出接口205。诸如磁盘、光盘、磁光盘或半导体存储器之类的可移除介质211可被装载到驱动器210中。按照需要将从所装载的可移除介质取出的计算机程序安装在存储设备208中。
当上述处理将由软件执行时，构成软件的程序可以预先包括在计算机的专用硬件中，程序将被使用或者从网络或记录介质被安装到通用个人计算机或者能够基于所安装的程序执行不同功能的类似装置中。
如图9所示，将程序保存在其上的存储介质不仅作为从用户的计算机分离的并且由容纳程序的磁盘(包括软盘)、光盘(包括CD-ROM(致密盘只读存储器)和DVD(数字通用盘))、磁光盘(包括MD(迷你盘))或半导体存储器构成的可移除介质(封装介质)211被提供给用户；而且以容纳程序并且预先被包括在计算机中的ROM 202或包含在存储设备208中的硬盘的形式被提供给用户。
在此说明书中，描述存储在记录介质上的程序的步骤不仅表示将以所示顺序(即，基于时间顺序)执行的处理，而且表示可以并行地或单独地执行而不按时间顺序执行的处理。
在此说明书中，术语“系统”是指由多个组成设备和处理元件构成的整个配置。
本领域的技术人员应当明白，可以根据设计要求和其它因素进行各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围之内。
本申请包含与2009年3月24日向日本专利局提交的日本在先专利申请JP 2009-072161中公开的内容有关的主题，该在先申请的全部内容通过引用结合于此。

Claims (7)

1.一种接收装置，包括：
LDPC解码设备，被配置以使得当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式被发送时，所述LDPC解码设备能够对所述数据信号和所述传输控制信号两者进行解码，其中LDPC表示低密度奇偶校验；
保存设备，被配置为位于所述LDPC解码设备的上游，并且在接收到所述数据信号和所述传输控制信号时至少保存所述传输控制信号；以及
控制设备，被配置为在所述传输控制信号正被累积在所述保存设备中的同时，控制所述LDPC解码设备对所述数据信号进行解码，并且当所述传输控制信号已经被累积在所述保存设备中时，中断当前的解码以控制所述LDPC解码设备对所述传输控制信号进行解码。
2.根据权利要求1所述的接收装置，其中，所述传输控制信号和所述数据信号已经经过了频率交织处理；并且
所述保存设备在接收到所述数据信号和所述传输控制信号时就保存它们，并且对所述数据信号和所述传输控制信号执行与所述频率交织处理相对应的频率去交织处理。
3.根据权利要求2所述的接收装置，其中，所述接收装置遵循被称为DVB-T.2的数字视频广播标准T.2；并且
所述传输控制信号是包括在由所述DVB-T.2规定的P2符号中的L1。
4.一种利用接收装置使用的接收方法，所述接收装置包括
LDPC解码设备，被配置以使得当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式被发送时，所述LDPC解码设备能够对所述数据信号和所述传输控制信号两者进行解码，其中LDPC表示低密度奇偶校验，以及
保存设备，被配置为位于所述LDPC解码设备的上游，并且在接收到所述数据信号和所述传输控制信号时至少保存所述传输控制信号，所述接收方法包括以下步骤：
在所述传输控制信号正被累积在所述保存设备中的同时，控制所述LDPC解码设备对所述数据信号进行解码；并且
当所述传输控制信号已经被累积在所述保存设备中时，中断当前的解码以控制所述LDPC解码设备对所述传输控制信号进行解码。
5.一种用于控制接收装置的计算机的程序，所述接收装置包括
LDPC解码设备，被配置以使得当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式被发送时，所述LDPC解码设备能够对所述数据信号和所述传输控制信号两者进行解码，其中LDPC表示低密度奇偶校验，以及
保存设备，被配置为位于所述LDPC解码设备的上游，并且在接收到所述数据信号和所述传输控制信号时至少保存所述传输控制信号，所述程序使得所述计算机执行包括以下步骤的控制处理：
在所述传输控制信号正被累积在所述保存设备中的同时，控制所述LDPC解码设备对所述数据信号进行解码；并且
当所述传输控制信号已经被累积在所述保存设备中时，中断当前的解码以控制所述LDPC解码设备对所述传输控制信号进行解码。
6.一种接收系统，包括：
获取设备，被配置为当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式通过预定信道被发送时，获取这些信号，其中LDPC表示低密度奇偶校验；
信道解码设备，被配置为对由所述获取设备在所述信道上获取的信号执行信道解码处理，所述信道解码处理至少包括用于对可能发生在所述信道上的错误进行纠正的处理，所述信道解码设备还输出经过如此处理的信号；以及
信息源解码处理设备或记录设备，所述信息源解码处理设备被配置为对从所述信道解码设备输出的信号执行信息源解码处理，所述记录设备被配置为将从所述信道解码设备输出的信号记录在记录介质中；
其中，所述信道解码设备包括
LDPC解码设备，被配置为对所述数据信号和所述传输控制信号进行解码，
保存设备，被配置为位于所述LDPC解码设备的上游，并且在接收到所述数据信号和所述传输控制信号时至少保存所述传输控制信号，以及
控制设备，被配置为在所述传输控制信号正被累积在所述保存设备中的同时，控制所述LDPC解码设备对所述数据信号进行解码，并且当所述传输控制信号已经被累积在所述保存设备中时，中断当前的解码以控制所述LDPC解码设备对所述传输控制信号进行解码。
7.一种接收装置，包括：
LDPC解码装置，用于当经LDPC编码的数据信号以及经LDPC编码的传输控制信号以复用方式被发送时，能够对所述数据信号和所述传输控制信号两者进行解码，其中LDPC表示低密度奇偶校验；
保存装置，用于位于所述LDPC解码设备的上游，并且在接收到所述数据信号和所述传输控制信号时至少保存所述传输控制信号；以及
控制装置，用于在所述传输控制信号正被累积在所述保存装置中的同时，控制所述LDPC解码装置对所述数据信号进行解码，并且当所述传输控制信号已经被累积在所述保存装置中时，中断当前的解码以控制所述LDPC解码装置对所述传输控制信号进行解码。
CN2010101385291A 2009-03-24 2010-03-17 接收装置、接收方法和接收系统 Expired - Fee Related CN101848047B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-072161 2009-03-24
JP2009072161A JP5440836B2 (ja) 2009-03-24 2009-03-24 受信装置及び方法、プログラム、並びに受信システム

Publications (2)

Publication Number Publication Date
CN101848047A true CN101848047A (zh) 2010-09-29
CN101848047B CN101848047B (zh) 2012-11-14

Family

ID=42358611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101385291A Expired - Fee Related CN101848047B (zh) 2009-03-24 2010-03-17 接收装置、接收方法和接收系统

Country Status (7)

Country Link
US (1) US8799739B2 (zh)
EP (1) EP2234274B1 (zh)
JP (1) JP5440836B2 (zh)
CN (1) CN101848047B (zh)
ES (1) ES2449620T3 (zh)
RU (1) RU2494538C2 (zh)
TW (1) TWI419479B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107005501A (zh) * 2014-12-09 2017-08-01 索尼公司 发送装置、接收装置和通信系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10057006B2 (en) * 2010-05-10 2018-08-21 Lg Electronics Inc. Apparatus for transmitting a broadcast signal, apparatus for receiving a broadcast signal, and method for transmitting/receiving a broadcast signal using an apparatus for transmitting/receiving a broadcast signal
EP2525496A1 (en) * 2011-05-18 2012-11-21 Panasonic Corporation Bit-interleaved coding and modulation (BICM) with quasi-cyclic LDPC codes
US9106265B2 (en) 2011-11-04 2015-08-11 Silicon Laboratories Inc. Receive data flow path using a single FEC decoder
US9264754B2 (en) 2011-11-04 2016-02-16 Silicon Laboratories Inc. Packet synchronization receiver
JP5973779B2 (ja) * 2012-05-10 2016-08-23 日本放送協会 送信装置、受信装置、及びプログラム
US9246730B2 (en) * 2013-06-19 2016-01-26 Lg Electronics Inc. Apparatus for transmitting broadcast signals, apparatus for receiving broadcast signals, method for transmitting broadcase signals and method for receiving broadcast signals
KR101801594B1 (ko) * 2014-04-27 2017-11-27 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
KR101929782B1 (ko) * 2014-06-10 2018-12-17 엘지전자 주식회사 방송 신호 송신 장치, 방송 신호 수신 장치, 방송 신호 송신 방법, 및 방송 신호 수신 방법
CN111600727B (zh) 2014-08-21 2022-07-15 Lg 电子株式会社 发送广播信号的装置和方法及接收广播信号的装置和方法
EP3206352B1 (en) 2014-10-12 2019-08-07 LG Electronics Inc. -1- Broadcast signal transmission apparatus, broadcast signal reception apparatus, broadcast signal transmission method, and broadcast signal reception method
CN111510246B (zh) 2014-12-29 2023-06-16 Lg 电子株式会社 接收广播信号的方法和装置及发送广播信号的方法和装置
WO2016122062A1 (ko) 2015-01-26 2016-08-04 엘지전자(주) 방송 신호 송수신 장치 및 방법
US9954917B2 (en) * 2015-07-23 2018-04-24 Samsung Electronics Co., Ltd. Transmitting apparatus, receiving apparatus, and control methods thereof
US9942000B2 (en) 2015-08-05 2018-04-10 Samsung Electronics Co., Ltd. Broadcast receiving apparatus and signal processing method thereof
WO2017204369A1 (ko) * 2016-05-24 2017-11-30 엘지전자(주) 방송 신호 수신 장치 및 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072036A (zh) * 2007-04-29 2007-11-14 浙江大学 支持多速率多码长的串行低密度奇偶校验码译码器
CN101355406A (zh) * 2008-09-18 2009-01-28 上海交通大学 分层的非规则低密度校验码译码器及译码处理方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0770176B2 (ja) * 1987-03-23 1995-07-31 三菱電機株式会社 誤り制御装置
JPH0793913A (ja) * 1993-07-27 1995-04-07 Victor Co Of Japan Ltd 誤り訂正装置
JP2000151427A (ja) * 1998-09-08 2000-05-30 Sony Corp 符号化装置および方法、復号装置および方法、提供媒体、並びにデ―タ置換位置情報を生成するための方法
JP2001274693A (ja) * 2000-03-27 2001-10-05 Sanyo Electric Co Ltd 誤り検出訂正回路
US7178080B2 (en) * 2002-08-15 2007-02-13 Texas Instruments Incorporated Hardware-efficient low density parity check code for digital communications
KR100918763B1 (ko) * 2003-11-14 2009-09-24 삼성전자주식회사 병렬 연접 저밀도 패리티 검사 부호를 사용하는 채널 부호화/복호 장치 및 방법
KR100744343B1 (ko) * 2003-12-19 2007-07-30 삼성전자주식회사 이동 통신 시스템에서 불균일 오류 확률을 갖는 부호화에따른 데이터 송수신 방법 및 장치
JP4409345B2 (ja) * 2004-04-20 2010-02-03 富士通株式会社 受信回路
US7395490B2 (en) * 2004-07-21 2008-07-01 Qualcomm Incorporated LDPC decoding methods and apparatus
EP1782561A1 (en) * 2004-08-17 2007-05-09 Nokia Corporation Orthogonal-frequency-division-multiplex-packet-aggregation (ofdm-pa) for wireless network systems using error-correcting codes
EP1715589A1 (en) * 2005-03-02 2006-10-25 STMicroelectronics N.V. LDPC decoder in particular for DVB-S2 LDCP code decoding
US8095173B2 (en) * 2005-08-22 2012-01-10 Intel Corporation Wireless communication device with physical-layer reconfigurable processing engines
US7783958B1 (en) * 2005-11-03 2010-08-24 Entropic Communications, Inc. Broadband satellite system for the simultaneous reception of multiple channels using shared iterative decoder
JP4807063B2 (ja) * 2005-12-20 2011-11-02 ソニー株式会社 復号装置、制御方法、およびプログラム
JP4727474B2 (ja) * 2006-03-27 2011-07-20 パイオニア株式会社 遅延装置、遅延装置の制御方法、遅延装置の制御プログラムおよび遅延装置の制御プログラムを記録した記録媒体
US7644339B2 (en) * 2006-10-02 2010-01-05 Broadcom Corporation Overlapping sub-matrix based LDPC (low density parity check) decoder
KR101090173B1 (ko) * 2006-10-30 2011-12-06 엘지전자 주식회사 방송용 단말기 및 그 방송 데이터 재생 방법, 그동작제어방법
US8261155B2 (en) * 2007-03-09 2012-09-04 Qualcomm Incorporated Methods and apparatus for encoding and decoding low density parity check (LDPC) codes
JP4855348B2 (ja) * 2007-06-28 2012-01-18 ソニー株式会社 符号化器及び復号器、並びに送信装置及び受信装置
US7958429B2 (en) * 2007-07-02 2011-06-07 Broadcom Corporation Distributed processing LDPC (low density parity check) decoder

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101072036A (zh) * 2007-04-29 2007-11-14 浙江大学 支持多速率多码长的串行低密度奇偶校验码译码器
CN101355406A (zh) * 2008-09-18 2009-01-28 上海交通大学 分层的非规则低密度校验码译码器及译码处理方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107005501A (zh) * 2014-12-09 2017-08-01 索尼公司 发送装置、接收装置和通信系统
CN107005501B (zh) * 2014-12-09 2021-05-04 索尼公司 发送装置、接收装置和通信系统
US11233680B2 (en) 2014-12-09 2022-01-25 Sony Group Corporation Transmission device, reception device, and communication system
US11765004B2 (en) 2014-12-09 2023-09-19 Sony Group Corporation Transmission device, reception device, and communication system

Also Published As

Publication number Publication date
EP2234274B1 (en) 2014-01-22
US20100251078A1 (en) 2010-09-30
EP2234274A3 (en) 2012-09-12
RU2494538C2 (ru) 2013-09-27
EP2234274A2 (en) 2010-09-29
TW201136184A (en) 2011-10-16
CN101848047B (zh) 2012-11-14
JP2010226474A (ja) 2010-10-07
ES2449620T3 (es) 2014-03-20
RU2010110157A (ru) 2011-09-27
TWI419479B (zh) 2013-12-11
JP5440836B2 (ja) 2014-03-12
US8799739B2 (en) 2014-08-05

Similar Documents

Publication Publication Date Title
CN101848047B (zh) 接收装置、接收方法和接收系统
US10355817B2 (en) Transmitting apparatus and interleaving method thereof
US9847794B2 (en) Transmitting apparatus and interleaving method thereof
CN101848006B (zh) 接收装置、接收方法、程序和接收系统
US20220103190A1 (en) Transmitting apparatus and interleaving method thereof
US11637655B2 (en) Transmitting apparatus and interleaving method thereof
US9118352B2 (en) Remedying low densities of ONEs in transmission and reception of digital television signals
US20130028269A1 (en) DTV systems employing parallel concatenated coding in COFDM transmissions for iterative diversity reception
US10432221B2 (en) Transmitting apparatus and interleaving method thereof
KR20120041251A (ko) 저밀도 패리티 검사 코딩 및 성상 매핑을 사용한 데이터 송신
US11057056B2 (en) Transmitting apparatus and interleaving method thereof
US11043974B2 (en) Transmitting apparatus and interleaving method thereof
US20170155406A1 (en) Transmitting apparatus and interleaving method thereof
JP2011135456A (ja) 受信装置及び方法、プログラム、並びに受信システム
US20190312598A1 (en) Transmitting apparatus and interleaving method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20170106

Address after: Kanagawa Japan Atsugi Asahi 4-14-1

Patentee after: SONY SEMICONDUCTOR SOLUTIONS Corp.

Address before: Tokyo, Japan

Patentee before: Sony Corp.

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121114