CN101842848B

CN101842848B - 根据额外的可去除接触焊盘在闪速存储器内写入数据的系统和方法

Info

Publication number: CN101842848B
Application number: CN200880114432.8A
Authority: CN
Inventors: P·格拉维茨; P·古格纳德; F·-X·马塞尔; M·蒂尔
Original assignee: Gemplus Card International SA
Current assignee: Thales Digital Security France Easy Stock Co; Thales DIS Design Services SAS
Priority date: 2007-08-31
Filing date: 2008-08-11
Publication date: 2013-02-13
Anticipated expiration: 2028-08-11
Also published as: DE602008005772D1; WO2009027216A1; MX2010002140A; ATE503250T1; CN101842848A; EP2031598A1; EP2195810B1; EP2195810A1

Abstract

本发明是一种管理第一闪速存储器内的写入操作的方法，该第一闪速存储器意欲被嵌入电子令牌的。闪速存储器具有包含多个连接焊盘的接口并且被附着在引线框上。所述方法包含下列步骤：-在引线框上生成一组接触区域(ALE、nWE、I/O0、I/O7、VCC、GND)，每个所述接触区域意欲直接与闪速存储器的一个连接焊盘结合，-获得对存储器接口的控制，-通过接触区域向存储器接口发送物理数据，-将物理数据写入第一闪速存储器，-通过打孔操作从引线框去除该组接触区域。

Description

根据额外的可去除接触焊盘在闪速存储器内写入数据的系统和方法

技术领域

本发明涉及对在闪速存储器内写入数据进行管理的系统和方法。它特别涉及使意欲(intended to)嵌入电子令牌内的闪速存储器个性化(personalization)的系统和方法。

背景技术

嵌入在电子令牌内的闪速存储器具有越来越大的存储容量。因此在个性化步骤期间写入这些闪速存储器的数据量显著地增加。例如，这些存储器的存储容量可能达到几兆字节并且在未来的几年内应该能达到几吉字节。控制器单元与闪速存储器相连。控制器对存储在闪速存储器内的数据的存取进行管理。所有流入和流出的数据流由控制器处理。控制器负责逻辑地址与物理地址之间的转换。

嵌入在类似智能卡的电子令牌内的控制器可以通过几种物理接口访问：ISO触点、单导线协议(SWP)或USB。USB接口提供了比其它两种接口更好的流量能力(flow capacity)。然而控制器性能是受到限制的并且在接口(例如USB接口)提供高速数据流时可能成为瓶颈。因此组合控制器/USB接口可能会对写入被个性化的存储器的数据流产生限制。

而且若干闪速存储器可能连接到唯一的控制器。在这种情况下，控制器必须管理所有与相连的存储器有关的流入和流出数据流。在大量数据个性化时，组合控制器/USB接口处理的数据流不足以达到令人接受的性能。例如，USB接口在全速下允许最高达到12兆字节/秒。这种USB接口与控制器的组合能够管理最高8兆字节/秒。换句话说，写入100兆字节花费100秒的时间。在第二个实例中，利用中速的USB接口，组合USB接口/控制器允许达到45直到72兆字节/秒。换句话说，写入100吉字节花费100-180秒的时间。

上述在闪速存储器内写入大量数据的持续时间与制造阶段等候输出的约束条件(contraints)是不相适应的。例如，对意欲嵌入电子令牌(例如SIM卡)内的存储器作个性化的时间目前是10秒左右。

发明内容

本发明试图使在意欲嵌入电子令牌内的闪速存储器中写入数据所需的处理持续时间最小。

本发明的目标是一种管理第一闪速存储器内的写入操作的系统，该第一闪速存储器意欲被嵌入电子令牌。所述第一闪速存储器具有包含多个连接焊盘的接口，并且被附着在引线框(lead frame)上。所述方法包含下列步骤：

-在引线框上生成一组接触区域(contact area)，每个所述接触区域意欲直接与第一闪速存储器的一个连接焊盘结合，

-获得对存储器接口的控制，

-通过接触区域向存储器接口发送物理数据，

-将物理数据写入第一闪速存储器，

-通过打孔操作从引线框去除该组接触区域。

逻辑数据可以存储在第二存储器内并且该方法可以包括读取附着在引线框上的所述第一闪速存储器内的坏块数据的步骤和从坏块数据和逻辑数据二者生成物理数据的步骤。

可选地，可以在第三存储器内存储初始数据。可以在第四存储器内存储参数数据。该方法可以包括从初始数据和参数数据二者生成逻辑数据的步骤。

有利的是，参数数据可取决于所述第一闪速存储器的类型。

所述第一闪速存储器可以意欲由控制器单元访问并且参数数据取决于控制器单元的类型。

有利的是，该方法可以在写入物理数据的步骤之后包括下列额外的步骤：

-在引线框上附着控制器单元，

-粘合控制器单元，

-用树脂涂覆控制器单元和第一闪速存储器。

该方法可以在读取坏块数据的步骤之前包含下列步骤：

-在引线框上附着控制器单元，

-粘合控制器单元和第一闪速存储器，

-用树脂涂覆控制器单元和第一闪速存储器。

有利的是，该方法可以包含在获得对存储器接口的控制的步骤之前将控制器单元设定在非激活状态的步骤。

第一闪速存储器可以是NAND闪速存储器。

电子令牌可以是智能卡、便携式音频设备、移动手机、个人数字助理或USB令牌。

本发明的另一个目标是一种写入系统，包含微处理器和多个接触区域，该多个接触区域打算供在将物理数据写入至少一个附着在引线框上的闪速存储器内时使用。所述接触区域适于建立与前述引线框的一组接触区域的电气连接。

有利的是，写入系统可以包含存储逻辑数据的存储器。所述写入系统可以包含：第一装置，用于读取附着在引线框上的闪速存储器内的坏块数据；第二装置，用于从逻辑数据和坏块数据生成物理数据；以及第三装置，用于在附着在引线框上的闪速存储器内写入物理数据。

所述第二装置可以适于生成适合被附着在引线框上的控制器单元管理的物理数据，所述控制器单元被连接至附着在引线框上的闪速存储器。

本发明的另一个目标是一种包含若干上述写入系统的装置。

所述写入系统通过USB链路连接。

附图简述

通过阅读下面参照相应的附图对本发明的多个优选实施例的描述，本发明的其它特性和优点将会更清楚地显现出来，其中：

图1为按照本发明的在闪速存储器内写入数据的步骤序列的第一实例；

图2描述了按照本发明的包含接触区域的引线框的实例；

图3为按照本发明的在闪速存储器内写入数据的步骤序列的第二实例；

图4a示意性地描述了可以用于本发明实施例的控制器单元的架构实例；

图4b描述了断开按照本发明的控制器单元的事件的计时图实例；

图5示意性地描述了按照本发明的包含接触区域的写入系统的架构；以及

图6示意性地描述了按照本发明的包含若干写入系统的装置的架构的实例。

优选实施例的具体描述

本发明可应用于在任何类型的闪速存储器内的数据写入。特别是，它可以应用于在电子令牌(例如智能卡、USB令牌或移动手机)内的闪速存储器中的数据写入。在本说明书中，电子令牌是智能卡，但是它可以是任何其它类型的具有闪速存储器的便携式设备(例如便携式音频设备或个人数字助理)。在本说明书中，闪速存储器为NAND闪速存储器，但是它可以是任何其它类型的闪速存储器。

本发明的优点是允许组合控制器/闪速存储器的最终的物理接口保持不变。特别是，当个性化的闪速存储器被嵌入智能卡时，八个ISO电气触点保持不变。

由于在引线框上不需要额外的导线，因此本发明的另一个优点是低的制造成本。而且本发明无需在智能卡操作系统内有任何新的个性化特征。

本发明使得能够利用闪速存储器的直接接口提供的速度优势。例如，由典型的NAND闪速存储器接口管理的数据流在设定为20MHz的时钟下可以达到160兆/秒。未来，由典型的NAND闪速存储器接口管理的接口流在设定为40MHz的时钟下可以最高达到320兆/秒。

NAND存储器内部的写入数据流可以最高达到80兆/秒。在交错写入过程的情况下，写入速度几乎可以翻倍。

因此在避免组合控制器/USB接口的瓶颈的同时，在个性化阶段明显改善了在闪速存储器内写入数据的速度。

图1示出了按照本发明的在闪速存储器内写入数据的步骤序列的第一实例。该实例试图在闪速存储器MEM内存储初始数据ID。假设闪速存储器MEM已经附着在引线框LF上。假设控制器单元CC被添加在引线框上。闪速存储器MEM意欲由控制器单元CC通过闪速转换层(Flash Translation Layer)访问和管理。特定的参数数据PA被识别。该参数数据PA取决于NAND存储器的类型、控制器单元CC的类型二者，并且取决于将被使用的闪速转换层的类型。

在步骤S1，从初始数据ID和参数数据PA生成逻辑数据LD。该逻辑数据LD对应于带逻辑地址的数据，如同由闪速转换层的高层管理的那样。

随后在步骤S2，控制器单元CC被附着在引线框LF上。

可选地，如果闪速存储器MEM尚未附着在引线框LF上，则闪速存储器MEM可以在步骤S2附着在引线框LF上。该步骤称为“芯片附着(die attach)”步骤。

随后在步骤S3，控制器单元CC和闪速存储器MEM被粘合到引线框LF上。该步骤被称为“导线粘合”步骤。

在步骤S4，用树脂涂覆控制器单元CC和闪速存储器MEM二者。

随后在步骤S5，在引线框LF上生成一组接触区域。接触区域的数量取决于被写入的闪速存储器并且可以由闪速存储器领域的普通技术人员容易地定义。为了构建用于访问Nand存储器MEM的新的物理接口，每个生成的接触区域被连接至Nand存储器连接焊盘。

该组接触区域可以通过丝网印刷(serigraphy)或导电物质喷射生成。

可选地，该组接触区域可以预先包含在引线框的设计内。在这种情况下，在闪速存储器MEM的芯片附着步骤之前，在引线框LF上生成该组接触区域。

在步骤S6中，控制器单元CC被设定到非激活状态。非激活状态对应于这样的状态，在该状态下，控制器不向NAND闪速存储器输送功率。Nand端口接口被断开或者转为高阻抗状态。控制器单元去激活可以通过ISO触点或通过专用的、额外的接触区域完成，该专用的、额外的接触区域被链接至控制器单元CC。

在步骤S7中，在该组接触区域和生产设备(例如图6中画出的外围USB高速芯片控制器)之间建立接触。接触可以由于属于生产设备的探针卡而建立。随后写入系统获得对被写入的闪速存储器MEM的接口的控制。

在步骤S8中，写入系统读取闪速存储器MEM内的坏块数据BB。坏块数据BB对应于对于闪速存储器单元已知的坏块的列表。坏块数据BB随不同的闪速存储器单元而变化。

随后在步骤S9中，从逻辑数据LD和坏块数据BB生成物理数据PD。该物理数据PD对应于带物理地址的数据，如同由闪速转换层的低层管理的那样。

在步骤S10中，物理数据PD被送至闪速存储器MEM。

随后在步骤S11中，物理数据PD被写入闪速存储器MEM中。

在步骤S12中，通过打孔操作，从引线框LF去除该组接触区域。对于闪速存储器个性化领域的普通技术人员来说，打孔操作是熟知的。NAND存储器连接焊盘现在与接触区域断开，这些接触区域仍然留在无用的打孔带上。例如，打孔操作可以按照图2中画出的点线执行。

图2示出了在生成接触区域的步骤S5之后的引线框LF的实例。NAND闪速存储器MEM连接至控制器单元CC。生成的接触区域ALE、nWE、VCC、GND、I/O0至I/O7被连接至NAND存储器焊盘。在该实例中，为了不使附图过于复杂，只有六个接触区域。接触区域的数量可以多于六个。例如，接触区域的数量可以等于14。

图3示出了按照本发明的在闪速存储器内写入数据的步骤序列的另一实例。该第二实例具有多个与第一实例相似的步骤。在该第二实例中，在将数据写入NAND闪速存储器MEM之后，控制器单元CC被附着在引线框上。

因此，在使一组接触区域于引线框LF上生成的步骤S5之前，完成了额外的步骤S3b。步骤S3b对应于NAND闪速存储器的“导线粘合”。

可选地，如果闪速存储器MEM尚未附着在引线框LF上，则闪速存储器MEM可以在步骤S2b附着在引线框LF上。该步骤称为“芯片附着”步骤。

在写入物理数据PD的步骤S11和去除接触区域的步骤S12之间，可以完成若干额外的步骤：S2c和S3c。步骤S2c对应于控制器单元CC到引线框LF的“芯片附着”。步骤S3c对应于控制器单元CC在引线框LF上的“导线粘合”。随后，完成对应于涂覆树脂的步骤S4。

在第二实例中，将控制器单元CC设定为非激活状态的步骤S6是不必要的。

可选地，大多数的步骤可以按照不同于先前实例所示的顺序完成。例如，生成逻辑数据LD的步骤S1可以在从闪速存储器MEM读取坏块数据BB的步骤S8之后完成。

在两个实例中，控制器单元CC可以在进一步的个性化阶段，通过普通的ISO接口定制。

在两个实例中，生成了逻辑数据LD和物理数据PD，使得实际写入存储器的数据与就象通过传统的写入过程写入的数据一致。

本发明的优点是允许在对同样类型的若干闪速存储器写入时重复使用所生成的逻辑数据LD。当若干闪速存储器可以共享同一逻辑数据LD时，节省了生成逻辑数据LD所需的时间。对于独有的闪速存储器单元，只有物理数据是必须生成的。

而且，逻辑数据LD可以在写入系统外部生成。在这种情况下，写入系统内无需用于生成逻辑数据LD的装置。这使得写入系统便宜并且易于开发。

本发明额外的优点是使得能够在成品上不遗留任何额外的可用接触区域的情况下提供个性化的闪速存储器。出于安全的原因，非常重要的是不能有用于访问成品上闪速存储器MEM的直接接口。

有利的是，坏块数据BB可以在写入物理数据PD的步骤S11期间更新。在这种情况下，按照在闪速存储器MEM内发现的新的坏块，快速地(on the fly)重新生成物理数据PD。随后可以将更新的坏块数据BB写入闪速存储器MEM的专用部分内。

如上所述，在向闪速存储器MEM写入的步骤之前，在控制器单元CC已经附着在引线框LF上之后，在步骤S6将控制器单元设定为非激活状态。该去激活步骤S6的目的是关闭控制器CC的电源。该去激活步骤S6的另一个目的是将控制器CC的NAND接口设定为不导电的状态。换句话说，控制器CC的闪速存储器接口必须以高阻抗设定。为了允许通过生成的接触区域向NAND闪速存储器MEM供电而没有干扰，去激活步骤S6是必要的。

图4a描述了

AT91SC512384RCT型的控制器单元CC的架构实例。

这种类型的单元包含单导线协议(SWP)检测器、闪速(flash)电压调节器、一组闪速接口引脚和一组ISO触点C1-C8。

这种类型的单元具有闪速存储器控制器，该闪速存储器控制器包含两个主要特征：

-经VDD闪速对NAND闪速存储器的供电，以及

-对NAND信号(例如nRE、nCE、CLE、ALE、nWE、nWP、IO0-IO7)的管理。

这种类型的单元可以在低功耗模式下使用，在低功耗模式下，只有其特征的子集合是可用的。低功耗模式与单导线协议(SWP)的使用有关。在这种情况下，控制器单元可以在近场通信(NFC)的背景下使用。因此控制器单元可以通过天线供电。在这种情况下，可用的电气输出是受到限制的并且不允许使用连接的闪速存储器。闪速电压调节器被断开并且将NAND闪速存储器接口设定为高阻抗状态。

图4b描述了低功耗模式检测的实例。控制器的C6触点对应于单导线协议(SWP)。在控制器以1、8伏供电期间，当C6触点保持为低状态(等于零)时，激活SWP检测器。该操作激发了对附近电磁场的检测。在大约一个毫秒持续时间之后，控制器单元仍然处于低功耗模式，只要C6触点的逻辑电平仍然等于零。因此控制器单元被设定为非激活状态并且写入系统可连接到用于访问闪速存储器MEM的生成的接触区域。

图5描述了写入系统WS，它允许按照上述方法在闪速存储器内写入。写入系统WS包含微处理器MP、存储了逻辑数据LD的存储器ME2和多个接触区域CA1、CA2、...、CA6，这些接触区域打算供在将物理数据(PD)写入附着在引线框LF上的闪速存储器MEM内时使用。写入系统WS的接触区域适于按照上述方法建立与引线框LF的一组接触区域的电气连接。图5中接触区域的数量被设定为六个，但是接触区域的实际数量可以不同。特别是，接触区域的数量可以等于14。

写入系统WS包含第一装置M1，用于读取附着在引线框LF上的闪速存储器MEM内的坏块数据BB。写入系统WS包含第二装置M2，用于从逻辑数据LD和坏块数据BB生成物理数据PD。写入系统WS包含第三装置M3，用于在附着在引线框LF上的闪速存储器MEM内写入物理数据PD。

写入系统WS可以包含用于存储初始数据IA的存储器ME3。写入系统WS可以包含用于存储参数数据PA的存储器ME4。写入系统WS可以包含用于存储坏块数据BB的存储器ME5。写入系统WS所有的存储器可以是同一类型或不同的类型。存储器ME3、ME4和ME5可以设置在与写入系统WS相连的若干系统内或上。

图6示出了包含若干通过USB链路连接的写入系统WS的装置的实例。该装置包含向写入系统WS指定的(named)外围USB芯片控制器提供逻辑数据LD的集线器。该装置允许同时对若干闪速存储器进行写入。

Claims

1.一种管理第一闪速存储器(MEM)内的写入操作的方法，所述第一闪速存储器(MEM)具有包含多个连接焊盘的接口，并且被附着在引线框(LF)上，

其特征在于所述方法包含下列步骤：

-在引线框(LF)上生成(S5)一组接触区域(ALE、nWE、I/O0、I/O7、VCC、GND)，每个所述接触区域直接与第一闪速存储器(MEM)的一个连接焊盘结合，

-获得(S7)对存储器接口的控制，

-通过接触区域(ALE、nWE、I/O0、I/O7、VCC、GND)向存储器接口发送(S10)物理数据(PD)，

-将物理数据(PD)写入(S11)第一闪速存储器(MEM)，

-通过打孔操作从引线框(LF)去除(S 12)该组接触区域(ALE、nWE、I/O0、I/O7、VCC、GND)。

2.如权利要求1所述的方法，其中逻辑数据(LD)存储在第二存储器(ME2)内并且其中所述方法包含下列步骤：

-读取(S8)附着在引线框(LF)上的所述第一闪速存储器(MEM)内的坏块数据(BB)，

-由坏块数据(BB)和逻辑数据(LD)二者生成(S9)物理数据(PD)。

3.如权利要求2所述的方法，其中在第三存储器(ME3)内存储初始数据(ID)，其中在第四存储器(ME4)内存储参数数据(PA)，并且其中所述方法包含下列步骤：

-由初始数据(ID)和参数数据(PA)二者生成(S1)逻辑数据(LD)。

4.如权利要求3所述的方法，其中参数数据(PA)取决于所述第一闪速存储器(MEM)的类型。

5.如权利要求3所述的方法，其中所述第一闪速存储器(MEM)由控制器单元(CC)访问并且其中参数数据(PA)取决于控制器单元(CC)的类型。

6.如权利要求1所述的方法，其中所述方法在写入物理数据(PD)的步骤(S11)之后包括下列步骤：

-在引线框(LF)上附着(S2c)控制器单元(CC)，

-粘合(S3c)控制器单元(CC)，

-用树脂涂覆(S4)控制器单元(CC)和第一闪速存储器(MEM)。

7.如权利要求2所述的方法，其中，所述方法在读取坏块数据(BB)的步骤(S8)之前包含下列步骤：

-在引线框(LF)上附着(S2)控制器单元(CC)，

-粘合(S3)控制器单元(CC)和第一闪速存储器(MEM)，

-用树脂涂覆(S4)控制器单元(CC)和第一闪速存储器(MEM)。

8.如权利要求7所述的方法，其中所述方法包含下列步骤：

-在获得对存储器接口的控制的步骤(S7)之前将控制器单元(CC)设定(S6)在非激活状态。

9.如权利要求1所述的方法，其中第一闪速存储器(MEM)是NAND闪速存储器。

10.如权利要求1所述的方法，其中所述第一闪速存储器(MEM)被嵌入电子令牌，该电子令牌是智能卡、便携式音频设备、移动手机、个人数字助理或USB令牌。

11.一种写入系统(WS)，包含微处理器(MP)和多个接触区域(CA1、CA2、...、CA6)，该多个接触区域(CA1、CA2、...、CA6)供在将物理数据(PD)写入至少一个附着在引线框(LF)上的闪速存储器(MEM)内时使用，其特征在于所述接触区域(CA1、CA2、...、CA6)适于建立与如权利要求1所述的引线框的一组接触区域(ALE、nWE、I/O0、I/O7、VCC、GND)的电气连接。

12.如权利要求11所述的写入系统(WS)，其中所述写入系统(WS)包含存储逻辑数据(LD)的存储器(ME2)，并且其中所述写入系统(WS)包含：第一装置(M1)，用于读取附着在引线框(LF)上的闪速存储器(MEM)内的坏块数据(BB)；第二装置(M2)，用于从逻辑数据(LD)和坏块数据(BB)生成物理数据(PD)；以及第三装置(M3)，用于在附着在引线框(LF)上的闪速存储器(MEM)内写入物理数据(PD)。

13.如权利要求12所述的写入系统(WS)，其中所述第二装置(M2)适于生成适合被附着在引线框(LF)上的控制器单元(CC)管理的物理数据(PD)，所述控制器单元(CC)被连接至附着在引线框(LF)上的闪速存储器(MEM)。

14.一种包含若干如权利要求13所述的写入系统(WS)的装置，其中所述写入系统(WS)通过USB链路连接。