KR100707308B1 - 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템 - Google Patents

엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템 Download PDF

Info

Publication number
KR100707308B1
KR100707308B1 KR1020050050468A KR20050050468A KR100707308B1 KR 100707308 B1 KR100707308 B1 KR 100707308B1 KR 1020050050468 A KR1020050050468 A KR 1020050050468A KR 20050050468 A KR20050050468 A KR 20050050468A KR 100707308 B1 KR100707308 B1 KR 100707308B1
Authority
KR
South Korea
Prior art keywords
interface
card
host
multimedia card
block
Prior art date
Application number
KR1020050050468A
Other languages
English (en)
Other versions
KR20060129804A (ko
Inventor
조성규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050050468A priority Critical patent/KR100707308B1/ko
Priority to US11/247,815 priority patent/US7490193B2/en
Publication of KR20060129804A publication Critical patent/KR20060129804A/ko
Application granted granted Critical
Publication of KR100707308B1 publication Critical patent/KR100707308B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/20—Initialising; Data preset; Chip identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/0772—Physical layout of the record carrier
    • G06K19/07732—Physical layout of the record carrier the record carrier having a housing or construction similar to well-known portable memory devices, such as SD cards, USB or memory sticks

Abstract

여기에 제공되는 플래시 메모리 장치는 메모리 셀 어레이와; 멀티미디어카드 통신 방식으로 외부와 인터페이스하도록 구성된 멀티미디어카드 인터페이스 블록과; 그리고 상기 멀티미디어카드 인터페이스 블록의 제어에 따라 상기 메모리 셀 어레이의 읽기/프로그램/소거 동작을 제어하도록 구성된 주변 블록을 포함하며, 상기 메모리 셀 어레이, 상기 멀티미디어카드 인터페이스 블록, 그리고 상기 주변 블록은 단일의 칩으로 구성된다.

Description

엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을 포함한 메모리 시스템{FLASH MEMORY DEVICE WITH MMC INTERFACE AND MEMORY SYSTEM INCLUDING THE SAME}
도 1은 일반적인 메모리 시스템을 개략적으로 보여주는 블록도;
도 2는 본 발명에 따른 플래시 메모리를 구비한 메모리 카드 시스템을 개략적으로 보여주는 블록도;
도 3은 본 발명의 예시적인 실시예에 따른 도 2에 도시된 플래시 메모리를 보여주는 블록도; 그리고
도 4는 본 발명에 따른 메모리 카드 시스템의 동작을 설명하기 위한 흐름도이다.
* 도면의 주요 부분에 대한 부호 설명 *
200 : 호스트 400 : 플래시 메모리
1000 : 메모리 시스템
본 발명은 반도체 메모리에 관한 것으로, 좀 더 구체적으로는 플래시 메모리 및 그것을 구비한 메모리 카드 시스템에 관한 것이다.
멀티미디어카드(MultiMediaCard: MMC)는 일반적인 저가의 데이터 저장 및 통신 매체이다. 멀티미디어카드는 스마트폰, 카메라, PDA, 디지털 리코더, MP3 플레이어, 페이저 등과 같은 넓은 범위의 용용처를 커버하도록 설계되었다. 멀티미디어카드의 특징으로서, 낮은 가격에서 높은 이동성 및 높은 성능을 들수 있다. 이러한 특징들은 메모리 카드 인터페이스에서 낮은 전력 소모 및 높은 데이터 처리량을 포함한다.
도 1은 일반적인 멀티미디어카드를 개략적으로 보여주는 블록도이다.
도 1을 참조하면, 멀티미디어카드(10)는 플래시 메모리 코어(12)와 카드 인터페이스 컨트롤러(14)를 포함한다. 플래시 메모리 코어(12) 및 카드 인터페이스 컨트롤러(14) 각각은 단일의 칩으로 구성된다. 즉, 멀티미디어카드(10)는 2개의 칩들로 구성된다. 플래시 메모리 코어(12)는 이 분야에 잘 알려진 낸드 플래시 메모리로 구성된다. 카드 인터페이스 컨트롤러(14)는 호스트(20)와 플래시 메모리(12) 사이의 인터페이스를 담당하며, CPU(31), 롬(32), MMC 인터페이스 블록(33), 버퍼램(34), 그리고 플래시 인터페이스 블록(35)으로 구성된다. 롬(32)에는 플래시 메모리(12)를 관리하기 위한 펌웨어가 저장되며, CPU(31)는 롬(32)에 저장된 펌웨어를 이용하여 플래시 메모리 코어(12)를 관리한다. 버퍼램(34)은 CPU(31)의 워크램으로서 사용된다. 또한, 버퍼램(34)은 호스트(20)와 플래시 메모리(12) 사이에서 전송되는 데이터를 임시 저장하기 위해서 사용된다.
도 1에 도시된 플래시 메모리(12)의 일예가 U.S. Patent No. 5,473,563에 "NONVOLATILE SEMICONDUCTOR MEMORY"라는 제목으로 게재되어 있으며, 이 출원의 레퍼런스로 포함된다.
앞서 언급된 바와 같이, 멀티미디어카드가 2개의 칩들로 구성됨에 따라, 멀티미디어카드를 만들기 위한 비용(예를 들면, 조립 비용)이 증가하는 단점이 있다. 2개의 칩들을 단일의 칩으로 구성하고자 할 경우 다음과 같은 문제점들이 먼저 해결되어야 한다.
버퍼램(34)이 워크램으로서 사용되기 때문에, 큰 용량(예를 들면, 수십 KB)의 버퍼램(34)이 요구된다. 큰 용량의 버퍼램을 플래시 메모리(12)와 함께 단일의 칩에 제조할 경우, 플래시 메모리(12)의 면적과 비교하여 볼 때 큰 용량의 버퍼램(34)이 차지하는 면적이 크다. 즉, 칩 사이즈가 증가하게 된다. 또한, CPU(31) 및 롬(32)을 플래시 메모리(12)와 함께 제조하는 것은 현실적으로 상당히 어렵다.
본 발명의 목적은 멀티미디어카드 인터페이스를 갖는 플래시 메모리 및 그것을 포함한 메모리 시스템을 제공하는 것이다.
상술한 제반 목적들을 달성하기 위한 본 발명의 일 특징에 따르면, 플래시 메모리 장치는 메모리 셀 어레이와; 멀티미디어카드 통신 방식으로 외부와 인터페이스하도록 구성된 멀티미디어카드 인터페이스 블록과; 그리고 상기 멀티미디어카드 인터페이스 블록의 제어에 따라 상기 메모리 셀 어레이의 읽기/프로그램/소거 동작을 제어하도록 구성된 주변 블록을 포함하며, 상기 멀티미디어카드 인터페이스 블록은 상태 머신과; 파워-업시 상기 주변 블록에 의해서 읽혀진 상기 카드 확인 정보를 저장하도록 구성된 레지스터와; 상기 상태 머신의 제어에 따라 멀티미디어카드 인터페이스 방식으로 외부와 통신하도록 구성된 호스트 인터페이스와; 상기 상태 머신의 제어에 따라 상기 주변 블록을 제어하도록 구성된 플래시 인터페이스와; 그리고 상기 호스트 인터페이스와 상기 플래시 인터페이스 사이에 연결되며, 전송 데이터를 임시 저장하도록 구성된 버퍼램을 더 포함하고, 상기 메모리 셀 어레이, 상기 멀티미디어카드 인터페이스 블록, 그리고 상기 주변 블록은 단일의 칩으로 구성된다.
예시적인 실시예에 있어서, 상기 메모리 셀 어레이는 카드 확인 정보 및 카드 펌웨어 코드를 저장한다.
삭제
삭제
예시적인 실시예에 있어서, 상기 멀티미디어카드 인터페이스 블록은 카드 확인 모드 이후 외부에서 입력된 명령에 응답하여 상기 카드 펌웨어 코드를 외부로 출력한다.
삭제
본 발명의 다른 특징에 따르면, 메모리 시스템은 호스트와; 그리고 상기 호스트와 멀티미디어카드 인터페이스 방식으로 통신하도록 구성된 플래시 메모리를 포함하며, 상기 플래시 메모리는 메모리 셀 어레이와; 상기 멀티미디어카드 통신 방식으로 상기 호스트와 통신하도록 구성된 멀티미디어카드 인터페이스 블록과; 그리고 상기 멀티미디어카드 인터페이스 블록의 제어에 따라 상기 메모리 셀 어레이의 읽기/프로그램/소거 동작을 제어하도록 구성된 주변 블록을 포함하며, 상기 멀티미디어카드 인터페이스 블록은 상태 머신과; 파워-업시 상기 주변 블록에 의해서 읽혀진 상기 카드 확인 정보를 저장하도록 구성된 레지스터와; 상기 상태 머신의 제어에 따라 멀티미디어카드 인터페이스 방식으로 상기 호스트와 통신하도록 구성된 호스트 인터페이스와; 상기 상태 머신의 제어에 따라 상기 주변 블록을 제어하도록 구성된 플래시 인터페이스와; 그리고 상기 호스트 인터페이스와 상기 플래시 인터페이스 사이에 연결되며, 전송 데이터를 임시 저장하도록 구성된 버퍼램을 더 포함하며, 상기 메모리 셀 어레이, 상기 멀티미디어카드 인터페이스 블록, 그리고 상기 주변 블록은 단일의 칩으로 구성된다.
예시적인 실시예에 있어서, 상기 플래시 메모리는 멀티미디어카드로서 사용된다.
예시적인 실시예에 있어서, 상기 메모리 셀 어레이는 카드 확인 정보 및 카드 펌웨어 코드를 저장한다.
삭제
예시적인 실시예에 있어서, 상기 호스트는 카드 확인 모드 이후 그리고 데이터 전송 모드 이전에 상기 카드 펌웨어 코드를 읽기 위한 명령을 상기 플래시 메모리로 출력하고, 상기 플래시 메모리는 상기 호스트로부터의 읽기 명령에 응답하여 상기 카드 펌웨어 코드를 상기 호스트로 출력한다.
예시적인 실시예에 있어서, 상기 호스트는 상기 플래시 메모리로부터의 카드 펌웨어 코드를 이용하여 상기 플래시 메모리를 관리한다.
예시적인 실시예에 있어서, 상기 호스트는 상기 플래시 메모리의 액세스시 물리 어드레스를 상기 플래시 메모리로 제공한다.
삭제
본 발명의 또 다른 특징에 따르면, 멀티미디어카드는 카드 확인 정보 및 카드 펌웨어 코드가 저장된 메모리 셀 어레이와; 멀티미디어카드 통신 방식으로 외부와 인터페이스하도록 구성된 멀티미디어카드 인터페이스 블록과; 그리고 상기 멀티미디어카드 인터페이스 블록의 제어에 따라 상기 메모리 셀 어레이의 읽기/프로그램/소거 동작을 제어하도록 구성된 주변 블록을 포함하며, 상기 멀티미디어카드 인터페이스 블록은 상태 머신과; 상기 상태 머신에 의해서 제어되며, 파워-업시 상기 주변 블록에 의해서 읽혀진 상기 카드 확인 정보를 저장하는 레지스터와; 상기 상태 머신의 제어에 따라 멀티미디어카드 인터페이스 방식으로 상기 호스트와 통신하도록 구성된 호스트 인터페이스와; 상기 상태 머신의 제어에 따라 상기 주변 블록을 제어하도록 구성된 플래시 인터페이스와; 그리고 상기 호스트 인터페이스와 상기 플래시 인터페이스 사이에 연결되며, 전송 데이터를 임시 저장하도록 구성된 버퍼램을 포함하고; 상기 메모리 셀 어레이, 상기 멀티미디어카드 인터페이스 블록, 그리고 상기 주변 블록은 단일의 칩으로 구성된다.
예시적인 실시예에 있어서, 상기 멀티미디어카드 인터페이스 블록은 카드 확인 모드 이후에 그리고 데이터 전송 모드 이전에 호스트로부터 코드 읽기 명령이 입력될 때 상기 카드 펌웨어 코드를 상기 호스트로 출력하도록 구성된다.
예시적인 실시예에 있어서, 상기 호스트는 상기 카드 펌웨어 코드를 이용하여 멀티미디어카드를 관리하도록 구성된다.
예시적인 실시예에 있어서, 상기 호스트는 상기 멀티미디어카드의 액세스시 물리 어드레스를 상기 멀티미디어카드로 출력하도록 구성된다.
앞의 일반적인 설명 및 다음의 상세한 설명 모두 예시적이라는 것이 이해되어야 하며, 청구된 발명의 부가적인 설명이 제공되는 것으로 여겨져야 한다.
참조 부호들이 본 발명의 바람직한 실시 예들에 상세히 표시되어 있으며, 그것의 예들이 참조 도면들에 표시되어 있다. 가능한 어떤 경우에도, 동일한 참조 번호들이 동일한 또는 유사한 부분을 참조하기 위해서 설명 및 도면들에 사용된다.
아래에서, 불 휘발성 메모리 장치로서 낸드 플래시 메모리 장치가 본 발명의 특징 및 기능을 설명하기 위한 한 예로서 사용된다. 하지만, 이 기술 분야에 정통한 사람은 여기에 기재된 내용에 따라 본 발명의 다른 이점들 및 성능을 쉽게 이해할 수 있을 것이다. 본 발명은 다른 실시 예들을 통해 또한, 구현되거나 적용될 수 있을 것이다. 게다가, 상세한 설명은 본 발명의 범위, 기술적 사상 그리고 다른 목적으로부터 상당히 벗어나지 않고 관점 및 응용에 따라 수정되거나 변경될 수 있다.
도 2는 본 발명에 따른 멀티미디어카드 인터페이스를 갖는 플래시 메모리를 포함하는 메모리 시스템을 보여주는 블록도이다.
도 2를 참조하면, 본 발명에 따른 메모리 시스템(1000)은 호스트(200) 및 플래시 메모리(400)를 포함한다. 본 발명의 플래시 메모리(400)는 멀티미디어카드 인 터페이스 방식으로 호스트(200)와 통신하도록 구성된다. 이는 본 발명의 플래시 메모리(400)가 멀티미디어카드로서 사용됨을 의미한다. 하지만, 본 발명의 플래시 메모리(400)가 멀티미디어카드의 응용에 국한되지 않음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다. 플래시 메모리(400)는 메모리 셀 어레이(410), 주변 블록(550), 그리고 멀티미디어카드 인터페이스 블록(560)을 포함하며, 단일의 칩으로 구성된다. 메모리 셀 어레이(410)에는 플래시 메모리를 관리하기 위한 카드 펌웨어 코드가 저장된다. 어레이(410)에 저장된 카드 펌웨어 코드는 멀티미디어카드의 카드 확인 모드(card identification mode) 이후에 호스트(200)의 버퍼 메모리(250)로 전달된다. 호스트(200)는 CPU(210), 시스템 펌웨어가 저장된 롬(220), 메모리 컨트롤러 블록(230), 멀티미디어카드 컨트롤러 블록(240), 그리고 버퍼 메모리(250)로 구성된다. CPU(210)는 버퍼램(250)에 저장된 카드 펌웨어 코드를 이용하여 플래시 메모리(400)를 관리할 뿐만 아니라 롬(220)에 저장된 시스템 펌웨어 코드를 이용하여 호스트(200)의 전반적인 동작을 관리한다. 본 발명에 따른 호스트(200)는 플래시 메모리(400)를 액세스할 때 논리 어드레스(logical address) 대신 물리 어드레스(physical address)를 플래시 메모리(400)로 출력한다.
도 3은 본 발명의 예시적인 실시예에 따른 도 2에 도시된 플래시 메모리를 보여주는 블록도이다.
도 3을 참조하면, 본 발명에 따른 플래시 메모리(400)는 메모리 셀 어레이(410), 주변 블록(550), 그리고 멀티미디어카드 인터페이스 블록(560)을 포함한다. 메모리 셀 어레이(410)에는 카드 펌웨어 코드 및 카드 ID 정보가 저장된다. 카드 ID 정보는 파워-업시 자동적으로 주변 블록(550)에 의해서 읽혀지며, 읽혀진 카드 ID 정보는 멀티미디어카드 인터페이스 블록(560)으로 전달된다. 주변 블록(550)은 멀티미디어카드 인터페이스 블록(560)의 제어에 따라 읽기/프로그램/소거 동작을 수행한다. 주변 블록(550)은 페이지 버퍼(420), 열 게이트 회로(430), 행 및 열 디코더들(440, 450), 커맨드 레지스터(460), 제어 로직(470), 입출력 버퍼 및 래치 회로(480), 그리고 입출력 버퍼 회로(490)로 구성된다. 주변 블록(550)의 구성 요소들은 앞서 언급된 특허(USP 5473563)에 게재되어 있을 뿐만 아니라 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있다. 그러므로, 주변 블록(550)의 구성 요소들에 대한 설명은 생략된다.
계속해서 도 3을 참조하면, 멀티미디어카드 인터페이스 블록(560)은 호스트 인터페이스(500), 상태 머신(510), 레지스터(520), 버퍼램(530), 그리고 플래시 인터페이스(540)를 포함한다. 호스트 인터페이스(500)는 멀티미디어카드 인터페이스 방식으로 호스트(200)와 통신한다. 예를 들면, 호스트 인터페이스(500)는 호스트로부터 전송되는 직렬 데이터/어드레스를 병렬 데이터/어드레스로 변환한다. 상태 머신(510)은 호스트 인터페이스(500)를 통해 전달되는 명령에 응답하여 동작하며, 파워-업시 메모리 셀 어레이(410)로부터 읽혀진 카드 ID 정보를 레지스터(520)에 저장한다. 상태 머신(510)은, 카드 확인 모드시, 호스트 인터페이스(500)를 통해 전달되는 명령에 응답하여 레지스터(520)에 저장된 카드 ID 정보를 출력한다. 버퍼램(530)은 프로그램 동작시 호스트(200)로부터의 데이터를 임시 저장하도록 그리고 읽기 동작시 메모리 셀 어레이(410)로부터 읽혀진 데이터를 임시 저장하도록 구성 된다. 도 1의 버퍼램과 비교하여 볼 때, 워크 메모리로서 사용되지 않기 때문에 본원 발명에 따른 플래시 메모리(400)의 버퍼램(530)을 작은 용량으로 구현하는 것이 가능하다. 예를 들면, 버퍼램(530)의 용량이 한 페이지 분량의 데이터를 버퍼링하도록 결정될 수 있다. 플래시 인터페이스(540)는 상태 머신(510)에 의해서 제어되며, 읽기/프로그램/소거 동작에 필요한 제어 신호들 및 어드레스를 발생하도록 구성된다. 플래시 인터페이스(540)는, 예를 들면, 플래시 메모리의 읽기/프로그램/소거 동작에 필요한 타이밍을 제어하도록 구성된다. 상태 머신(510)은 카드 확인 모드 이후 카드 펌웨어 코드를 읽기 위한 명령이 입력될 때 메모리 셀 어레이(410)에 저장된 카드 펌웨어 코드가 호스트로 전송되도록 제어한다. 즉, 상태 머신(510)은 카드 펌웨어 코드를 읽기 위한 부트 로더(boot loader)로서 동작한다.
앞서 언급된 바와 같이, 호스트(200)는 버퍼램(250)에 저장된 카드 펌웨어 코드를 이용하여 논리 어드레스를 물리 어드레스로 변환하고, 변환된 물리 어드레스를 멀티미디어카드 프로토콜 기준으로 하여 패킷 방식으로 플래시 메모리(400)로 출력한다. 플래시 메모리(400)는 호스트(200)로부터의 물리 어드레스를 이용하여 읽기/프로그램/소거 동작을 수행한다. 본 발명에 따른 플래시 메모리(400)는 도 1에 도시된 CPU(31) 및 롬(32) 없이 멀티미디어카드로서 동작하며, 플래시 메모리(400)의 구성 요소들은 단일의 칩 상에 제조된다. 앞서 언급된 바와 같이, 본 발명의 플래시 메모리(400)의 관리는 카드 펌웨어 코드를 이용한 호스트(200)에 의해서 행해진다.
도 4는 본 발명에 따른 메모리 카드 시스템의 동작을 설명하기 위한 흐름도 이다. 이하, 본 발명에 따른 메모리 카드 시스템의 동작이 참조 도면들에 의거하여 상세히 설명될 것이다.
잘 알려진 바와 같이, 본 발명에 따른 플래시 메모리(400)로 구성된 멀티미디어카드가 호스트(200)에 접속되면, 플래시 메모리(400)에는 호스트(200)로부터 전원이 공급된다. 일단 플래시 메모리(400)에 전원이 공급되면, 플래시 메모리(400)는 잘 알려진 카드 확인 모드로 진입한다. 플래시 메모리(400)에 전원이 공급될 때, 메모리 셀 어레이(410)에 저장된 카드 ID 정보는 상태 머신(510)의 제어하에 레지스터(520)에 저장된다(S100). 레지스터(520)에 저장된 카드 ID 정보는 카드 확인 모드에서 잘 알려진 방식에 따라 호스트(200)에 전달된다. 도 4에서 단계들(S110-S160)은 카드 확인 모드를 수행하기 위한 것이다. 카드 확인 모드가 이 분야에 잘 알려져 있기 때문에, 카드 확인 모드에 대한 설명은 그러므로 생략된다.
일단 카드 확인 모드가 종료되면, 플래시 메모리(400)에 저장된 카드 펌웨어 코드가 호스트(200)의 버퍼램(250)으로 새도우된다(S200). 좀 더 구체적으로 설명하면, 먼저, 호스트(200)는 플래시 메모리(400)에 저장된 카드 펌웨어 코드를 읽기 위한 명령을 플래시 메모리(400)로 출력한다. 그 다음에, 플래시 메모리(400)는 입력된 명령에 응답하여 카드 펌웨어 코드를 호스트(200)로 출력한다. 호스트(200)로 전송된 카드 펌웨어 코드는 버퍼램(250)에 저장된다. 이후, 플래시 메모리(400)는 데이터 전송 모드로 진입한다(S300). 데이터 전송 모드 동안, 플래시 메모리(400)의 관리는 전적으로 호스트(200)에 의해서 행해진다. 특히, 호스트(200)의 CPU(210)는 읽기/프로그램/소거 동작을 위해서 논리 어드레스를 물리 어드레스로 변경하고, 변경된 물리 어드레스를 플래시 메모리(400)로 출력한다.
본 발명의 범위 또는 기술적 사상을 벗어나지 않고 본 발명의 구조가 다양하게 수정되거나 변경될 수 있음은 이 분야에 숙련된 자들에게 자명하다. 상술한 내용을 고려하여 볼 때, 만약 본 발명의 수정 및 변경이 아래의 청구항들 및 동등물의 범주 내에 속한다면, 본 발명이 이 발명의 변경 및 수정을 포함하는 것으로 여겨진다.
상술한 바와 같이, 단일의 칩 상에 어레이 및 주변 블록과 함께 멀티미디어카드 인터페이스 블록을 제조함으로써 제조 단가를 줄이는 것이 가능하다.

Claims (17)

  1. 메모리 셀 어레이와;
    멀티미디어카드 통신 방식으로 외부와 인터페이스하도록 구성된 멀티미디어카드 인터페이스 블록과; 그리고
    상기 멀티미디어카드 인터페이스 블록의 제어에 따라 상기 메모리 셀 어레이의 읽기/프로그램/소거 동작을 제어하도록 구성된 주변 블록을 포함하며,
    상기 멀티미디어카드 인터페이스 블록은
    상태 머신과;
    파워-업시 상기 주변 블록에 의해서 읽혀진 상기 카드 확인 정보를 저장하도록 구성된 레지스터와;
    상기 상태 머신의 제어에 따라 멀티미디어카드 인터페이스 방식으로 외부와 통신하도록 구성된 호스트 인터페이스와;
    상기 상태 머신의 제어에 따라 상기 주변 블록을 제어하도록 구성된 플래시 인터페이스와; 그리고
    상기 호스트 인터페이스와 상기 플래시 인터페이스 사이에 연결되며, 전송 데이터를 임시 저장하도록 구성된 버퍼램을 더 포함하고,
    상기 메모리 셀 어레이, 상기 멀티미디어카드 인터페이스 블록, 그리고 상기 주변 블록은 단일의 칩으로 구성되는 플래시 메모리 장치.
  2. 제 1 항에 있어서,
    상기 메모리 셀 어레이는 카드 확인 정보 및 카드 펌웨어 코드를 저장하는 플래시 메모리 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 멀티미디어카드 인터페이스 블록은 카드 확인 모드 이후 외부에서 입력된 명령에 응답하여 상기 카드 펌웨어 코드를 외부로 출력하는 플래시 메모리 장치.
  5. 삭제
  6. 호스트와; 그리고
    상기 호스트와 멀티미디어카드 인터페이스 방식으로 통신하도록 구성된 플래시 메모리를 포함하며,
    상기 플래시 메모리는
    메모리 셀 어레이와;
    상기 멀티미디어카드 통신 방식으로 상기 호스트와 통신하도록 구성된 멀티미디어카드 인터페이스 블록과; 그리고
    상기 멀티미디어카드 인터페이스 블록의 제어에 따라 상기 메모리 셀 어레이의 읽기/프로그램/소거 동작을 제어하도록 구성된 주변 블록을 포함하며,
    상기 멀티미디어카드 인터페이스 블록은
    상태 머신과;
    파워-업시 상기 주변 블록에 의해서 읽혀진 상기 카드 확인 정보를 저장하도록 구성된 레지스터와;
    상기 상태 머신의 제어에 따라 멀티미디어카드 인터페이스 방식으로 상기 호스트와 통신하도록 구성된 호스트 인터페이스와;
    상기 상태 머신의 제어에 따라 상기 주변 블록을 제어하도록 구성된 플래시 인터페이스와; 그리고
    상기 호스트 인터페이스와 상기 플래시 인터페이스 사이에 연결되며, 전송 데이터를 임시 저장하도록 구성된 버퍼램을 더 포함하며,
    상기 메모리 셀 어레이, 상기 멀티미디어카드 인터페이스 블록, 그리고 상기 주변 블록은 단일의 칩으로 구성되는 메모리 시스템.
  7. 제 6 항에 있어서,
    상기 플래시 메모리는 멀티미디어카드로서 사용되는 메모리 시스템.
  8. 제 6 항에 있어서,
    상기 메모리 셀 어레이는 카드 확인 정보 및 카드 펌웨어 코드를 저장하는 메모리 시스템.
  9. 삭제
  10. 제 6 항에 있어서,
    상기 호스트는 카드 확인 모드 이후 그리고 데이터 전송 모드 이전에 상기 카드 펌웨어 코드를 읽기 위한 명령을 상기 플래시 메모리로 출력하고, 상기 플래시 메모리는 상기 호스트로부터의 읽기 명령에 응답하여 상기 카드 펌웨어 코드를 상기 호스트로 출력하는 메모리 시스템.
  11. 제 10 항에 있어서,
    상기 호스트는 상기 플래시 메모리로부터의 카드 펌웨어 코드를 이용하여 상기 플래시 메모리를 관리하는 메모리 시스템.
  12. 제 11 항에 있어서,
    상기 호스트는 상기 플래시 메모리의 액세스시 물리 어드레스를 상기 플래시 메모리로 제공하는 메모리 시스템.
  13. 삭제
  14. 카드 확인 정보 및 카드 펌웨어 코드가 저장된 메모리 셀 어레이와;
    멀티미디어카드 통신 방식으로 외부와 인터페이스하도록 구성된 멀티미디어카드 인터페이스 블록과; 그리고
    상기 멀티미디어카드 인터페이스 블록의 제어에 따라 상기 메모리 셀 어레이의 읽기/프로그램/소거 동작을 제어하도록 구성된 주변 블록을 포함하며,
    상기 멀티미디어카드 인터페이스 블록은 상태 머신과; 상기 상태 머신에 의해서 제어되며, 파워-업시 상기 주변 블록에 의해서 읽혀진 상기 카드 확인 정보를 저장하는 레지스터와; 상기 상태 머신의 제어에 따라 멀티미디어카드 인터페이스 방식으로 상기 호스트와 통신하도록 구성된 호스트 인터페이스와; 상기 상태 머신의 제어에 따라 상기 주변 블록을 제어하도록 구성된 플래시 인터페이스와; 그리고 상기 호스트 인터페이스와 상기 플래시 인터페이스 사이에 연결되며, 전송 데이터를 임시 저장하도록 구성된 버퍼램을 포함하고; 상기 메모리 셀 어레이, 상기 멀티미디어카드 인터페이스 블록, 그리고 상기 주변 블록은 단일의 칩으로 구성되는 멀티미디어카드.
  15. 제 14 항에 있어서,
    상기 멀티미디어카드 인터페이스 블록은 카드 확인 모드 이후에 그리고 데이터 전송 모드 이전에 호스트로부터 코드 읽기 명령이 입력될 때 상기 카드 펌웨어 코드를 상기 호스트로 출력하도록 구성되는 멀티미디어카드.
  16. 제 15 항에 있어서,
    상기 호스트는 상기 카드 펌웨어 코드를 이용하여 멀티미디어카드를 관리하도록 구성된 멀티미디어카드.
  17. 제 16 항에 있어서,
    상기 호스트는 상기 멀티미디어카드의 액세스시 물리 어드레스를 상기 멀티미디어카드로 출력하도록 구성된 멀티미디어카드.
KR1020050050468A 2005-06-13 2005-06-13 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템 KR100707308B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050050468A KR100707308B1 (ko) 2005-06-13 2005-06-13 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템
US11/247,815 US7490193B2 (en) 2005-06-13 2005-10-11 Flash memory devices with MMC interfaces and methods of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050050468A KR100707308B1 (ko) 2005-06-13 2005-06-13 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템

Publications (2)

Publication Number Publication Date
KR20060129804A KR20060129804A (ko) 2006-12-18
KR100707308B1 true KR100707308B1 (ko) 2007-04-12

Family

ID=37525380

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050050468A KR100707308B1 (ko) 2005-06-13 2005-06-13 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템

Country Status (2)

Country Link
US (1) US7490193B2 (ko)
KR (1) KR100707308B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI250532B (en) * 2004-12-20 2006-03-01 Inventec Appliances Corp Multi-block data storage method
US20070233954A1 (en) * 2005-12-06 2007-10-04 O2Micro, Inc. System and Method for Interfacing to a Media Card Related Application and Technical Field
KR100849212B1 (ko) * 2006-10-12 2008-07-31 삼성전자주식회사 메모리 카드 및 메모리 카드의 구동 프로그램 업데이트방법
KR100875978B1 (ko) * 2007-02-06 2008-12-26 삼성전자주식회사 메모리 카드 및 그것을 포함한 메모리 시스템
KR100866625B1 (ko) * 2007-02-26 2008-11-03 삼성전자주식회사 Ｍｍｃ 또는 ｓｄ 프로토콜을 사용하는 다수의 메모리장치들을 인터페이스하는 방법 및 시스템
TWI375962B (en) * 2008-06-09 2012-11-01 Phison Electronics Corp Data writing method for flash memory and storage system and controller using the same
JP5657242B2 (ja) * 2009-12-09 2015-01-21 株式会社東芝 半導体装置及びメモリシステム
US9652376B2 (en) * 2013-01-28 2017-05-16 Radian Memory Systems, Inc. Cooperative flash memory control
GB2549722B (en) 2016-04-25 2018-09-26 Imagination Tech Ltd Communications interface circuit architecture

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040164170A1 (en) 2003-02-25 2004-08-26 Marcelo Krygier Multi-protocol memory card
US20050005045A1 (en) * 2003-07-04 2005-01-06 Yong-Hyeon Kim Multi-standard protocol storage devices and methods of operating the same
US20050021895A1 (en) 2003-07-23 2005-01-27 Son Chang-Il Removable memory cards including USB and other controllers, connectors, and methods of operating same
KR20050032692A (ko) * 2003-10-02 2005-04-08 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960000616B1 (ko) * 1993-01-13 1996-01-10 삼성전자주식회사 불휘발성 반도체 메모리 장치
JP4236830B2 (ja) 2001-07-09 2009-03-11 株式会社ルネサステクノロジ アップロード機能付き記憶装置
KR20030068614A (ko) 2002-02-15 2003-08-25 삼성전자주식회사 반도체 메모리 장치에서의 저항형성 방법
JP2004086353A (ja) 2002-08-23 2004-03-18 Toshiba Corp ファームウェア書き込み制御方法および同書き込み制御方法が適用されるカード装置
JP4308551B2 (ja) 2003-03-06 2009-08-05 株式会社ルネサステクノロジ メモリカードおよびホスト装置
US8041878B2 (en) * 2003-03-19 2011-10-18 Samsung Electronics Co., Ltd. Flash file system
KR100634436B1 (ko) * 2004-09-23 2006-10-16 삼성전자주식회사 멀티 칩 시스템 및 그것의 부트코드 페치 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040164170A1 (en) 2003-02-25 2004-08-26 Marcelo Krygier Multi-protocol memory card
US20050005045A1 (en) * 2003-07-04 2005-01-06 Yong-Hyeon Kim Multi-standard protocol storage devices and methods of operating the same
US20050021895A1 (en) 2003-07-23 2005-01-27 Son Chang-Il Removable memory cards including USB and other controllers, connectors, and methods of operating same
KR20050032692A (ko) * 2003-10-02 2005-04-08 삼성전자주식회사 Ｕｓｂ 인터페이스 기능을 가지는 ｍｍｃ 장치 및 이에대한 인터페이스 방법

Also Published As

Publication number Publication date
KR20060129804A (ko) 2006-12-18
US20060282609A1 (en) 2006-12-14
US7490193B2 (en) 2009-02-10

Similar Documents

Publication Publication Date Title
KR100707308B1 (ko) 엠엠씨 인터페이스를 갖는 플래시 메모리 장치 및 그것을포함한 메모리 시스템
US10861509B2 (en) Asynchronous/synchronous interface
JP3979486B2 (ja) 不揮発性記憶装置およびデータ格納方法
US6851018B2 (en) Exchanging operation parameters between a data storage device and a controller
KR101084820B1 (ko) 메모리 디바이스 아키텍처 및 동작
US7970982B2 (en) Memory card and memory system having the same
KR100758301B1 (ko) 메모리 카드 및 그것의 데이터 저장 방법
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
CN100456272C (zh) 利用快闪存储器引导的系统和方法
US20070211530A1 (en) Data recording method of semiconductor integrated circuit device
JP2008500678A (ja) 設定可能なレディ／ビジー制御
US20060026340A1 (en) Memory card, card controller mounted on the memory card, and device for processing the memory card
JPH08263361A (ja) フラッシュメモリカード
KR100634436B1 (ko) 멀티 칩 시스템 및 그것의 부트코드 페치 방법
KR20060126764A (ko) 카드 및 호스트 장치
TW201939509A (zh) 記憶體定址方法及相關聯的控制器
US8886915B2 (en) Multiprocessor system having direct transfer function for program status information in multilink architecture
KR20140062842A (ko) 불휘발성 메모리 장치 및 불휘발성 메모리 장치의 동작 방법
US20060053252A1 (en) Embedded storage device with integrated data-management functions and storage system incorporating it
JP2006236200A (ja) カード状記憶装置とそのホスト装置
KR101175250B1 (ko) 낸드 플래시 메모리 장치와 그의 컨트롤러 및 이들의 라이트 오퍼레이션 방법
KR100910944B1 (ko) 제어 신호를 공유하는 플래시 메모리 제어 장치 및 방법
JP2008071079A (ja) メモリシステム
JP2007066101A (ja) メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム
CN105989884B (zh) 半导体存储装置及其操作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 13