CN101840907A - 具有多次性开关的基板封装结构 - Google Patents

具有多次性开关的基板封装结构 Download PDF

Info

Publication number
CN101840907A
CN101840907A CN200910128598A CN200910128598A CN101840907A CN 101840907 A CN101840907 A CN 101840907A CN 200910128598 A CN200910128598 A CN 200910128598A CN 200910128598 A CN200910128598 A CN 200910128598A CN 101840907 A CN101840907 A CN 101840907A
Authority
CN
China
Prior art keywords
substrate
switch
chip
encapsulation structure
multiple switches
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910128598A
Other languages
English (en)
Inventor
洪志斌
邱基综
洪常瀛
刘升聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN200910128598A priority Critical patent/CN101840907A/zh
Publication of CN101840907A publication Critical patent/CN101840907A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Switches With Compound Operations (AREA)

Abstract

本发明公开一种具有多次性开关的基板封装结构，其包含一基板、至少一芯片、一封装胶体及至少一开关。所述基板承载及电性连接所述至少一芯片。所述至少一开关结合于所述基板上。所述封装胶体封装所述至少一芯片或封装包含所述至少一开关于所述基板上。所述至少一开关可控制所述芯片，因此，所述基板封装结构能利用设于所述基板上的至少一开关来控制所述芯片，使得与所述基板封装结构相连接的一外部电路板不需另外设置电路开关，甚至可省略设置电路板，因而可有效缩小电子产品整体电路组件的体积以应用于小型化之电子产品。

Description

具有多次性开关的基板封装结构
【技术领域】
本发明涉及一种具有多次性开关的基板封装结构，特别是关于一种在封装基板上设有开关的具有多次性开关的基板封装结构。
【背景技术】
现今，电子产品趋向多功能与小型化，其所搭配之电路组件相应往小型化的方向发展。现有的基板封装结构中例如：具有基板(substrate)的封装构造包含球形栅格阵列封装构造(ball grid array，BGA)、针脚栅格阵列封装构造(pingrid array，PGA)、接点栅格阵列封装构造(land grid array，LGA)或基板上芯片封装构造(board on chip，BOC)等。在上述封装构造中，所述基板的上表面承载有至少一芯片，并通过打线(wire bonding)或凸块(bumping)制程将芯片的数个接垫电性连接至所述基板的上表面的数个焊垫。同时，所述基板的下表面亦必需提供大量的焊垫，以焊接数个输出端，例如锡球。
请参照图1所示，其揭示一种现有的具有开关的电路板构造的组装构示意图，其中所述具有开关的电路板构造是一主机板10，所述主机板10上承载有一封装构造，其包含一基板11、至少一芯片12、一封装胶体13，及所述主机板10上另承载有至少一开关14。所述基板11承载所述至少一芯片12，所述至少一芯片12是通过多个连接线121电性连接所述基板11，所述封装胶体13封装所述至少一芯片12于所述基板11上。所述基板11的下表面具有多个锡球15，通过多个锡球15与该主机板10组合与电性连接。所述至少一开关14是一种多次性的电路开关，其以表面贴装技术(SMT)的方法设于所述主基板10上。所述主机板10可组装于一电子产品内，并由所述至少一开关14提供所述至少一芯片12所需要的控制功能。然而，由于电子产品趋向多功能与小型化，对其内部的电路板或封装构造等组件也希望尽可能的缩小其体积。
因此，有必要提供一种具有多次性开关的基板封装结构，以解决现有技术所存在的问题。
【发明内容】
本发明的主要目的是提供一种具有多次性开关的基板封装结构，其是在一封装基板上直接设置至少一多次性的开关，以提供所述封装基板中芯片所需要的控制功能，进而有效缩小电子产品电路组件所需要的体积，以应用于小型化之电子产品。
本发明的次要目的是提供一种具有多次性开关的基板封装结构，其是将所述开关进一步封装于所述基板上，进而有效缩小电子产品电路组件所需要的体积及提高开关与基板的结合强度。
本发明的另一目的是提供一种具有多次性开关的基板封装结构，其是使用一软性薄膜式开关，以使所述开关薄型化，进而更缩小整体电路组件所需要的体积，并且有利于简化组装程序及降低制造成本。
本发明的又一目的是提供一种具有多次性开关的基板封装结构，其是利用多方向性的开关，以提供所述芯片更多的控制功能。
达上述目的，本发明提供一种具有多次性开关的基板封装结构，其包含一基板、至少一芯片、一封装胶体及至少一开关。所述基板承载及电性连接所述至少一芯片。所述至少一开关结合于所述基板上。所述封装胶体封装所述至少一芯片或封装包含所述至少一开关于所述基板上。所述至少一开关可控制所述芯片，因此，所述基板封装结构能利用设于所述基板上的至少一开关来控制所述芯片，使得与所述基板封装结构相连接的一外部电路板不需另外设置电路开关，甚至可省略设置电路板，因而可有效缩小电子产品整体电路组件的体积以应用于小型化之电子产品。
在本发明的一实施例中，所述至少一开关是选自翘板式开关、按钮式开关、旋钮式开关、软性薄膜式开关或多向式开关。
在本发明的一实施例中，所述基板具有一承载面及一讯号输出面，所述讯号输出面上设有多个输出端子。
在本发明的一实施例中，所述芯片具有一有源表面及相对的一背面，所述背面黏贴于所述承载面，所述有源表面通过多个连接线电性连接所述基板。
在本发明的一实施例中，所述芯片具有一有源表面及相对的一背面，所述所述有源表面朝向所述承载面，通过多个凸块电性连接及固定于所述基板。
在本发明的一实施例中，所述软性薄膜式开关设有至少一导电片，所述承载面对应所述导电片设有至少一对电路接点。
在本发明的一实施例中，所述封装胶体还封装所述至少一开关于所述基板上，所述开关具有一按键部，所述按键部露出所述封装胶体外。
在本发明的一实施例中，所述按键部与所述封装胶体间设有一环套。
在本发明的一实施例中，所述环套选自弹性材料的环套。
在本发明的一实施例中，所述环套具有一高度大于该封装胶体的一高度。
【附图说明】
图1：现有具有多次性开关的电路板结构的组装示意图。
图2：本发明第一实施例的具有多次性开关的基板封装结构的上视图。
图2A至2C：本发明第一实施例的具有多次性开关的基板封装结构的组装示意图。
图3：本发明第二实施例的具有多次性开关的基板封装结构的上视图。
图3A至3D：本发明第二实施例的具有多次性开关的基板封装结构的组装示意图。
图4：本发明第三实施例的具有多次性开关的基板封装结构的上视图。
图4A至4C：本发明第三实施例的具有多次性开关的基板封装结构的组装示意图。
图5：本发明第四实施例的具有多次性开关的基板封装结构的上视图。
【具体实施方式】
为让本发明上述目的、特征及优点更明显易懂，下文特举本发明较佳实施例，并配合附图，作详细说明如下：
请参照图2、2A、2B及2所示，其揭示本发明第一实施例的具有多次性开关的基板封装结构的上视图和组装示意图，其中所述基板封装结构包含一基板21、至少一芯片22、一封装胶体23及至少一开关24。本发明适用于常见的具有基板(substrate)的封装构造，例如球形栅格数组封装构造(BGA)、针脚栅格数组封装构造(PGA)、接点栅格数组封装构造(LGA)或基板上芯片封装构造(BOC)等，但并不限于此。
如图2、2A、2B及2C所示，本发明第一实施例的基板21优选为单层或多层的印刷电路板(PCB)、陶瓷电路板或柔性电路板(FCB)，在本实施例中是以单层印刷电路板为例，但不限于此。所述基板21具有一承载面211及一讯号输出面212。所述承载面211用以承载及结合上述其它构件，例如所述至少一芯片22、所述封装胶体23及所述至少一开关24等。所述讯号输出面212是所述基板21对应所述承载面211的另一表面。
如图2A所示，本发明第一实施例的芯片22通常选自硅晶圆切割而成的芯片，其具有一有源表面221及一相对的背面222。在本实施例中，所述有源表面221朝上，所述背面222黏贴于所述基板21的承载面211上，并且芯片22是透过多个连接线223电性连接所述有源表面221与所述承载面211。虽然，本发明第一实施例的芯片22揭示的是一种通过打线方式与所述基板21电性连接，但并不限于此。并且，本发明的第一实施例中的连接线223可优选自一金线，但并不限于此。另外，所述封装胶体23封装所述至少一芯片22于所述基板21上。本发明第一实施例的所述封装胶体23可优选自一种包含环氧树脂的封装材料，但并不限于此。
接着，如图2B所示，本发明第一实施例的所述至少一开关24是一种多次性的电路开关且具有一按键部241，其以表面贴装技术(SMT)的方法设于所述基板21的承载面211上，本发明第一实施例的开关揭露的是一种二段式开关，特别是指一种翘板式开关(lock switches)，也就是所述按键部241是一翘板构造，其可提供导通电路或截断电路等二段式控制功能，以控制所述芯片22。
接着，如图2C所示，本发明第一实施例的所述基板21的讯号输出面212上电性连接多个输出端子25，所述输出端子25可选自锡球、针脚或接点，其用以电性连接及固定于外部的电路组件上，例如一主机板。依所述输出端子25的种类，该基板封装结构可构造球形栅格数组封装构造(BGA)、针脚栅格数组封装构造(PGA)或接点栅格数组封装构造(LGA)，但亦可能是其他基板封装构造种类。
如上所述，因为所述至少一开关24能提供所述至少一芯片22所需要的控制功能，因此，本发明第一实施例的基板封装结构能利用设于所述基板21上的至少一开关24来直接控制所述芯片22，使得与所述基板封装结构相连接的一外部电路板(例如电脑的主机板或行动电话的电路板)不需另外设置电路开关，甚至可省略设置电路板，所以可以有效缩小电子产品整体电路组件所需要的体积，进而有利于应用于小型化之电子产品。
如图3、3A、3B、3C及3D所示，其揭示本发明第二实施例的具有多次性开关的基板封装结构的上视图和组装示意图。本发明第二实施例是相似于本发明第一实施例，并沿用第一实施例的大部分图号，但所述第二实施例的具有多次性开关的基板封装结构具有不同的芯片22、开关24’及封装胶体23的构造。
如图3A所示，在本发明第二实施例中，所述基板21是在未相互切割之前即先进行设置所述芯片22，所述芯片22的所述有源表面221是朝向所述基板21，并通过多个凸块224电性连接所述基板21的承载面211上，因而形成一倒装芯片(flip chip)构造。虽然，本发明第二实施例的芯片22揭示的是一种通过凸块方式与所述基板21电性连接，但并不限于此。
如图3A及3B所示，本发明第二实施例的所述至少一开关24’是一种多次性的电路开关，其以表面贴装技术(SMT)的方法设于所述基板21上，虽然，本发明第二实施例的开关24’揭露的是一种按钮式开关(push button switch)，但并不限于此，例如亦可以是一种旋钮式开关(turn button switch)。在本发明第二实施例的开关24’具有一按键部241’及一环套242’。所述按键部241’是一按钮构造，其可提供导通电路或截断电路等二段式控制功能，以控制所述芯片22。或者，所述按键部241’是一旋钮构造，其可提供导通电路或截断电路等二段式控制功能或连续调变式控制功能，以控制所述芯片22。所述环套242’是套设于所述按键241’根部的周边，其作用将另于下文详细说明。
接着，如图3C所示，本发明第二实施例利用所述封装胶体23封装所述至少一芯片22及所述开关24’于所述基板21上，随后再将所述基板21切割使其互相分开。其中，所述封装胶体23露出所述按键部241’及所述环套242’。在本发明的第二实施例中，所述环套242’可优选由硅胶或橡胶等具弹性的材料加以制成，因此可确保所述封装胶体23在封装过程中不会溢入所述按键部241’，以使所述按键部241’可以按压自如。再者，所述环套242’较佳具有一高度大于该封装胶体23的一预设高度，如此在封装过程中，所述环套242’的上表面能弹性抵接在一封装模具(未绘示)的模穴内表面上，以确实防止上述溢胶问题。
接着，如图3D所示，本发明第一实施例的所述基板21的讯号输出面212上电性连接多个输出端子25，所述输出端子25可选自锡球、针脚或接点，其用以电性连接及固定于外部的电路组件(例如电脑的主机板或行动电话的电路板)上。
如上所述，因为所述至少一开关24’能提供所述至少一芯片22所需要的控制功能，因此，本发明第二实施例的基板封装结构能利用设于所述基板21上的至少一开关24’来直接控制所述芯片22，因而使得与所述基板封装结构相连接的一外部电路板(例如电脑的主机板或行动电话的电路板)不需另外设置电路开关，甚至可省略设置电路板。本发明第二实施例的具有多次性开关的基板封装结构揭示所述开关24’的按键部241’是部份露出所述封装胶体23外，并通过所述环套242’确保所述封装胶体23之封胶在封装过程中不会溢入所述按键部241’，而且亦可有效缩小整体电路组件所需要的体积。另外，所述封装胶体23封装所述至少一芯片22及所述开关24’于所述基板21上，能提高所述基板21和开关24’的结合强度。另外，所述开关24’的壳体上表面及所述按键部241’也可以是全部露出所述封装胶体23外，如此就不需要设置所述环套242’于所述按键部241’。
如图4、4A、4B、及4C所示，其揭示本发明第三实施例的具有多次性开关的基板封装结构的上视图和组装示意图。本发明第三实施例是相似于本发明第一实施例，并沿用第一实施例的大部分图号，但所述第三实施例的具有多次性开关的基板封装结构具有不同开关24”的构造。
如图4A所示，在本发明第三实施例中，所述基板21的承载面211上设有至少一对电路接点213，所述电路接点213具有一常闭回路之两端，其接点形状可优选自一螺旋形或一指叉形，但并不限于此。所述开关24”是一种软性薄膜式开关，所述开关24”可优选由硅胶或橡胶等具弹性的软性材质加以制成，其设有一按键部241”且下方具有一空隙240”，所述空隙240”的上方即所述按键部241”之内表面上设有一导电片243”。所述按键部241”是一类似按键的构造，其可提供导通电路或截断电路等二段式控制功能，以控制所述芯片22。
如图4B所示，在本发明第三实施例中，所述开关24”是利用黏贴或表面贴装技术(SMT)的方法固定于所述基板21的承载面211上，所述导电片243”是对应于所述电路接点213。
如图4C所示，在本发明第三实施例中，当按压所述按键部241”时，可使所述导电片243”接触所述电路接点213，因此形成通路。因为所述至少一开关24”能提供所述至少一芯片22所需要的控制功能，因此，本发明第三实施例的基板封装结构能利用设于所述基板21上的至少一开关24”来控制所述芯片22，因而使得与所述基板封装结构相连接的一外部电路板(例如电脑的主机板或行动电话的电路板)不需另外设置电路开关，甚至可省略设置电路板。并且，薄膜式开关可以使所述开关24”薄型化，进而更缩小整体电路组件所需要的体积。并且有利于简化组装程序及降低制造成本。再者，依产品需求，所述至少一芯片22的高度可选择等于、低于或高于所述封装胶体23的一预设高度。
如图5所示，其揭示本发明第四实施例的具有多次性开关的基板封装结构的上视图。本发明第四实施例是相似于本发明第三实施例，并沿用第三实施例的大部分图号，但所述第四实施例的具有多次性开关的基板封装结构具有不同电路接点213及开关24”’的构造。
如图5所示，所述开关24”’是一种多按键的薄膜式按键开关，本发明第四实施例中揭示的是一种多向式开关(multi-directional switch)，特别是一种十字形薄膜式开关，所述按键开关24”’具有5个按键部241”’。所述基板21的承载面211上对应于所述按键部241”’分别设有5对电路接点213，因此能提供5组按键来控制所述芯片22。虽然，本发明第四实施例的基板封装结构揭示的按键数量是5个，但并不限于此数目。本发明第四实施例的基板封装结构，其利用多按键的薄膜式开关可以使所述开关24”’薄型化，并提供所述芯片更多的控制功能。再者，相较于图1至3是在所述基板21的讯号输出面212上电性连接多个输出端子25，本发明第四实施例的基板封装结构可以省略设置输出端子25的构造，并直接在所述基板21的承载面211上形成数个输出接垫26，以电性连接及固定于外部电子产品的电路组件(例如电脑或行动电话的线路或插槽)上，甚至使电子产品可省略设置电路板(例如电脑的主机板或行动电话的电路板)。
如上所述，相较于图1中现有具有多次性开关的电路板结构，需要较大的电路板体积，无法适用于小型化电子产品的发展等缺陷，图2至5中本发明在所述基板21上设有至少一开关24，能提供所述至少一芯片22所需要的控制功能，因此，本发明各实施例的具有多次性开关的基板封装结构，能利用设于所述基板21上的至少一开关24来控制所述芯片22，使得与基板封装结构相连接的电路板(例如电脑的主机板或行动电话的电路板)不需另外设置电路开关，甚至可省略设置电路板，所以可以有效缩小电子产品整体电路组件所需要的体积，进而应用于小型化之电子产品。再者，由于适用在不同的开关种类，因而亦有利于扩大产品应用范围。另外，本发明亦可简化组装程序及降低制造成本。
本发明已由上述相关实施例加以描述，然而上述实施例仅为实施本发明的范例。必需指出的是，已公开的实施例并未限制本发明的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本发明的范围内。

Claims (10)

1.一种具有多次性开关的基板封装结构，其特征在于：所述基板封装结构包含：一基板、至少一芯片、一封装胶体及至少一开关；所述基板具有一承载面，其承载及电性连接所述至少一芯片；所述至少一开关结合于所述基板的承载面上；所述封装胶体封装所述至少一芯片于所述基板上。
2.如权利要求1所述的具有多次性开关的基板封装结构，其特征在于：所述至少一开关是选自翘板式开关、按钮式开关、旋钮式开关、软性薄膜式开关或多向式开关。
3.如权利要求1所述的具有多次性开关的基板封装结构，其特征在于：所述基板另具有一讯号输出面，所述讯号输出面上设有多个输出端子。
4.如权利要求1所述的具有多次性开关的基板封装结构，其特征在于：所述芯片具有一有源表面及相对的一背面，所述背面黏贴于所述承载面，所述有源表面通过多个连接线电性连接所述基板。
5.如权利要求1所述的具有多次性开关的基板封装结构，其特征在于：所述芯片具有一有源表面及相对的一背面，所述所述有源表面朝向所述承载面，通过多个凸块电性连接及固定于所述基板。
6.如权利要求2所述的具有多次性开关的基板封装结构，其特征在于：所述软性薄膜式开关设有至少一导电片，所述承载面对应所述导电片设有至少一对电路接点。
7.如权利要求1所述的具有多次性开关的基板封装结构，其特征在于：所述封装胶体还封装所述至少一开关于所述基板上，所述开关具有一按键部，所述按键部露出所述封装胶体外。
8.如权利要求7所述的具有多次性开关的基板封装结构，其特征在于：所述按键部与所述封装胶体间设有一环套。
9.如权利要求8所述的具有多次性开关的基板封装结构，其特征在于：所述环套选自弹性材料的环套。
10.如权利要求8所述的具有多次性开关的基板封装结构，其特征在于：所述环套具有一高度大于该封装胶体的一高度。
CN200910128598A 2009-03-19 2009-03-19 具有多次性开关的基板封装结构 Pending CN101840907A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN200910128598A CN101840907A (zh) 2009-03-19 2009-03-19 具有多次性开关的基板封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910128598A CN101840907A (zh) 2009-03-19 2009-03-19 具有多次性开关的基板封装结构

Publications (1)

Publication Number Publication Date
CN101840907A true CN101840907A (zh) 2010-09-22

Family

ID=42744189

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910128598A Pending CN101840907A (zh) 2009-03-19 2009-03-19 具有多次性开关的基板封装结构

Country Status (1)

Country Link
CN (1) CN101840907A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114245633A (zh) * 2021-11-30 2022-03-25 中航光电科技股份有限公司 多通道数字光模块气密封装结构及陶瓷电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114245633A (zh) * 2021-11-30 2022-03-25 中航光电科技股份有限公司 多通道数字光模块气密封装结构及陶瓷电路板

Similar Documents

Publication Publication Date Title
US6291259B1 (en) Stackable ball grid array semiconductor package and fabrication method thereof
US6503781B2 (en) Molded ball grid array
CN101901791B (zh) 一个可用于多封装组件的模组以及一种制作该模组和多封装组件的方法
KR20100130611A (ko) 내장된 플립 칩을 포함하는 반도체 다이 패키지
US6104095A (en) Printed circuit board and chip-on-board packages using same
US20090108431A1 (en) Inverted package-on-package (POP) assemblies and packaging methods for integrated circuits
CN112670253B (zh) 多裸片封装结构、芯片及方法
US6916683B2 (en) Methods of fabricating a molded ball grid array
US6740973B1 (en) Stacked structure for an image sensor
CN100466246C (zh) 用于封装的柔性基板
CN101840907A (zh) 具有多次性开关的基板封装结构
JP2001035961A (ja) 半導体装置及びその製造方法
US20110198744A1 (en) Land grid array package capable of decreasing a height difference between a land and a solder resist
KR20070053660A (ko) 집적 회로 칩의 단일 열 결합 패드 배열체
CN211555883U (zh) 芯片封装结构和电子设备
TW200425195A (en) Push-button switch
KR100784103B1 (ko) 반도체 패키지
JP3107385U (ja) チップの封入構造
JPH01272144A (ja) 半導体装置とその組立方法
KR20010028992A (ko) 반도체 패키지 및 그의 제조 방법
KR100578660B1 (ko) 반도체 패키지의 구조 및 그 제조방법
JPH05175376A (ja) 半導体装置
KR20020091975A (ko) 적층된 초박형 패키지
KR20060079471A (ko) 실장 높이가 감소된 반도체 패키지 소자 및 그 제조 방법
KR100525450B1 (ko) 반도체 칩 적층형 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100922