CN101826065A - 一种usb信号转换接口电路 - Google Patents

一种usb信号转换接口电路 Download PDF

Info

Publication number
CN101826065A
CN101826065A CN200910078861A CN200910078861A CN101826065A CN 101826065 A CN101826065 A CN 101826065A CN 200910078861 A CN200910078861 A CN 200910078861A CN 200910078861 A CN200910078861 A CN 200910078861A CN 101826065 A CN101826065 A CN 101826065A
Authority
CN
China
Prior art keywords
field effect
effect transistor
switching
grid
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910078861A
Other languages
English (en)
Other versions
CN101826065B (zh
Inventor
范涛
杜波
袁国顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN2009100788610A priority Critical patent/CN101826065B/zh
Publication of CN101826065A publication Critical patent/CN101826065A/zh
Application granted granted Critical
Publication of CN101826065B publication Critical patent/CN101826065B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种USB信号转换接口电路,包括:上拉场效应晶体管(M7)、下拉场效应晶体管(M2)、第三开关场效应晶体管(M3)、第四开关场效应晶体管(M4)、第五开关场效应晶体管(M5)、第六开关场效应晶体管(M6)、第一传输门(TR1)、第二传输门(TR2)、第一输出驱动场效应晶体管(M0)、第二输出驱动场效应晶体管(M1)、第八场效应晶体管(M8)和第九场效应晶体管(M9),第八场效应晶体管(M8)和第九场效应晶体管(M9)正反互连作为电容,能够产生相对稳定的电容值。利用本发明,使信号转换电路可以使用CMOS标准数字工艺实现,在满足USB接口标准要求的情况下,省去POLY2层,减少成本和面积。

Description

一种USB信号转换接口电路
技术领域
本发明涉及USB接口技术领域,具体涉及一种USB信号转换接口电路,该USB信号转换接口电路采用正反互连的MOS电容代替双多晶硅电容,从而可以采用标准数字工艺实现信号转换接口,降低成本,节省面积。
背景技术
随着电子技术的不断发展,USB已经发展成为一种接口标准,其应用也越来越广泛。常用的USB控制芯片中,存在信号转换接口电路,其作用是将控制器输出的数字信号转换为符合USB标准的差分的输出信号,具体来说就是要求输出信号在从低到高的转换过程中,具有一定的转换时间,这个转换时间要满足一定的指标,同时差分信号的转换点等其它指标也要满足一定的要求。
如图1所示,图1是常规的USB的输出接口电路的示意图。其中VB 1为M7管提供偏置电压,提供上拉电流,VB2为M2管提供偏置电压,提供下拉电流,由控制器输出的控制信号Vin经过两相不交叠时钟产生电路产生同相信号Vinp和反向信号Vinn,Vinp1和Vinp2由信号Vinp信号产生,因此与信号Vin同相,Vinn1和Vinn2由信号Vinn信号反向后产生,因此与信号Vin同相,并且Vinp1、Vinp2和Vinn1、Vinn2存在一定的延时。
当信号由高变低时,晶体管M6开启,上面传输门TR1开启,此时晶体管M0栅电压逐渐升高,M0逐渐开启,输出信号逐渐降低,此时由于电容的存在,使得输出信号缓慢降低。
当信号由低变高时,晶体管M3开启,下面传输门TR2开启,此时晶体管M0栅电压逐渐降低,M1逐渐开启,输出信号逐渐升高,此时由于电容的存在,使得输出信号缓慢升高。
此电路中电容是很关键的元件,在输出电压从低到高和从高到低的变化中,稳定的电容值决定了输出信号是否能满足USB标准,常规电路中需要用到双多晶硅电容,从而很好的达到设计标准。而采用双多晶硅电容,有很多不利因素,一方面增大了面积,另一方面因为这一小部分电路而造成整个USB控制芯片都要采用混合信号工艺实现,增加了工艺和生产成本。
本发明的目的是设计一种新的电路结构,不仅能满足USB的标准要求,同时可以采用标准全数字工艺实现整个芯片,大大降低芯片成本。
发明内容
(一)要解决的技术问题
有鉴于此,本发明的主要目的在于提供一种USB信号转换接口电路,以满足USB的标准要求,并采用标准全数字工艺实现信号转换接口电路,降低芯片成本。
(二)技术方案
为达到上述目的,本发明提供了一种USB信号转换接口电路,该电路包括:上拉场效应晶体管M7、下拉场效应晶体管M2、第三开关场效应晶体管M3、第四开关场效应晶体管M4、第五开关场效应晶体管M5、第六开关场效应晶体管M6、第一传输门TR1、第二传输门TR2、第一输出驱动场效应晶体管M0、第二输出驱动场效应晶体管M1、第八场效应晶体管M8和第九场效应晶体管M9,其中,第八场效应晶体管M8和第九场效应晶体管M9正反互连作为电容,能够产生相对稳定的电容值。
上述方案中,所述第八场效应晶体管M8和第九场效应晶体管M9是增强型场效应晶体管,或者是耗尽型场效应晶体管;所述第八场效应晶体管M8的漏极、源极和衬底相连接,并与第九场效应晶体管M9的栅极相连接,第九场效应晶体管M9的漏极、源极和衬底相连接,并与第八场效应晶体管M8的栅极相连接;第八场效应晶体管M8的栅极与第一传输门TR1和第二传输门TR2的Z端相连接,第九场效应晶体管M9的栅极与第二输出驱动场效应晶体管M1的漏极相连接。
上述方案中,所述上拉场效应晶体管M7为PMOS管,第五开关场效应晶体管M5为NMOS管,第六开关场效应晶体管M6为PMOS管,上拉场效应晶体管M7提供上拉电流。
上述方案中,所述上拉场效应晶体管M7的源极和衬底接电源,漏极接第六开关场效应晶体管M6的源极,栅极接偏置电压VB1,第六开关场效应晶体管M6的衬底接电源,漏极接第五开关场效应晶体管M5的漏极,栅极接控制信号Vinp2,第五开关场效应晶体管M5的源极和衬底接地,栅极接控制信号Vinp1。
上述方案中,所述下拉场效应晶体管M2为NMOS管,第三开关场效应晶体管M3为NMOS管,第四开关场效应晶体管M4为PMOS管,下拉场效应晶体管M2提供下拉电流。
上述方案中,所述下拉场效应晶体管M2的源极和衬底接地,漏极接第三开关场效应晶体管M3的源极,栅极接偏置电压VB2,第三开关场效应晶体管M3的衬底接地,漏极接第四开关场效应晶体管M4的漏极,栅极接控制信号Vinn2,第四开关场效应晶体管M4的源极和衬底接电源,栅极接控制信号Vinn1。
上述方案中,所述第一输出驱动场效应晶体管M0为输出信号提供下拉电流,第二输出驱动场效应晶体管M1为输出信号提供上拉电流,第二输出驱动场效应晶体管M1的源极和衬底接电源,漏极接第一输出驱动场效应晶体管M0的漏极,第一输出驱动场效应晶体管M0的源极和衬底接地。
上述方案中,所述上拉场效应晶体管M7的栅极接第一偏置电压VB1,所述下拉场效应晶体管M2的栅极接第二偏置电压VB2,由控制器输出的控制信号生成Vinn1和Vinp1,Vinn1和Vinp1相差一个小的延时,确保第一输出驱动场效应晶体管M0和第二输出驱动场效应晶体管M1不同时开启和关断。
上述方案中,所述Vinp1两级反向后产生Vinp2,确保第五开关场效应晶体管M5和第六开关场效应晶体管M6不同时开启或关断;所述Vinn1四级反向后产生Vinn2,确保第三开关场效应晶体管M3和第四开关场效应晶体管M4不同时开启或关断;Vinp1-和Vinn1-分别为Vinp1和Vinn1的反向信号。
上述方案中,所述第一传输门TR1的I端接第六开关场效应晶体管M6的漏极,并与第一输出驱动场效应晶体管M0的栅极相连接;所述第二传输门TR2的I端接第四开关场效应晶体管M4的漏极,并与第二输出驱动场效应晶体管M1的栅极相连接;所述第一传输门TR1的Z端和所述第二传输门TR2的Z端短接。
(三)有益效果
本发明的优点在于:
1、本发明提供的这种USB信号转换接口电路,采用正反相连的MOS电容代替电容,从而使信号转换电路可以使用CMOS标准数字工艺实现。
2、本发明提供的这种USB信号转换接口电路,在满足USB接口的标准要求的情况下,可以省去POLY2层,从而可以采用全数字工艺实现整个电路,因而可以大大减少成本,同时,大大减小了面积。
3、本发明提供的这种USB信号转换接口电路,可以使整个USB控制芯片采用CMOS标准数字工艺实现,成本低。
4、本发明提供的这种USB信号转换接口电路,可以采用较低成本的CMOS工艺实现,容易片上集成,具有很高的实用价值。
附图说明
图1是常规的USB的输出接口电路的示意图;
图2是本发明提供的USB信号转换接口电路的示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本发明进一步详细说明。
本发明提供的USB信号转换接口电路,采用正反互联的PMOS管替代电容,并通过适当的偏置电压的设置,实现信号转换功能,可以用标准数字工艺实现接口电路,从而保证整个芯片可以采用数字工艺实现。
如图2所示,图2是本发明提供的USB信号转换接口电路的示意图,该电路包括:上拉场效应晶体管M7、下拉场效应晶体管M2、第三开关场效应晶体管M3、第四开关场效应晶体管M4、第五开关场效应晶体管M5、第六开关场效应晶体管M6、第一传输门TR1、第二传输门TR2、第一输出驱动场效应晶体管M0、第二输出驱动场效应晶体管M1、第八场效应晶体管M8和第九场效应晶体管M9,其中,第八场效应晶体管M8和第九场效应晶体管M9正反互连作为电容,能够产生相对稳定的电容值。
第八场效应晶体管M8和第九场效应晶体管M9是增强型场效应晶体管,或者是耗尽型场效应晶体管;所述第八场效应晶体管M8的漏极、源极和衬底相连接,并与第九场效应晶体管M9的栅极相连接,第九场效应晶体管M9的漏极、源极和衬底相连接,并与第八场效应晶体管M8的栅极相连接;第八场效应晶体管M8的栅极与第一传输门TR1和第二传输门TR2的Z端相连接,第九场效应晶体管M9的栅极与第二输出驱动场效应晶体管M1的漏极相连接。
上拉场效应晶体管M7为PMOS管,第五开关场效应晶体管M5为NMOS管,第六开关场效应晶体管M6为PMOS管,上拉场效应晶体管M7提供上拉电流。
上拉场效应晶体管M7的源极和衬底接电源,漏极接第六开关场效应晶体管M6的源极,栅极接偏置电压VB1,第六开关场效应晶体管M6的衬底接电源,漏极接第五开关场效应晶体管M5的漏极,栅极接控制信号Vinp2,第五开关场效应晶体管M5的源极和衬底接地,栅极接控制信号Vinp1。
下拉场效应晶体管M2为NMOS管,第三开关场效应晶体管M3为NMOS管,第四开关场效应晶体管M4为PMOS管,下拉场效应晶体管M2提供下拉电流。下拉场效应晶体管M2的源极和衬底接地,漏极接第三开关场效应晶体管M3的源极,栅极接偏置电压VB2,第三开关场效应晶体管M3的衬底接地,漏极接第四开关场效应晶体管M4的漏极,栅极接控制信号Vinn2,第四开关场效应晶体管M4的源极和衬底接电源,栅极接控制信号Vinn1。
第一输出驱动场效应晶体管M0为输出信号提供下拉电流,第二输出驱动场效应晶体管M1为输出信号提供上拉电流,第二输出驱动场效应晶体管M1的源极和衬底接电源,漏极接第一输出驱动场效应晶体管M0的漏极,第一输出驱动场效应晶体管M0的源极和衬底接地。
上拉场效应晶体管M7的栅极接第一偏置电压VB1,所述下拉场效应晶体管M2的栅极接第二偏置电压VB2,由控制器输出的控制信号生成Vinn1和Vinp1,Vinn1和Vinp1相差一个小的延时,确保第一输出驱动场效应晶体管M0和第二输出驱动场效应晶体管M1不同时开启和关断。
Vinp1两级反向后产生Vinp2,确保第五开关场效应晶体管M5和第六开关场效应晶体管M6不同时开启或关断;所述Vinn1四级反向后产生Vinn2,确保第三开关场效应晶体管M3和第四开关场效应晶体管M4不同时开启或关断;Vinp1-和Vinn1-分别为Vinp1和Vinn1的反向信号。
第一传输门TR1的I端接第六开关场效应晶体管M6的漏极,并与第一输出驱动场效应晶体管M0的栅极相连接;所述第二传输门TR2的I端接第四开关场效应晶体管M4的漏极,并与第二输出驱动场效应晶体管M1的栅极相连接;所述第一传输门TR1的Z端和所述第二传输门TR2的Z端短接。
再参照图2,本发明的电路结构采用标准CMOS数字工艺。PMOS管M1为输出信号提供上拉电流,NMOS管M0为输出信号提供下拉电流,这两个MOS管的管子尺寸,可根据输出负载的要求设计,提供足够的驱动。PMOS管M4和NMOS管M3为开关管,NMOS管M2提供下拉电流,PMOS管M6和NMOS管M5为开关管,PMOS管M7提供上拉电流。VB1和VB2为偏置电压,由控制器输出的控制信号生成Vinn1和Vinp1,Vinn1和Vinp1相差一个小的延时,确保输出级PMOS管M1和NMOS管M0不同时开启和关断。Vinp1两级反向后产生Vinp2,确保PMOS管M6和NMOS管M5不同时开启或关断。Vinn1四级反向后产生Vinn2,确保PMOS管M4和NMOS管M3不同时开启或关断,Vinp1-和Vinn1-分别为Vinp1和Vinn1的反向信号。
当控制信号由高变低时,Vinn1和Vinn2由高变低,PMOS管M4开启,NMOS管M3关断,传输门TR2关断,因此PMOS管M1的栅极变为Vdd,将PMOS管M1关断,Vinp1和Vinp2由高变低,PMOS管M6开启,NMOS管M5关断,传输门TR1开启,由于PMOS管M7的漏源电压差大于栅源电压与阈值之差(|VDS7|>|VGS7-VTH7|),PMOS管M7处于饱和区,NMOS管M0的栅极缓慢升高,此时NMOS管M0没有完全开启,所以输出电压即M0的漏极电压缓慢下降。当PMOS管M7的漏源电压差小于栅源电压与阈值之差(|VDS7|<|VGS7-VTH7|),PMOS管M7进入线性区,NMOS管M0的栅极快速上升,此时NMOS管M0进入完全开启,输出端下拉电流增大,但由于输出端与NMOS管M0的栅极存在一个电容,所以输出的电压受到M0的栅极快速上升的牵制,因此仍然以比较缓慢的速度下降,直至下降到地电平。因此在信号由高到低的转换过程中,输出信号存在一定的由高到低的转换时间,满足USB输出信号标准。
当信号从低到高转换时,Vinp1和Vinp2由低变高,NMOS管M5开启,PMOS管M6关断,传输门TR1关断,因此NMOS管M0的栅极变为地。将NMOS管M0关断,Vinn1和Vinn2由低变高,PMOS管M4关断,NMOS管M3开启,传输门TR2开启,由于NMOS管M2的漏源电压差大于栅源电压与阈值之差(|VDS2|>|VGS2-VTH2|),NMOS管M2处于饱和区,PMOS管M1的栅极缓慢降低,此时PMOS管M1没有完全开启,所以输出电压即M1的漏极电压缓慢上升。当NMOS管M2的漏源电压差小于栅源电压与阈值之差(|VDS2|<|VGS2-VTH2|),PMOS管M2进入线性区,PMOS管M1的栅极快速下降,此时PMOS管M1进入完全开启,输出端上拉电流增大,但由于输出端与PMOS管M1的栅极存在一个电容,所以输出电压的上升受到M1的栅极快速下降的牵制,因此仍然以比较缓慢的速度上升,直至电源电压。因此在信号由低到高的转换过程中,输出信号存在一定的由低到高的转换时间,满足USB输出信号标准。
以上是本发明的信号转换电路的具体实施和工作原理,设计时需要根据模拟仿真具体设计电路中各种晶体管的尺寸,偏置电压VB1和VB2采用常用各种偏置电压产生方法均可,根据模拟仿真设置具体电压值,控制信号Vinp 1、Vinp2和Vinn1、Vinn2可采用两相不交叠时钟产生电路等各种能产生信号延时的方法实现。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种USB信号转换接口电路,该电路包括:上拉场效应晶体管(M7)、下拉场效应晶体管(M2)、第三开关场效应晶体管(M3)、第四开关场效应晶体管(M4)、第五开关场效应晶体管(M5)、第六开关场效应晶体管(M6)、第一传输门(TR1)、第二传输门(TR2)、第一输出驱动场效应晶体管(M0)、第二输出驱动场效应晶体管(M1)、第八场效应晶体管(M8)和第九场效应晶体管(M9),其中,第八场效应晶体管(M8)和第九场效应晶体管(M9)正反互连作为电容,能够产生相对稳定的电容值。
2.根据权利要求1所述的USB信号转换接口电路,其特征在于,所述第八场效应晶体管(M8)和第九场效应晶体管(M9)是增强型场效应晶体管,或者是耗尽型场效应晶体管;
所述第八场效应晶体管(M8)的漏极、源极和衬底相连接,并与第九场效应晶体管(M9)的栅极相连接,第九场效应晶体管(M9)的漏极、源极和衬底相连接,并与第八场效应晶体管(M8)的栅极相连接;第八场效应晶体管(M8)的栅极与第一传输门(TR1)和第二传输门(TR2)的Z端相连接,第九场效应晶体管(M9)的栅极与第二输出驱动场效应晶体管(M1)的漏极相连接。
3.根据权利要求1所述的USB信号转换接口电路,其特征在于,所述上拉场效应晶体管(M7)为PMOS管,第五开关场效应晶体管(M5)为NMOS管,第六开关场效应晶体管(M6)为PMOS管,上拉场效应晶体管(M7)提供上拉电流。
4.根据权利要求3所述的USB信号转换接口电路,其特征在于,所述上拉场效应晶体管(M7)的源极和衬底接电源,漏极接第六开关场效应晶体管(M6)的源极,栅极接偏置电压VB1,第六开关场效应晶体管(M6)的衬底接电源,漏极接第五开关场效应晶体管(M5)的漏极,栅极接控制信号Vinp2,第五开关场效应晶体管(M5)的源极和衬底接地,栅极接控制信号Vinp1。
5.根据权利要求1所述的USB信号转换接口电路,其特征在于,所述下拉场效应晶体管(M2)为NMOS管,第三开关场效应晶体管(M3)为NMOS管,第四开关场效应晶体管(M4)为PMOS管,下拉场效应晶体管(M2)提供下拉电流。
6.根据权利要求5所述的USB信号转换接口电路,其特征在于,所述下拉场效应晶体管(M2)的源极和衬底接地,漏极接第三开关场效应晶体管(M3)的源极,栅极接偏置电压VB2,第三开关场效应晶体管(M3)的衬底接地,漏极接第四开关场效应晶体管(M4)的漏极,栅极接控制信号Vinn2,第四开关场效应晶体管(M4)的源极和衬底接电源,栅极接控制信号Vinn1。
7.根据权利要求1所述的USB信号转换接口电路,其特征在于,所述第一输出驱动场效应晶体管(M0)为输出信号提供下拉电流,第二输出驱动场效应晶体管(M1)为输出信号提供上拉电流,第二输出驱动场效应晶体管(M1)的源极和衬底接电源,漏极接第一输出驱动场效应晶体管(M0)的漏极,第一输出驱动场效应晶体管(M0)的源极和衬底接地。
8.根据权利要求1所述的USB信号转换接口电路,其特征在于,所述上拉场效应晶体管(M7)的栅极接第一偏置电压(VB1),所述下拉场效应晶体管(M2)的栅极接第二偏置电压(VB2),由控制器输出的控制信号生成Vinn1和Vinp1,Vinn1和Vinp1相差一个小的延时,确保第一输出驱动场效应晶体管(M0)和第二输出驱动场效应晶体管(M1)不同时开启和关断。
9.根据权利要求8所述的USB信号转换接口电路,其特征在于,
所述Vinp1两级反向后产生Vinp2,确保第五开关场效应晶体管(M5)和第六开关场效应晶体管(M6)不同时开启或关断;
所述Vinn1四级反向后产生Vinn2,确保第三开关场效应晶体管(M3)和第四开关场效应晶体管(M4)不同时开启或关断;
Vinp1-和Vinn1-分别为Vinp1和Vinn1的反向信号。
10.根据权利要求1所述的USB信号转换接口电路,其特征在于,所述第一传输门(TR1)的I端接第六开关场效应晶体管(M6)的漏极,并与第一输出驱动场效应晶体管(M0)的栅极相连接;
所述第二传输门(TR2)的I端接第四开关场效应晶体管(M4)的漏极,并与第二输出驱动场效应晶体管(M1)的栅极相连接;
所述第一传输门(TR1)的Z端和所述第二传输门(TR2)的Z端短接。
CN2009100788610A 2009-03-04 2009-03-04 一种usb信号转换接口电路 Expired - Fee Related CN101826065B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009100788610A CN101826065B (zh) 2009-03-04 2009-03-04 一种usb信号转换接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009100788610A CN101826065B (zh) 2009-03-04 2009-03-04 一种usb信号转换接口电路

Publications (2)

Publication Number Publication Date
CN101826065A true CN101826065A (zh) 2010-09-08
CN101826065B CN101826065B (zh) 2011-08-31

Family

ID=42689986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009100788610A Expired - Fee Related CN101826065B (zh) 2009-03-04 2009-03-04 一种usb信号转换接口电路

Country Status (1)

Country Link
CN (1) CN101826065B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108632710A (zh) * 2018-05-11 2018-10-09 深圳市天微电子股份有限公司 主动降噪芯片、装置及方法
CN109545166A (zh) * 2017-09-21 2019-03-29 三星电子株式会社 终端电路和接口装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109545166A (zh) * 2017-09-21 2019-03-29 三星电子株式会社 终端电路和接口装置
CN109545166B (zh) * 2017-09-21 2022-06-07 三星电子株式会社 终端电路和接口装置
CN108632710A (zh) * 2018-05-11 2018-10-09 深圳市天微电子股份有限公司 主动降噪芯片、装置及方法

Also Published As

Publication number Publication date
CN101826065B (zh) 2011-08-31

Similar Documents

Publication Publication Date Title
US20050174158A1 (en) Bidirectional level shifter
JPS63112893A (ja) 半導体集積回路
CN101001085A (zh) 信号采样保持电路
CN101826065B (zh) 一种usb信号转换接口电路
US7671655B2 (en) Level conversion circuit for a semiconductor circuit
CN108199701B (zh) 一种高速的cmos传输门开关电路
CN101964648B (zh) 一种用高精度低压比较器组成的高阈值电压比较电路
CN101951246A (zh) 静态电压电平恢复器
CN103281085B (zh) 数模转换器
CN103199850B (zh) 一种低压差分信号发送器输出级驱动电路
WO2023024805A1 (zh) 电平移位电路及电子设备
CN204068924U (zh) 低脉冲输出电路及应用低脉冲输出电路的设备
WO2023035513A1 (zh) 一种电平转换电路及芯片
CN107872204A (zh) 一种低功耗小面积大增益的新型tda电路
CN113285706B (zh) 一种电压电平转换电路
CN210168022U (zh) 多输入的开漏输出电路
CN110545098B (zh) 一种cmos电平转换器、运行方法、装置、设备
CN203055909U (zh) 一种合成结构的高压器件
CN206481277U (zh) 一种时钟产生电路
CN107517045B (zh) 一种环形振荡器
CN105790574A (zh) 一种电压倍增电路
CN203691376U (zh) 一种单端输入的电压转换电路
CN217307667U (zh) 一种电平位移电路
CN103281063A (zh) Set/mos混合电路构成的选通逻辑电路
CN110690820A (zh) 一种用于Buck电路的上管栅源电压采样电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110831

CF01 Termination of patent right due to non-payment of annual fee