CN101792113B - 用于保护布线和集成电路器件的方法和装置 - Google Patents

用于保护布线和集成电路器件的方法和装置 Download PDF

Info

Publication number
CN101792113B
CN101792113B CN2010101494814A CN201010149481A CN101792113B CN 101792113 B CN101792113 B CN 101792113B CN 2010101494814 A CN2010101494814 A CN 2010101494814A CN 201010149481 A CN201010149481 A CN 201010149481A CN 101792113 B CN101792113 B CN 101792113B
Authority
CN
China
Prior art keywords
conductor
layer
integrated circuit
guard cover
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010101494814A
Other languages
English (en)
Other versions
CN101792113A (zh
Inventor
罗伯特·L·安德森
大卫·雷耶斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Altera Corp
Original Assignee
Altera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Altera Corp filed Critical Altera Corp
Publication of CN101792113A publication Critical patent/CN101792113A/zh
Application granted granted Critical
Publication of CN101792113B publication Critical patent/CN101792113B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225Shielding layers formed together with wiring layers
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0009Structural features, others than packages, for protecting a device against environmental influences
    • B81B7/0012Protection against reverse engineering, unauthorised use, use in unintended manner, wrong insertion or pin assignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Micromachines (AREA)

Abstract

本发明描述了一种用于保护集成电路中的导体的方法和装置。保护覆盖物可沿导体放置在其大部分长度之上,同时允许导体的一部分被暴露。该保护覆盖物可被配置为隧道,该隧道沿导体延伸到其大部分长度,且可用于防止集成电路工作期间发生电短路。根据本发明的一个具体实施例,集成电路可被配置为具有暴露在空气中的有源机械元件的微加工器件。

Description

用于保护布线和集成电路器件的方法和装置
本申请是分案申请,其母案申请的申请号为03153258.6,申请日为2003年8月11日,发明名称为“用于保护布线和集成电路器件的方法和装置”。
技术领域
本发明的以下具体实施例一般涉及集成电路。更具体地,这些具体实施例涉及微加工(MEMS)器件。
背景技术
在集成电路中,通常设置不同的材料层以制造集成电路。该方法是通过沉积钝化层以保护早先沉积的材料层来实现。而且,通常在集成电路上覆盖塑性材料以防止其损坏。然而,鉴于有些集成电路由有源机械元件构成的事实,不允许在这些集成电路上覆盖这样的钝化层。
例如,在微加工(MEMS)器件领域,通常提供有源机械元件(例如反射器),其需要暴露在空气中。在MEMS器件是由反射器构成的情况下,这些反射器必须能够接收光传送信号,以使这些传送信号能够通过来自这些反射器的反射适当地发送。类似地,例如,其它元件允许各种光信号的折射或衍射。这些仅仅是例子,因为MEMS器件可由其它有源机械元件构成。由于当这样的有源机械元件必须自由地移动和接收信号时不能将钝化材料涂覆到整个电路上这一事实,这样的MEMS器件使集成电路元件的封装变得困难。
集成电路制造的一个方面是材料沉积,以形成在整个集成电路中传送电信号的导体。这通常通过沉积适合在整个集成电路中传送特定电信号的导电材料来实现。一种这样的导电材料是多晶硅,其是导电的,用于集成电路中传送数字信号。在正常情况下,当制造传统的集成电路时,这样的导电材料可用其它材料并尽可能用钝化层封装,以保护导电材料免于暴露在制造工艺中经常出现的外部微粒。然而,在MEMS器件的制造过程中,使用这样的封装材料通常是不可能的,原因在于这些有源机械元件不能在不破坏其功能的条件下被封装。因此,在封装MEMS器件的过程中,有时有必要沉积暴露在空气中的导体,其结果是存在的无规律微粒容易使其短路。
例如,这样的无规律微粒可以仅仅是存在于制造集成电路的空气中的灰尘微粒。通常,通过使用严格的过滤控制将这类微粒从加工环境中过滤掉,但是,这样的过滤不可能总是挡住每个微粒。因此,一些微粒仍然能够漏过过滤处理,且能够使暴露的导体短路。
然而,更通常的是,在MEMS器件的多个制造步骤中,制造工艺本身导致硅碎片没有被完全去除。例如,通常利用接连的材料层沉积以及部分这些材料层的中间去除来完成制造工艺。当这些层相遇时,通常从已经除去其它材料的边缘得到材料碎片。硅是非常易碎的,因此,在材料层相遇的边缘的硅片容易脱落,产生漂移至电路的其它部分的自由微粒。这些自由微粒不是计划中的,但是,它们并不是不常见的。有时,这些微粒被称之为“纵梁(stringer)”。而且,纵梁可由牺牲微粒产生,该牺牲微粒是在制造工艺过程中释放的且仍未被该工艺的步骤完全去除的牺牲微粒。例如,有时,本来打算将材料蚀刻掉,但仅被脱离出来,而未从集成电路上去除。因此,这可导致纵梁自由地移动到电路的其它部分。
由于存在固有的灰尘和纵梁,这些微粒可在集成电路工作期间造成导体短路。MEMS器件常常和典型的集成电路不同。即,在电路区域给定单位内具有暴露导体的高密度的情况下,MEMS器件经常以非常高的电压工作。相反,在导体彼此绝缘的情况下,典型的集成电路(例如,存储器件)通常以非常低的电压工作。而且,这样的典型绝缘集成电路器件通常不具有在MEMS器件中通常具有的暴露布线密度。结果,由于存在的高压和以如此高的电势差工作的暴露导体的邻近,MEMS器件容易短路。例如,与在例如一些标准集成电路存储器件中使用的5伏信号相比,这样的电压可以是数百伏。
因此,需要一种能够降低例如由于电短路而造成的MEMS器件损坏的发生机会的技术。
发明内容
本发明的一个具体实施例提供了一种减少由集成电路中的外部微粒造成损坏的发生的方法和装置。根据本发明的该具体实施例,提供了用于微加工器件的基板;提供了作为微加工器件的部分的导体,用于在微加工器件工作期间传导电信号;以及,提供了用于导体的保护覆盖物(protective covering),以便该导体被放置在基板和保护覆盖物之间。
根据本发明的另一个具体实施例,微加工器件可被制造,其包括基板;焊盘(bonding pad);放置在基板上的导体;其中该导体与该焊盘电连接;在该基板上设置有有源机械元件(activemechanical component),其中该有源机械元件被配置以相对于基板移动;以及放置在该导体上的保护覆盖物,以使导体被放置在保护覆盖物和基板之间。
根据本发明的另一个具体实施例,通过在导体上沉积一层材料为导体配置保护覆盖物,以形成至少部分在导体周围的隧道(tunnel)。因此,通过使用覆盖了导体的大部分长度的隧道,可防止导体的主要部分电短路。
根据本发明的另一个具体实施例,在导体周围可建立基环(ground ring)。可通过将导电材料与电路的基板电连接来实现这样的基环,以提供作为用于导体的保护覆盖物的等电位材料。因此,例如,等势面可用来使导体与在整个电路中移动的纵梁绝缘。
对于本领域技术人员而言,通过考虑结合附图的以下描述,其中阐明了用于实施本发明的具体实施例的某些方法、装置、以及制造物品,本发明的更多具体实施例是显而易见的。然而,应当理解,本发明并不限于所披露的细节,而是包括在本发明的精神和所附的权利要求的范围内的所有这样的改变和修改。
附图说明
图1是根据本发明的一个具体实施例的微加工器件的横截面图。
图2是根据本发明的一个具体实施例的微加工器件的平面图,示出了焊盘和有源机械元件以及被保护层覆盖的导体和具有暴露材料的导体。
图3是根据本发明的一个具体实施例的集成电路的横截面图,显示覆盖多于一个导体的材料保护层。
图4是示出根据本发明的一个具体实施例提供微加工器件的方法的流程图。
图5是示出根据本发明的一个具体实施例提供微加工器件的方法的流程图。
图6是示出根据本发明的一个具体实施例提供集成电路的方法的流程图。
图7是示出根据本发明的一个具体实施例提供集成电路的方法的流程图。
图8是示出根据本发明的一个具体实施例在导体上配置等电位阻挡层(equipotential barrier)的方法的流程图。
图9是根据本发明的一个具体实施例的集成电路的制造方法的横截面图。
图10是根据本发明的一个具体实施例的集成电路的制造方法的横截面图。
图11是根据本发明的一个具体实施例的集成电路的制造方法的横截面图。
图12是根据本发明的一个具体实施例的集成电路的制造方法的横截面图。
图13是根据本发明的一个具体实施例的集成电路的制造方法的横截面图。
图14是根据本发明的一个具体实施例的集成电路的制造方法的横截面图。
图15是根据本发明的一个具体实施例的集成电路的制造方法的横截面图。
图16是根据本发明的一个具体实施例的集成电路的制造方法的横截面图。
图17是根据本发明的一个具体实施例的集成电路的制造方法的横截面图。
图18是根据本发明的一个具体实施例的集成电路的横截面图,说明在保护导体中起隧道作用的防护阻挡层。
具体实施方式
图1示出根据本发明的一个具体实施例的集成电路的横截面图。图1示出微加工器件100,其具有例如由硅制成的基板140。在图1中,示出直接沉积在硅层140上的材料氮化层(nitride layer ofmaterial)。该氮化层充当电绝缘体,同时硅充当导体。而且,图1示出沉积在氮化层上的导体120的横截面图。该导体适于在集成电路中传导电信号。例如,这样的导体被用于将电信号从芯片的焊盘传导至MEMS器件上的有源机械元件(active mechanicalcomponent)的输入端。图1所示横截面图还示出竖立在导体120周围的保护覆盖物110。在图1中,该保护覆盖物由多晶硅制成,其充当导电体。微加工器件100的有源机械元件是作为图1中的方块160示出。例如,该有源机械元件可以是反射从光导纤维电缆接收的光信号的反射器。其它有源机械元件可包括但不限于,使光信号衍射或折射的器件。图1中示出的有源机械元件被示出能够移过角度(θ)。因此,当集成电路工作时,此有源机械元件能够相对于固定基板140移动。在图1器件160中相交的虚线示出有源机械元件相对于基板的位置和在图1中示出的有源机械元件的示范性移动。当然,其它移动同样也可完成。本领域的普通技术人员将理解,例如,反射器的定位可通过在氮化层150和有源机械元件160之间放置另外的材料层而产生。为了简明起见,这些层未在图1中示出。
尽管图1示出集成电路的横截面图,可以理解,保护覆盖物110不需要沿导体120的整个长度延伸。相反,保护覆盖物可被配置以便沿导体长度的大部分例如50%或更多、或甚至70%、90%、或95%的长度延伸。
图1还示出由保护覆盖物110和基板140形成的基环。由于保护覆盖物位于导电材料112和116的方块上的事实,在图1中其与硅层进行电连接,等电位电路则在导体120的周围建立起来。这样,落在保护覆盖物110上的松散材料(loose material)的任何碎片在集成电路工作期间将处于地面电压基准。而且,当被基环包围时导体承受到的唯一电压将是地面电压。此外,用基环包围导体可有助于减少在导体传送的信号上的电噪声(例如电磁干扰)的影响。图1还示出导体是邻近材料170。此材料可以是绝缘材料(例如二氧化硅)或可替换地,如果氧化物材料通过使用,例如,氢氟酸(HF)作为部分制造工艺释放,那么材料170可以仅仅是集成电路正在其中工作的空气。
图2是集成电路的平面图,其举例说明本发明的各种具体实施例。在图2中,焊盘280、282、284、和286被示出。焊盘280与导体220电连接,导体本身又电连接于有源机械元件260。类似地,焊盘282与导体222进行电连接,导体本身又与有源机械器件262进行电连接。导体222由保护覆盖物210保护。此外,焊盘284通过暴露的导体224连接于有源机械器件264。类似地,焊盘286通过保护导体226连接于有源机械器件266。在图2中示出的保护覆盖物210和214示出配置导体的保护覆盖物的可选方式。即,导体226的保护覆盖物示出保护覆盖物的方形末端。与此相反,保护覆盖物210示出保护覆盖物210的喇叭口或漏斗状末端。在图2中喇叭口作为保护覆盖物210的角状部分212示出。通过使保护覆盖物的末端张开,保护覆盖物的壁可远离暴露的导体延伸。这样,由于纵梁必须足够长以触及喇叭口形壁和暴露的导体这样一事实,落在集成电路上的纵梁不太可能使材料的暴露部分短路。通过加宽纵梁必须在暴露的导体和保护覆盖物的壁之间移动的距离,降低了使电路短路的可能性。类似地,保护覆盖物相对于导体的高度可在保护材料层的末端处增加,以便在垂直方向上实现相同目的。这样,每个保护覆盖物的末端的大体的漏斗状将降低在保护覆盖物末端和暴露的导体出现的地方出现短路的可能性。可选地,保护覆盖物可仅仅被弄成方形,如保护覆盖物214和图1的截面图所示。这可能是沉积作为保护覆盖物的材料的更直接和更容易的方式。作为平面图的图2还示出保护覆盖物可覆盖暴露的导体的大部分。类似地,图2示出保护覆盖物可为可选导体而非所有导体而制造。图2中示出的导体仅为示范性的。可预见很多导体将不会直接从焊盘沿直线移动到有源器件。
图3示出根据本发明的另一个具体实施例的集成电路的横截面图。在图3中,保护覆盖物310被用于覆盖多于一个的导体,即导体322、324、和326。这样,在图3中,保护覆盖物310可用来保护多于一个的导体。在图3的示例中,基板340用绝缘材料350覆盖。保护覆盖物通过沉积材料312和314连接于基板340。因此,保护覆盖物材料可以是连接于硅基板的多晶硅。绝缘体材料可以是氮化物或氮氧化物的结合物。将保护覆盖物连接于基板的中间材料可以是多晶硅或金属,其可同样用于被保护的导体。
图4示出用于实施根据本发明的一个具体实施例的方法的流程图400。在方块410中,提供基板以用于微加工器件。在方块420中,提供导体作为微加工器件的部分。在方块430中,提供用于导体的保护覆盖物,以便导体被置于基板和保护覆盖物之间。
在图5中,流程图500示出根据本发明的另一个具体实施例的方法。在方块510中,提供基板以用于微加工器件。在方块520中,提供导体作为微加工器件的一部分。在方块530中,提供用于导体的保护覆盖物,以便导体被置于基板和保护覆盖物之间。在方块540中,基板与保护覆盖物电连接。在方块550中,配置保护覆盖物以便在导体上形成隧道。在方块560中,完成微加工器件的制造而没有在预先沉积的材料层上使用钝化层。
图6是流程图600,其描述根据本发明的一个具体实施例在集成电路中保护导体的方法。在图6的方块610中,提供基板。方块620示出焊盘是置于基板之上,而方块630示出导体被置于基板之上,同时导体与焊盘进行电连接。方块640示出有源机械元件被置于基板之上,其中该有源机械元件被配置以相对于基板移动。在方块650中,保护覆盖物被置于导体之上,以便导体被置于保护覆盖物和基板之间。
图7是流程图700,其描述根据本发明的另一个具体实施例的方法。在图7中,方块710示出焊盘被提供为微加工装置的一部分。根据方块720,有源机械元件被提供和配置以在微加工装置工作期间移动。在方块730中,导体被沉积在有源机械元件和焊盘之间。在方块740中,放置在机械元件和焊盘之间的导体被保护。
图8示出为集成电路中的导体提供等电位阻挡层的本发明的具体实施例。即,在方块810中,基板被提供。如方块820中所示,导体是放置在基板之上。并且,在方块830中,等电位阻挡层被配置以至少部分在导体周围延伸。
通过沉积保护材料以覆盖导体的大部分,可保护导体免于电短路,而不需沉积钝化层。这样,可完成微加工器件的制造,而不需在其它被用于制造集成电路的预先沉积的材料层之上沉积材料的钝化层。
图9至图18示出根据本发明的一个具体实施例制造用于导体的保护层的工艺。在图9中,硅基板900被示出。在此硅层之上,氧化物例如二氧化硅910被示出已被沉积。而且,氮化物层920被示出已被沉积。氮氧化物层形成氮氧化物叠层(stack)。这样,硅基板具有导电体的性质,而氮氧化物层充当电绝缘体。
图10说明掩模可用于在氮氧化物层中产生通道1010和1020。用于实现此目的的掩模在图10顶部示出。
图11示出导电材料1100的沉积层。例如,在图11中,多晶硅可用作导电材料。此多晶硅层被沉积在氮化物层之上以便给先前在图10中形成的通道加衬里(line)。
在图12中,蚀刻步骤可通过使用掩模来进行。掩模在图12顶部示出。此工艺移去多晶硅层,留下多晶硅层1230、1210、和1220的残余物。片段(segment)1230和1220用来给先前形成的通道加衬里,而剩余物1210则被掩模配置以起导体的作用。被沉积和被蚀刻掉的多晶硅通常被称为poly0。
图13示出绝缘层1300例如二氧化硅的沉积。在图13中示出的二氧化硅层充当牺牲氧化物层。
图14示出通过使用另一掩模,牺牲氧化物层可被蚀刻掉。这在图14中示出,其中牺牲氧化物层立刻在多晶硅片段上被蚀刻掉,而不是在多晶硅导体上。
图15示出第二多晶硅层1500的沉积。在图15中此多晶硅层被沉积在先前施加的牺牲层上。在图15中此多晶硅层被连接到先前沉积的多晶硅层,其将第二多晶硅层连接于硅基板。
在图16中,又一掩模被用于蚀刻掉部分先前施加的多晶硅层。这样,如图16中所示,沉积的多晶硅层被示出存在于导体上,但在牺牲氧化物层上被移去。
在图17中,施加了两个额外的牺牲氧化物层。首先沉积牺牲氧化物层1700,随后是牺牲氧化物层1710。如可在图17中示出的具体实施例中所看到的,第二牺牲氧化物层1710比第一牺牲氧化物层1700要厚。这些牺牲氧化物层可用于定位有源机械元件。在沉积牺牲氧化物层和制造电路的其它元件之后,例如通过使用氢氟酸,可释放这些牺牲氧化物层。氢氟酸的使用除去了材料的氧化物层,但是未去除多晶硅或氮化物层。这样,如图18中所示,牺牲氧化物层的去除留下被保护覆盖物1810a保护的导体1820。在图18中基板1840被氧化物层1845和氮化物层1850覆盖。保护覆盖物1810通过poly0材料1830和1832与硅基板1840电连接。这样,制造工艺允许形成至少部分用保护覆盖物覆盖的导体。
保护覆盖物可以多种方式沉积。例如,其可被施加为单层,由于下面的层的布局,其可在导体周围形成隧道。这样的隧道在图1的横截面图中示出。此隧道可沿导体的长度延伸。如先前指出的,此隧道可部分地在导体周围延伸,又与其它导电材料进行电连接,以便在导体周围形成接地电路(ground circuit)。这样,此接地电路可延伸隧道的长度。而且,可以预见,保护覆盖物可由多于一种的材料组成。
根据本发明的一个具体实施例,等电位阻挡层可通过使用多晶硅作为等电位阻挡层的材料来制造。而且,此多晶硅材料可与基板进行电连接以便形成等位环。此外,基板可用信号地(circuit ground)电连接于例如与信号地连接的焊盘,以便在正被保护的导体周围建立基环。
制造工艺已被描述为在另一材料层“之上”设置材料层,例如保护层。词“之上”是指在参考层之上,例如,当基板定位在支持表面上时的基板层。然而,不要求这两层是接连的材料层。在这两个参考层之间可存在中间的材料层。而且,“等位环”被理解为是指相对于参考电压的环的电压在整个环内大体上相等。人们认识到,由于在集成电路器件的制造中使用的一些材料的电阻性能(resistive properties),在整个基环内电压将不是精确地相等。然而,如本领域的普通技术人员将理解的,由该材料所引入的这种可忽略的差别并不认为从等位环的定义中除去这样的结构。
尽管本发明的各种具体实施例已被描述为用于实施本发明的方法或装置,应当理解的是,一些具体实施例可通过结合至计算机的代码例如驻留在计算机上的或可通过计算机存取的代码类似地实现。例如,软件和数据库可用来实施上述的许多方法。这样,除了其中本发明是通过硬件实现的具体实施例以外,还需要指出,也可通过使用一种包括计算机可用介质(其具有包含在其中的可机读程序代码)的制造物品来实现这些具体实施例,其能够实现本描述中披露的功能。因此,希望本发明的具体实施例在其程序代码方式也被认为受此专利的保护。
还需要指出,本文中所列举的许多结构、材料、和作用可被讲述为用于实现功能或用于实现功能的步骤的装置。因此,应当理解,这样的语言有权覆盖在本说明书内所披露的所有这样的结构、材料、或作用及其等价物。
除了其中本发明是通过硬件实现的具体实施例以外,还需要指出,也可通过使用一种包括计算机可用介质(其具有包含在其中的可机读程序代码)的制造物品来实现这些具体实施例,其能够实现本说明书中披露的硬件的功能和/或制造。例如,如本领域的普通技术人员将理解的,这可以通过使用硬件描述语言(HDL)、寄存器传递语言(RTL)、VERILOG、VHDL、或类似编程工具来完成。因此可以预见,如上所述由本发明实现的功能可在核心中表现,该核心可用在编程代码中并可转变为硬件,作为集成电路生产的一部分。因此,希望上述的具体实施例在其程序代码方式也被认为受本专利的保护。
应当认为,从本说明书将理解本发明的具体实施例及其许多附带优点,并且显而易见的是,可对其部分的形式、结构、和安排作出各种变化,而不偏离本发明的精神和范围或牺牲其所有实质性优点,以上描述的本文的形式仅是其示范性的具体实施例。

Claims (9)

1.一种保护微加工器件中的导体的方法,所述方法包括:
提供用于所述微加工器件的基板,其中,所述微加工器件包括有源机械元件,所述有源机械元件被配置为在所述微加工器件的工作期间相对于所述基板移动;
设置作为所述微加工器件的部分的导体,用于在所述微加工器件工作期间将电信号传导至所述有源机械元件;
设置用于所述导体的保护覆盖物,其中,所述导体被放置在所述基板和所述保护覆盖物之间,其中,所述保护覆盖物设置在所述导体的至少一部分和所述有源机械元件之间,其中,所述导体的所述至少一部分和所述有源机械元件在所述微加工器件的工作期间暴露于空气。
2.根据权利要求1所述的方法,其中,所述保护覆盖物包括多晶硅。
3.根据权利要求1所述的方法,其中,所述设置保护覆盖物包括沉积作为材料层的所述保护覆盖物。
4.根据权利要求3所述的方法,其中,所述材料层保护多个导体。
5.根据权利要求1所述的方法,还包括:
不在所述微加工器件的所述有源机械元件上沉积钝化层。
6.根据权利要求1所述的方法,还包括:
不在所述微加工器件的所述导体的所述至少一部分上沉积钝化层。
7.根据权利要求1所述的方法,还包括:
沉积第一牺牲层;
在所述沉积所述第一牺牲层之后,沉积第二牺牲层;以及
在沉积所述第二牺牲层之后,释放所述第一牺牲层和所述第二牺牲层,其中,响应于所述释放,所述有源机械元件被暴露于所述空气。
8.根据权利要求7所述的方法,
其中,所述第二牺牲层比所述第一牺牲层厚。
9.根据权利要求8所述的方法,其中,所述第一牺牲层和所述第二牺牲层中的至少一个被配置为定向所述有源机械元件。
CN2010101494814A 2002-08-09 2003-08-11 用于保护布线和集成电路器件的方法和装置 Expired - Fee Related CN101792113B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/216,600 US6809384B1 (en) 2002-08-09 2002-08-09 Method and apparatus for protecting wiring and integrated circuit device
US10/216,600 2002-08-09

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN031532586A Division CN1494106B (zh) 2002-08-09 2003-08-11 用于保护布线和集成电路器件的方法和装置

Publications (2)

Publication Number Publication Date
CN101792113A CN101792113A (zh) 2010-08-04
CN101792113B true CN101792113B (zh) 2012-12-12

Family

ID=31187917

Family Applications (3)

Application Number Title Priority Date Filing Date
CN2010101494814A Expired - Fee Related CN101792113B (zh) 2002-08-09 2003-08-11 用于保护布线和集成电路器件的方法和装置
CN201210397903.9A Expired - Fee Related CN102897706B (zh) 2002-08-09 2003-08-11 用于保护布线和集成电路器件的方法和装置
CN031532586A Expired - Fee Related CN1494106B (zh) 2002-08-09 2003-08-11 用于保护布线和集成电路器件的方法和装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201210397903.9A Expired - Fee Related CN102897706B (zh) 2002-08-09 2003-08-11 用于保护布线和集成电路器件的方法和装置
CN031532586A Expired - Fee Related CN1494106B (zh) 2002-08-09 2003-08-11 用于保护布线和集成电路器件的方法和装置

Country Status (3)

Country Link
US (2) US6809384B1 (zh)
EP (1) EP1391420A3 (zh)
CN (3) CN101792113B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100668336B1 (ko) * 2005-04-07 2007-01-12 삼성전자주식회사 액츄에이터 장치 및 그의 액츄에이팅 방법
US7468327B2 (en) * 2006-06-13 2008-12-23 Taiwan Semiconductor Manufacturing Co., Ltd. Methods of fabricating a micromechanical structure
US7923790B1 (en) 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
US7736929B1 (en) * 2007-03-09 2010-06-15 Silicon Clocks, Inc. Thin film microshells incorporating a getter layer
CN101870444B (zh) * 2009-04-22 2014-08-13 原相科技股份有限公司 具有功能连结导线的微机电系统芯片
CN101993031B (zh) * 2009-08-13 2014-04-09 联华电子股份有限公司 接触垫的保护结构与半导体结构
US9422149B2 (en) 2014-07-25 2016-08-23 Semiconductor Manufacturing International (Shanghai) Corporation Trapped sacrificial structures and methods of manufacturing same using thin-film encapsulation

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0288767A2 (en) * 1987-04-27 1988-11-02 International Business Machines Corporation Method for forming a shielded transmission line

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3560893A (en) 1968-12-27 1971-02-02 Rca Corp Surface strip transmission line and microwave devices using same
US5083857A (en) 1990-06-29 1992-01-28 Texas Instruments Incorporated Multi-level deformable mirror device
JPH04267586A (ja) * 1991-02-22 1992-09-24 Nec Corp 同軸配線パターンおよびその形成方法
US5212582A (en) 1992-03-04 1993-05-18 Texas Instruments Incorporated Electrostatically controlled beam steering device and method
JP3412390B2 (ja) * 1996-03-18 2003-06-03 株式会社ニコン 光電変換装置
US5729047A (en) 1996-03-25 1998-03-17 Micron Technology, Inc. Method and structure for providing signal isolation and decoupling in an integrated circuit device
US6140144A (en) 1996-08-08 2000-10-31 Integrated Sensing Systems, Inc. Method for packaging microsensors
US5811882A (en) * 1996-09-24 1998-09-22 Philips Electronics North America Corporation On-chip shielding coaxial conductors for mixed-signal IC
US6028689A (en) 1997-01-24 2000-02-22 The United States Of America As Represented By The Secretary Of The Air Force Multi-motion micromirror
US6128122A (en) 1998-09-18 2000-10-03 Seagate Technology, Inc. Micromachined mirror with stretchable restoring force member
US6251470B1 (en) 1997-10-09 2001-06-26 Micron Technology, Inc. Methods of forming insulating materials, and methods of forming insulating materials around a conductive component
US5960133A (en) 1998-01-27 1999-09-28 Tellium, Inc. Wavelength-selective optical add/drop using tilting micro-mirrors
JP3331967B2 (ja) * 1998-06-02 2002-10-07 松下電器産業株式会社 ミリ波モジュール
US6307657B1 (en) 1998-07-17 2001-10-23 Lucent Technologies Inc. Optomechanical platform
US6346189B1 (en) 1998-08-14 2002-02-12 The Board Of Trustees Of The Leland Stanford Junior University Carbon nanotube structures made using catalyst islands
EP0996157B1 (en) 1998-10-21 2005-08-03 STMicroelectronics S.r.l. Process for manufacturing integrated devices comprising microstructures and associated suspended electrical interconnections
US6232150B1 (en) 1998-12-03 2001-05-15 The Regents Of The University Of Michigan Process for making microstructures and microstructures made thereby
US6040935A (en) 1999-01-25 2000-03-21 The United States Of America As Represented By The Secretary Of The Air Force Flexureless multi-stable micromirrors for optical switching
DE19916378C2 (de) * 1999-04-12 2003-08-21 Wacker Construction Equipment Innenrüttelvorrichtung mit veränderbarer Schwingungsamplitude
US6133670A (en) 1999-06-24 2000-10-17 Sandia Corporation Compact electrostatic comb actuator
US6472739B1 (en) * 1999-11-15 2002-10-29 Jds Uniphase Corporation Encapsulated microelectromechanical (MEMS) devices
JP3578964B2 (ja) 2000-03-21 2004-10-20 富士通株式会社 半導体装置及びその製造方法
US6747340B2 (en) * 2002-03-15 2004-06-08 Memx, Inc. Multi-level shielded multi-conductor interconnect bus for MEMS
US6727436B2 (en) 2002-03-15 2004-04-27 Memx, Inc. Interconnect bus crossover for MEMS
US6824278B2 (en) * 2002-03-15 2004-11-30 Memx, Inc. Self-shadowing MEM structures

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0288767A2 (en) * 1987-04-27 1988-11-02 International Business Machines Corporation Method for forming a shielded transmission line

Also Published As

Publication number Publication date
CN101792113A (zh) 2010-08-04
CN102897706A (zh) 2013-01-30
US6809384B1 (en) 2004-10-26
EP1391420A3 (en) 2006-06-21
US6908781B2 (en) 2005-06-21
CN102897706B (zh) 2015-10-21
EP1391420A2 (en) 2004-02-25
US20040196608A1 (en) 2004-10-07
CN1494106A (zh) 2004-05-05
CN1494106B (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
US5366589A (en) Bonding pad with circular exposed area and method thereof
US7205613B2 (en) Insulating substrate for IC packages having integral ESD protection
CN106082108B (zh) 用于减少背侧硅损坏的结构
CN101792113B (zh) 用于保护布线和集成电路器件的方法和装置
TW447042B (en) Energy-absorbing stable guard ring
US20110241136A1 (en) Mems device
CN106098639A (zh) 晶片封装体及其制造方法
CN104701332A (zh) 具有冷却特征的传感器封装和制造其的方法
EP1968114A1 (en) Semiconductor device
US8193640B2 (en) MEMS and a protection structure thereof
EP1403213B1 (en) Floating entrance guard for preventing electrical short circuits
CN108417591B (zh) 高电性能的芯片封装结构及制作方法
JPH03104247A (ja) ウエハ・スケール半導体装置
US7233062B2 (en) Integrated circuit package with improved electro-static discharge protection
JP4610008B2 (ja) 半導体装置
US9919920B1 (en) Systems and methods for mask reduction techniques
JPH0456237A (ja) 半導体装置
CN101993031B (zh) 接触垫的保护结构与半导体结构
JPS63143826A (ja) 半導体装置
US7557455B1 (en) System and apparatus that reduce corrosion of an integrated circuit through its bond pads
JPH04158578A (ja) 半導体装置及びその製造方法
JPH03136331A (ja) 半導体装置
JPH0574957A (ja) 半導体装置
JPH0456228A (ja) 半導体装置
JPS59155947A (ja) 多層配線方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121212

Termination date: 20160811

CF01 Termination of patent right due to non-payment of annual fee