CN101789770B - 调谐数字补偿滤波器的方法、数字补偿滤波器和校准电路 - Google Patents

调谐数字补偿滤波器的方法、数字补偿滤波器和校准电路 Download PDF

Info

Publication number
CN101789770B
CN101789770B CN 201010000475 CN201010000475A CN101789770B CN 101789770 B CN101789770 B CN 101789770B CN 201010000475 CN201010000475 CN 201010000475 CN 201010000475 A CN201010000475 A CN 201010000475A CN 101789770 B CN101789770 B CN 101789770B
Authority
CN
China
Prior art keywords
digital compensation
compensation filter
filter
reflector
result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201010000475
Other languages
English (en)
Other versions
CN101789770A (zh
Inventor
王琦学
郭俊明
陈盈萦
余岱原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN101789770A publication Critical patent/CN101789770A/zh
Application granted granted Critical
Publication of CN101789770B publication Critical patent/CN101789770B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/0294—Variable filters; Programmable filters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00—Networks using digital techniques
    • H03H17/02—Frequency selective networks
    • H03H17/04—Recursive filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0016—Stabilisation of local oscillators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0018—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0053—Closed loops
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0063—Elements of loops
    • H04L2027/0069—Loop filters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/0014—Carrier regulation
    • H04L2027/0044—Control loops for carrier regulation
    • H04L2027/0071—Control of loops

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Transmitters (AREA)

Abstract

一种调谐数字补偿滤波器的方法、数字补偿滤波器和校准电路，其中该数字补偿滤波器在发射器中，调谐数字补偿滤波器的方法包含：基于该发射器至少一部分的信号实施回路增益校准获得至少一回路增益校准结果，通过对该发射器该部分实施RC侦测，无需个别测量该发射器该部分中电阻的阻值和电容的容值，获得至少一RC侦测结果，该RC侦测结果对应于表示阻值和容值的乘积的已侦测值，且该数字补偿滤波器包含一增益补偿模块和一RC补偿模块；以及通过分别输入该回路增益校准结果、该RC侦测结果至该增益补偿模块和该RC补偿模块，调谐该数字补偿滤波器。本发明的优点之一是可提供准确的回路参数控制，并提高对抗PVT变异的鲁棒性。

Description

调谐数字补偿滤波器的方法、数字补偿滤波器和校准电路
技术领域
本发明涉及一种数字补偿滤波器(Digital Compensation Filter，DCF)的在线(on-line)自校准机制，更具体的，是关于调谐数字补偿滤波器的方法、数字补偿滤波器和校准电路。其中，数字补偿滤波器用于对基带数据实施数字补偿滤波，以供发射器(transmitter)中的PLL使用。
背景技术
近年来，数字精细(intensive)RF设计成为研究热点，由于可对RF传输损害进行数字修补，可以放松RF电路的某些要求，且可以更容易的将设计移植至不同工艺尺度或不同的晶圆代工厂。一种示范应用是直接调频(Direct-Frequency-Modulated，DFM)PLL，其中对基带信号数字预加重以补偿PLL的低通响应。因此，在仍可进行高数据率调制的情况下，PLL的回路带宽在噪声滤波方面可以最优化。但是，例如PLL回路带宽、传统数字预加重滤波器失配等问题会造成严重的传输信号质量衰退。对于DFM PLL的量产，精确控制回路参数(例如VCO增益、回路增益)和提高对抗工艺电压温度(Process-Voltage-Temperature，PVT)变异的鲁棒性(robustness)是关键问题。根据相关技术，所谓的全数字PLL(All-Digital PLL，ADPLL)是用来实现DFM PLL的一种选择。但ADPLL仍受到追踪范围较宽、设计步骤复杂等因素的限制。此外不幸的是，温度至数字转换器(Temperature To Digital Converter，TDC)的分辨率以及数控振荡器(Digital Controlled Oscillator，DCO)增益都是PVT敏感的参数。因此，急需一种能提供回路参数精确控制并提高对抗PVT变异鲁棒性的新方法。
发明内容
有鉴于此，本发明的目的之一是提供调谐数字补偿滤波器的方法、数字补偿滤波器和校准电路。
本发明提供一种调谐数字补偿滤波器的方法，其中该数字补偿滤波器在发射器中，调谐数字补偿滤波器的方法包含：基于该发射器至少一部分的信号实施回路增益校准获得至少一回路增益校准结果，通过对该发射器该部分实施RC侦测，无需个别测量该发射器该部分中电阻的阻值和电容的容值，获得至少一RC侦测结果，该RC侦测结果对应于表示阻值和容值的乘积的已侦测值，且该数字补偿滤波器包含一增益补偿模块和一RC补偿模块；以及通过分别输入该回路增益校准结果、该RC侦测结果至该增益补偿模块和该RC补偿模块，调谐该数字补偿滤波器。
本发明提供一种数字补偿滤波器，位于一发射器内，包含：一增益补偿模块，用于接收至少一回路增益校准结果，其中，该回路增益校准结果是通过对该发射器至少一部分的信号实施回路增益校准来获得的；以及一RC补偿模块，用于接收至少一RC侦测结果，其中，该RC侦测结果是通过对该发射器该部分实施RC侦测且无需个别测量该发射器该部分中电阻的阻值和电容的容值来获得的，该RC侦测结果对应于表示一阻值和一容值的一乘积的一已侦测值；其中，该数字补偿滤波器是通过分别输入该回路增益校准结果、该RC侦测结果至该增益补偿模块和该RC补偿模块来进行调谐。
本发明提供一种校准电路，该校准电路位于一发射器内，该校准电路包含：一数字补偿滤波器，用于对将由该发射器至少一部分利用的基带数据实施数字补偿滤波，该数字补偿滤波器包含一增益补偿模块和一RC补偿模块；以及一控制模块，用于实施自校准控制，该控制模块通过基于该发射器至少一部分的信号实施回路增益校准，获得至少一回路增益校准结果，该控制模块更通过对该发射器该部分实施RC侦测，无需个别测量该发射器该部分中电阻的阻值和电容的容值，获得至少一RC侦测结果，其中，该RC侦测结果对应于表示一阻值和一容值的一乘积的一已侦测值；其中，该控制模块通过分别输入该回路增益校准结果、该RC侦测结果至该增益补偿模块和该RC补偿模块，以调谐该数字补偿滤波器。
本发明的优点之一是可提供准确的回路参数控制，并提高对抗PVT变异的鲁棒性。
附图说明
图1是根据本发明第一实施例的校准电路100的示意图。
图2是图1所示的DCF 130的方块示意图。
图3是根据本发明一个实施例，用于调谐发射器中数字补偿滤波器的方法910的流程图。
图4a是根据图3实施例的一种特殊情形，对应于图1所示PLL 160的方块示意图。
图4b是图4a所示特殊情形所利用的RC电路的实施细节。
图5是图4a结构400的等效补偿结构500的方块示意图。
图6展示图5中滤波单元的实现细节。
图7是数字补偿滤波器的相关参数表。
图8是根据本发明一个实施例的图1中RC侦测电路142RC的实现细节。
具体实施方式
在说明书及后续的权利要求当中使用了某些词汇来指称特定组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同一个组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的“包括”和“包含”系为一开放式的用语，故应解释成“包含但不限定于”。以外，“耦接”一词在此系包含任何直接及间接的电性连接手段。间接的电性连接手段包括通过其它装置进行连接。为方便起见，本说明书及权利要求书全文中均使用符号“*”来表示相乘的乘号“×”。
请参考图1，图1是根据本发明第一实施例的校准电路100的示意图，此实施例中校准电路100是自校准电路。如图1所示，校准电路100包含基带电路110、高斯滤波器120、DCF 130、控制模块140、信道选择单元150和PLL 160，其中，控制模块140包含回路增益(Loop Gain，LG)侦测电路142LG和阻值容值(Resistance-Capacitance，RC)侦测电路142RC，PLL 160包含数字sigma-delta调制器(SDM)162(标示为“SDM”)、分频器164、相位频率侦测器(PFD)166、电荷泵168、回路滤波器170、VCO 172以及功率放大器(PA)174。具体而言，校准电路100可置于例如四频带GSM/GPRS发射器等发射器中，校准电路100可基于N分数PLL来实现，并通过高斯滤波最小频移键控(Gaussian-filteredMinimum Shift Keying，GMSK)RF输出(标示为“GMSK_RF_Out”)来输出欲发射信号。以上描述仅为举例示意，本发明并不以此为限。此实施例的一个变形可无需高斯滤波器120，因此可省略高斯滤波器120。根据此实施例的另一变形，GMSK RF输出可替换为与GMSK无关的另一种输出。
根据此实施例，基带电路110输出基带数据118至高斯滤波器120，高斯滤波器120对基带信号118滤波以产生已滤波基带信号128，并输出已滤波基带信号128至DCF 130。在控制模块140控制下，DCF 130用于对基带信号实施数字补偿滤波，以供发射器的至少一部分利用。例如，发射器的该部分可以包含PLL160，发射器的该部分也可以是PLL 160。
更具体的，DCF 130对已滤波基带信号128实施数字补偿滤波以产生已滤波基带信号138，其中，在DCF 130与PLL 160之间插入加法器，加法器将信道选择单元150选定的信道频率Fchannel与已滤波基带信号138之和送入PLL 160。此外，数字SDM 162根据分频器164的输出信号对上述和实施sigma-delta调制，以产生已调制结果至分频器164。因此，PLL 160基于上述的已调制结果和参考频率Fref来运作。例如，PFD 166基于参考频率Fref对分频器164的输出信号实施相位/频率侦测，以产生侦测信号使电荷泵168产生相应的输出。回路滤波器170对电荷泵168的输出实施回路滤波，以产生电压信号来控制VCO 172。VCO172的输出由PA 174放大，且VCO 172的输出进一步经分频器164送至PFD 166作为反馈信号。
在实践中，校准电路100可分为模拟部分与数字部分，其中，模拟部分包含分频器164(例如二分频或四分频输出分频器)、PFD 166、电荷泵168、回路滤波器170(例如片上三阶回路滤波器)、VCO 172、PA 174以及控制模块140内RC侦测电路142RC的一部分，而数字部分可包含基带电路110、高斯滤波器120(例如高斯脉冲整形滤波器)、DCF 130、控制模块140的一部分、信道选择单元150以及数字SDM 162。
图2是图1所示的DCF 130的方块示意图，如图2所示，在DCF 130内的下部路径中包含增益补偿模块132(标示为“FLG(s)”)和RC补偿模块134(标示为“FRC(s)”)，DCF 130内的上部路径中进一步包含延迟单元136。此处，DCF 130内的上下部路径均接收相同的DCF 130的输入，例如已滤波基带数据128。根据此实施例，增益补偿模块132用于接收至少一回路增益校准结果，例如回路增益校准结果KLG或KLG的代表值，其中，获得回路增益校准结果是通过基于发射器至少一部分的某些信号实施回路增益校准。例如，发射器的该部分包含PLL 160。在另一例子中，发射器的该部分是PLL 160。此外，RC补偿单元134用于接收至少一RC侦测结果，例如RC侦测结果KRC或KRC的代表值，其中，RC侦测结果KRC(或KRC的代表值)通过对发射器的该部分实施RC侦测(且无需个别测量发射器中各阻值和容值)来获得，RC侦测结果KRC(或KRC的代表值)对应于代表阻值与容值乘积的一个已侦测值。另外，如图2所示，延迟单元136延迟DCF 130的输入(具体而言是延迟已滤波基带数据128)，以产生已滤波基带数据128的延迟，作为上部路径的输出。此处，如图2所示，加法器用于将上下部路径的输出相加以产生DCF 130的输出(例如已滤波基带数据138)。因此，已滤波基带数据138实质上是以下两者之和：来自下部路径组件(即增益补偿模块132和RC补偿模块134)的补偿结果、已滤波基带数据128的延迟。请注意，基于图2所示的结构，DCF 130的调谐是通过分别输入回路增益校准结果KLG(或KLG的代表值)、RC侦测结果KRC(或KRC的代表值)至增益补偿模块132、RC补偿模块134。更具体的，LG侦测电路142LG通过回路增益校准结果KLG控制DCF 130，利用LG侦测电路142LG，控制模块140可实现在线校准DCF 130的回路增益补偿特性。类似的，RC侦测电路142RC通过RC侦测结果KRC控制DCF 130，利用RC侦测电路142RC，控制模块140可实现在线校准DCF 130的RC补偿特性。
请注意，此实施例中的控制模块140用于实施自校准控制，其中，LG侦测电路142LG实施上述的回路增益校准，RC侦测电路142RC实施上述的RC侦测。例如，LG侦测电路142LG可包含开关式相位侦测器(Bang-Bang PhaseDetector，BBPD)和可适性增益积累器(BBPD和可适性增益积累器图中均未示出)，其中，BBPD产生一个数字输出，该数字输出指示分频器164的输出信号相对于参考频率Fref是相位超前还是相位落后，可适性增益积累器中的一个可逆计数器(up-down counter)积累BBPD的该数字输出。更具体地，当分频器164是分数分频器时，可将可逆计数器的结果加总至欲输入分频器164的通道代码(channel code)，从而可根据相位超前/落后的方向来调整分频器164的分频比。调整分频比之后，VCO 172的输出会重新产生频率偏移，以减少静态相位误差。当静态相位误差接近零时，上述的BBPD会指示相位超前或落后的机会均等，因此分数码(fractional code)趋于收敛。由此，利用LG侦测电路142LG，控制模块140可通过回路增益校准结果KLG对回路增益补偿特性进行在线校准。请参考图3进一步的实施细节。
图3是根据本发明一个实施例，用于调谐发射器中数字补偿滤波器的方法910的流程图。图3所示的方法910可应用于图1所示的校准电路100，更具体的，方法910可应用于校准电路100中的DCF 130。此外，图3所示的方法910可利用图1所示的校准电路100(尤其是其中的DCF 130)来实现。方法910描述如下。
步骤912中，在数字补偿滤波器(例如图2所示的DCF 130)中提供增益补偿模块和RC补偿模块(例如补偿模块132和RC补偿模块134)。
步骤914中，控制模块140通过基于发射器至少一部分(例如，发射器的该部分可包含PLL 160，或者发射器的该部分是PLL 160)的信号实施回路增益校准，以获得至少一回路增益校准结果，通过对发射器的该部分实施RC侦测(且无需个别测量发射器中各阻值和容值)来获得至少一RC侦测结果。例如，上述的至少一回路增益校准结果可以是回路增益校准结果KLG或KLG的代表值。在另一示例中，上述的至少一RC侦测结果可以是RC侦测结果KRC或KRC的代表值。为便于理解，部分描述中采用了“回路增益校准结果KLG”和“RC侦测结果KRC”的表示方法。此仅为示意，本发明并不以此为限。根据此实施例的变形，回路增益校准结果KLG可由KLG的代表值替换，以及/或者RC侦测结果KRC可由KRC的代表值替换。在此实施例中，可基于分频器164的输出信号和参考频率Fref来实施回路增益校准。
步骤916中，控制模块140通过分别输入回路增益校准结果、RC侦测结果至增益补偿模块132、RC补偿模块134，以调谐DCF 130。
在此实施例中，控制模块140用于调谐DCF 130，以在线自校准方式对发射器的一部分实施数字补偿。更具体的，控制模块140通过对发射器的一部分(无需个别测量其中各电阻阻值和各电容容值)实施RC侦测，获得多个RC侦测结果(例如RC侦测结果KRC的一或多个代表值/已侦测值)，且DCF 130基于RC侦测结果的变化进行调谐。因此，控制模块140通过分别输入多个RC侦测结果至RC补偿模块134来动态调谐DCF 130，以基于RC侦测结果(例如RC侦测结果KRC的一或多个代表值/已侦测值)的变化来校准DCF 130的补偿特性。
特别的，步骤914、916可以重复执行。根据此实施例的一种特殊情形，步骤916执行完毕后，可返回执行步骤914。因此，DCF 130通过分别输入多个RC侦测结果至RC补偿模块134来动态调谐DCF 130，使得DCF 130基于RC侦测结果的变化来调谐DCF 130。
如上所述，RC侦测结果KRC对应一个已侦测值，该已侦测值代表一容值和一阻值的乘积。通过利用RC侦测结果KRC，就无需测量PLL 160(尤其是回路滤波器170)中电阻的阻值以及PLL 160(尤其是回路滤波器170)中电容的容值。因此相比于习知技术，本实施例的方法可提供更高性能和更高准确度。
图4a是根据图3实施例的一种特殊情形，对应于图1所示PLL 160的方块示意图。图4a的结构400包含对应于PFD 166、电荷泵168的功能模块410、420，还包含分别对应于回路滤波器170、VCO 172的功能模块430、440，更包含对应于数字SDM 162、分频器164的功能模块450、460。为便于理解，结构400可视为PLL 160的相位域模型，其中，符号Kpfd、Z(s)、KVCO分别表示PFD166、回路滤波器170、VCO 172的传输函数，符号θref、θout、θin分别是相关信号(例如参考频率Fref、VCO 172的输出、前文所述的送入PLL 160的和)的相位域表示。请注意，对于第2、4A图等所示的符号“s”，有s＝jw，其中符号j表示复数的虚部，符号w表示角频率。典型地，虚部j和-j可大致认为是-1的平方根。
图4b是图4a所示特殊情形所利用的RC电路的实施细节，其中，对应于回路滤波器170的功能模块430包含具有电阻R2、R4、R6和电容C2、C4、C6的RC电路。为简洁，后文分别用相似符号{R2，R4，R6}、{C2，C4，C6}来表示回路滤波器170中{R2，R4，R6}的阻值和{C2，C4，C6}的容值。此外，符号θc是参考频率Fref和分频器164输出信号间相位误差的相位域表示。
基于第4A、4B图的描述，以下解释相关的运作原则。
令符号Hcomp(s)、HPLL(s)分别表示DCF 130、PLL 160的传输函数。符号HEQ(s)表示在预设频率范围内相等的传输函数，例如，校准电路100在线自校准时，控制DCF 130的补偿特性所要达到的目标全局响应就是相等的传输函数HEQ(s)，这些传输函数的关系可用以下公式表示：
Hcomp(s)*HPLL(s)＝HEQ(s)；或
Hcomp(s)＝HEQ(s)/HPLL(s).
由于在此实施例中PLL 160为N分数PLL，为设计DCF 130，以上两式中的后式又可写为：
Hcomp(s)＝HEQ(s)*(N/HPLL(s))
        ＝HEQ(s)*((1+TOP(s))/TOP(s))
        ＝HEQ(s)*(1+(1/TOP(s)))；
其中，符号TOP(s)表示PLL 160开环配置时的传输函数。
以上公式对应于理想情况，对应实际情况的相关公式如下所示：
H’comp(s)＝HEQ(s)*(1+(1/T’OP(s)))
          ＝HEQ(s)*(1+(1/(TOP(s)/KCal)))
          ＝HEQ(s)*(1+(1/TOP(s))*KCal)；
其中，符号H’comp(s)表示实际情况中DCF 130的传输函数，符号T’OP(s)表示实际情况中开环配置的PLL 160的传输函数，符号KCal表示应用于减小理想与实际差异的校准因子。
KCal＝KG/K’G＝(Kpfd*KVCO*N’)/(K’pfd*K’VCO*N)；以及TOP(s)＝(2π)*(Kpfd*KVCO*Z(s))/(N*s)；
其中，符号KG表示理想增益，符号K’G表示实际增益，符号K’pfd、K’VCO分别表示PFD 166、VCO 172的实际传输函数，符号N’表示N值在实际情况中的相关表示。
请参考图4a，
HPLL(s)＝θout/θref＝N*TOP(s)/(1+TOP(s))；
其中TOP(s)＝(2π)*(Kpfd*KVCO*Z(s))/(N*s)
请参考图4b，
Z(s)＝R2/(1+(C2R2+C4R2+C6R2+C4R4+C6R4+C6R6)s+(C2C4R2R4+C2C6R2R4+C2C6R2R6+C4C6R2R6+C4C6R4R6)s2+(C2C4C6R2R4R6)s3).
因此，DCF 130的传输函数Hcomp(s)如下：
Hcomp(s)＝HEQ(s)*(1+(1/TOP(s)))
        ＝HEQ(s)*(1+(Ns/(Ipfd*KVCO*R2))*(1+(C2R2+C4R2+C6R2+C4R4+C6R4+C6R6)s+(C2C4R2R4+C2C6R2R4+C2C6R2R6+C4C6R2R6+C4C6R4R6)s2+(C2C4C6R2R4R6)s3))；
其中，符号Ipfd表示相对于传输函数Kpfd的电流。
假设第一RC乘积与第二RC乘积之比是独立于发射器工艺环境的一个常数，其中，第一RC乘积与第二RC乘积可以是以上公式中任意两个RC乘积(例如C2R2、C4R2、C2C4R2R4、C2C6R2R4、C2C4C6R2R4R6等等)。因此，通过提取公因子(例如KLG、KRC)，上式可以化简如下：
Hcomp(s)＝HEQ(s)*[1+g1KLGs+g2KLGKRCs2+g3KLGKRC 2s3+g4KLGKRC 3s4]
        ＝HEQ(s)*[1+g1KLGs*(1+KRC(s/w1))*(1+KRC(s/w2))*(1+KRC(s/w3))]；
其中，符号g1、g2、g3、g4表示提取例如KLG、KRC的公因子后相应各项的系数，符号w1、w2、w3表示以上公式最后一示的极点位置的频率参数。
Figure G2010100004752D00091
HComp(s)＝HEQ(s)+KLG*HN(s)*HC1(s)*HC2(s)*HC3(s)；
其中，HC，i(s)＝(1+KRC*(s/wi))(此处下标i从1至3)，HN(s)表示数字补偿滤波器的一部分的传输函数，例如图5所示的功能模块520。请注意，例如“HC1(s)”、“HC2(s)”、“HC3(s)”的符号是“HC，1(s)”、“HC，2(s)”、“HC，3(s)”的简化符号。为避免上式化为通式时产生混淆，不建议将符号“HC，i(s)”写成其简化形式“HCi(s)”。
因此，DCF 130可基于图5所示的等效补偿结构500来设计，图5是图4a结构400的等效补偿结构500的方块示意图，其中，功能模块510、550分别对应于图2所示的延迟单元136和加法器，功能模块530-1、530-2、530-3对应于RC补偿模块134，功能模块540对应于增益补偿模块132。此处，功能模块510标示为“Z-n”(表示功能模块510为延迟单元)，其中n为整数且n可大于等于1。请注意，如图5所示，回路增益校准结果KLG作为功能模块540表示的放大器的增益输入功能模块540。此外，上述RC侦测结果的代表值ΔKRC输入至RC补偿模块134，RC补偿模块134包含多个串联滤波单元，例如功能模块530-1、530-2、530-3。如图5所示，标示为“HC1”、“HC2”、“HC3”的功能模块530-1、530-2、530-3分别表示具有传输函数HC1(s)、HC2(s)、HC3(s)的滤波单元。为实现DCF 130(更具体的，为实现图5所示的等效补偿结构500)，以下进一步列出公式：
HN(s)＝HEQ(s)sg1*(1+(s/w1))*(1+(s/w2))*(1+(s/w3)；以及
HC，i(s)＝(1+KRC*(s/wi))/(1+(s/wi))
        ＝1+ΔKRC*((s/wi)/(1+(s/wi))；
其中ΔKRC＝KRC-1.
通常，串联的滤波单元个数可大于3。例如，令符号I表示滤波单元的个数，I为正整数，每个滤波单元的传输函数为：
HC，i(s)＝(1+KRC*(s/wi))；
其中，下标i(i从1至I变化)表示相关于其中某一个滤波单元，s＝jw中的j、w分别表示复数的虚部、角频率，wi表示与某个滤波单元相关的频率参数。
此外，例如图2所示DCF 130的数字补偿滤波器的传输函数为：
HComp(s)＝HEQ(s)+KLG*HN(s)*HC，1(s)*HC，2(s)*...*HC，I(s)；
其中，HC，i(s)＝(1+KRC*(s/wi))，在此通式中下标i从1到I变化。例如“HEQ(s)”、“KLG”、“HN(s)”等符号的定义与前述特殊情形中的定义相同。此处不再为此通式重复类似的细节描述。
图6展示图5中滤波单元(更具体的，是指前述的接收RC侦测结果的代表值ΔKRC的滤波单元)的实现细节。滤波单元530-i的结构可应用于上述特殊情形或一般情形，在一般情形中i从1至I变化。如图6所示，滤波单元530-i包含功能模块610、620、630、640、650、660和670。功能模块610、630表示延迟单元电路，功能模块620、670表示加法器，功能模块640、650、660表示放大器，放大器的增益值分别为参数ai、bi、上述的RC侦测结果的代表值ΔKRC。对于参数ai、bi的定义，参数ai、bi可由双线性转换导出。此处为便于理解给出了双线性转换公式：
s＝2fs*((1-z-1)/(1+z-1))；
由于双线性转换是习知的，此处为简洁不再解释其含义。
从s域到z域进行双线性转换后，HC，i(s)的公式可转换为HC，i(z)。例如，
HC，i(z)＝1+ΔKRC*((2fs/wi)*(1-z-1)/(1+z-1))/(1+(2fs/wi)*(1-z-1)/(1+z-1))
＝1+ΔKRC*((2fs/(wi+2fs))*(1-z-1))/(1+((wi-2fs)/(wi+2fs))*z-1)
＝1+ΔKRC*(bi*(1-z-1))/(1+ai*z-1)；
其中ai＝(wi-2fs)/(wi+2fs)，以及bi＝2fs/(wi+2fs).
图7是数字补偿滤波器(例如图4a所示特殊情形的DCF 130)的相关参数表。例如，给定fs＝4.33MHz且i从1至3变化，当w1＝0.153MHz、w2＝6.46MHz、w1＝48.69MHz时，参数{a1，a2，a3}、{b1，b2，b3}的大致值分别为{-0.7999，0.6482，0.9449}、{0.8998，0.1759，0.0275}。
图8是根据本发明一个实施例的图1中RC侦测电路142RC的实现细节。此实施例的RC侦测电路142RC包含运算放大器810、830，例如金属氧化物半导体场效应晶体管(MOSFET)的晶体管850，比较器870，电阻R81、R82、R83、R84以及开关S1、S1B。其中，开关S1B典型的处于与开关S1相反的状态。请注意，电容Cx可表示回路滤波器170的RC电路中的任意一个电容，电阻Rx可表示回路滤波器170的RC电路中的任意一个电阻，其中，当需要侦测前述的容值与阻值的乘积时，电容Cx和电阻Rx通过开关机制可动态纳入RC侦测电路142RC。为简洁，后文将电阻{R81，R82，R83，R84，Rx}的阻值、电容{Cx}的容值分别写作类似的符号{R81，R82，R83，R84，Rx}、{Cx}。
运算放大器810正端的电压电平可表示如下：
Va＝((R82+R83+R84)/(R81+R82+R83+R84))*AVDD；
其中，符号AVDD表示RC侦测电路142RC的驱动电压。
此外，电阻R82、R83间节点的电压电平表示如下：
Vf＝((R83+R84)/(R81+R82+R83+R84))*AVDD
另外，电阻R84、R83间节点的电压电平表示如下：
Vi＝(R84/(R81+R82+R83+R84))*AVDD
由于从电阻Rx流向运算放大器810负端的电流较小可忽略，对运算放大器810采用虚接地假设，如下可写出电阻Rx流向晶体管850的电流Ix：
Ix＝(AVDD-Va)/Rx
  ＝(R81/(R81+R82+R83+R84))*AVDD/Rx
  ＝(R81/Rtot)*(AVDD/Rx)；
其中Rtot＝(R81+R82+R83+R84)
因此，
Ix/Cx＝(R81/Rtot)*(AVDD/(Rx*Cx))；且
ΔV/Δt＝(Vf-Vi)/Δt
       ＝(R83/Rtot)*(AVDD/Δt)；
以上两式中后式表示在时间间隔Δt内，电容Cx上端的电压电平Vx从电压电平Vi充电至电压电平Vf，符号ΔV表示电压电平Vf与电压电平Vi的电压差(Vf-Vi)。电压电平Vx、电压电平Vf分别输入比较器870的正、负端，以产生比较器输出。
令ΔV/Δt＝Ix/Cx，则可改写为：
ΔV/Δt＝(R81/Rtot)*(AVDD/(Rx*Cx)).
解以上方程可得到电容Cx的充电时间：
Tcharge＝(Rx/R81)*R83*Cx；
这意味着只要已知充电时间Tcharge和比值(R83/R81)，即可快速获得前述例如乘积(Rx*Cx)的阻值容值乘积。
相比于习知技术，本发明实施例的方法、相关数字补偿滤波器和相关校准电路的优点之一是可提供准确的回路参数控制，并提高对抗PVT变异的鲁棒性。
另一优点是无需个别测量PLL 160中各电阻阻值(例如图4b所示的阻值{R2，R4，R6})和各电容容值(例如图4b所示的容值{C2，C4，C6})。当采用上述方法时，由于可快速获得前述例如乘积(Rx*Cx)的阻值容值乘积用于校准电路100的在线自校准，因此可快速容易的调谐DCF 130的补偿特性。
任何熟习此项技艺者，在不脱离本发明之精神和范围内，当可做些许的更动与润饰，因此本发明之保护范围当视所附之权利要求所界定者为准。

Claims (20)

1.一种调谐数字补偿滤波器的方法，该数字补偿滤波器在一发射器中，该方法包含：
基于该发射器至少一部分的信号实施回路增益校准，获得至少一回路增益校准结果，通过对该发射器该部分实施RC侦测，无需个别测量该发射器该部分中电阻的阻值和电容的容值，获得至少一RC侦测结果，其中，该RC侦测结果对应于表示一阻值和一容值的乘积的一已侦测值，且该数字补偿滤波器包含增益补偿模块和RC补偿模块；以及
通过分别输入该至少一回路增益校准结果至该增益补偿模块、输入该至少一RC侦测结果至该RC补偿模块，调谐该数字补偿滤波器。
2.如权利要求1所述的调谐数字补偿滤波器的方法，其特征在于，更包含：
调谐该数字补偿滤波器，以在线自校准方式对该发射器该部分实施数字补偿。
3.如权利要求1所述的调谐数字补偿滤波器的方法，其特征在于，分别输入该至少一RC侦测结果至该RC补偿模块，使得该数字补偿滤波器基于该至少一RC侦测结果的变化动态调谐。
4.如权利要求1所述的调谐数字补偿滤波器的方法，其特征在于，该发射器该部分包含锁相回路。
5.如权利要求1所述的调谐数字补偿滤波器的方法，其特征在于，该RC补偿模块包含：
串联的多个滤波单元，该多个滤波单元中的每个具有传输函数HC，i(s)＝(1+KRC*(s/wi))，i表示关于该多个滤波单元之一的索引，KRC表示该至少一RC侦测结果，s＝jw，且s、w分别表示虚部、角频率，wi表示关于该多个滤波单元之一的频率参数。
6.如权利要求5所述的调谐数字补偿滤波器的方法，其特征在于，该数字补偿滤波器具有传输函数HComp(s)＝HEQ(s)+KLG*HN(s)*HC，1(s)*HC，2(s)*...*HC，I(s)，其中，HEQ(s)表示在预设频率范围内相等的传输函数，KLG表示该至少一回路增益校准结果，HN(s)表示该数字补偿滤波器的一部分的传输函数，且I表示该多个滤波单元的个数。
7.一种数字补偿滤波器，位于一发射器内，包含：
增益补偿模块，用于接收至少一回路增益校准结果，其中，该回路增益校准结果是通过对该发射器至少一部分的信号实施回路增益校准来获得的；以及
RC补偿模块，用于接收至少一RC侦测结果，其中，该RC侦测结果是通过对该发射器该部分实施RC侦测且无需个别测量该发射器该部分中电阻的阻值和电容的容值来获得的，该RC侦测结果对应于表示一阻值和一容值的乘积的一已侦测值；
其中，该数字补偿滤波器是通过分别输入该回路增益校准结果至该增益补偿模块、输入该RC侦测结果至该RC补偿模块来进行调谐。
8.如权利要求7所述的数字补偿滤波器，其特征在于，该数字补偿滤波器进行调谐，以在线自校准方式对该发射器该部分实施数字补偿。
9.如权利要求7所述的数字补偿滤波器，其特征在于，该数字补偿滤波器是通过分别输入该至少一RC侦测结果至该RC补偿模块，使得该数字补偿滤波器基于该至少一RC侦测结果的变化进行动态调谐。
10.如权利要求7所述的数字补偿滤波器，其特征在于，该发射器该部分包含锁相回路。
11.如权利要求7所述的数字补偿滤波器，其特征在于，该RC补偿模块包含：
串联的多个滤波单元，该多个滤波单元中的每个具有传输函数HC，i(s)＝(1+KRC*(s/wi))，i表示关于该多个滤波单元之一的一索引，KRC表示该至少一RC侦测结果，s＝jw，且s、w分别表示虚部和角频率，wi表示关于该多个滤波单元之一的频率参数。
12.如权利要求11所述的数字补偿滤波器，其特征在于，该数字补偿滤波器具有传输函数HComp(s)＝HEQ(s)+KLG*HN(s)*HC，1(s)*HC，2(s)*...*HC，I(s)，其中，HEQ(s)表示在预设频率范围内相等的传输函数，KLG表示该至少一回路增益校准结果，HN(s)表示该数字补偿滤波器的一部分的传输函数，且I表示该多个滤波单元的个数。
13.如权利要求7所述的数字补偿滤波器，其特征在于，该增益补偿模块和该RC补偿模块串联。
14.如权利要求7所述的数字补偿滤波器，其特征在于，该数字补偿滤波器中的第一路径和第二路径均接收该数字补偿滤波器的一相同输入，该增益补偿模块和该RC补偿模块位于该第一路径；且该数字补偿滤波器更包含：
延迟单元，用于延迟该数字补偿滤波器的该输入，以产生一延迟的输入作为该第二路经的输出，其中，该延迟单元位于该第二路径；以及
加法器，用于将该第一路径的输出与该第二路径的输出相加，以产生该数字补偿滤波器的输出。
15.一种校准电路，该校准电路位于一发射器内，该校准电路包含：
数字补偿滤波器，用于对将由该发射器至少一部分利用的基带数据实施数字补偿滤波，该数字补偿滤波器包含增益补偿模块和RC补偿模块；以及
控制模块，用于实施自校准控制，该控制模块通过基于该发射器至少一部分的信号实施回路增益校准，获得至少一回路增益校准结果，该控制模块更通过对该发射器该部分实施RC侦测，无需个别测量该发射器该部分中电阻的阻值和电容的容值，获得至少一RC侦测结果，其中，该RC侦测结果对应于表示一阻值和一容值的乘积的一已侦测值；
其中，该控制模块通过分别输入该回路增益校准结果至该增益补偿模块、输入该RC侦测结果至该RC补偿模块，以调谐该数字补偿滤波器。
16.如权利要求15所述的校准电路，其特征在于，该控制模块用于调谐该数字补偿滤波器，以在线自校准方式对该发射器该部分实施数字补偿。
17.如权利要求15所述的校准电路，其特征在于，该控制模块通过分别输入该至少一RC侦测结果至该RC补偿模块，以基于该至少一RC侦测结果的变化来动态调谐该数字补偿滤波器。
18.如权利要求15所述的校准电路，其特征在于，该发射器该部分包含锁相回路。
19.如权利要求15所述的校准电路，其特征在于，该RC补偿模块包含：
串联的多个滤波单元，该多个滤波单元中的每个具有传输函数HC，i(s)＝(1+KRC*(s/wi))，i表示关于该多个滤波单元之一的索引，KRC表示该至少一RC侦测结果，s＝jw，且s、w分别表示虚部和角频率，wi表示关于该多个滤波单元之一的频率参数。
20.如权利要求19所述的校准电路，其特征在于，该数字补偿滤波器具有传输函数HComp(s)＝HEQ(s)+KLG*HN(s)*HC，1(s)*HC，2(s)*...*HC，I(s)，其中，HEQ(s)表示在预设频率范围内相等的传输函数，KLG表示该至少一回路增益校准结果，HN(s)表示该数字补偿滤波器的一部分的传输函数，且I表示该多个滤波单元的个数。
CN 201010000475 2009-01-22 2010-01-11 调谐数字补偿滤波器的方法、数字补偿滤波器和校准电路 Expired - Fee Related CN101789770B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US14634009P 2009-01-22 2009-01-22
US61/146,340 2009-01-22
US12/626,621 2009-11-26
US12/626,621 US8081936B2 (en) 2009-01-22 2009-11-26 Method for tuning a digital compensation filter within a transmitter, and associated digital compensation filter and associated calibration circuit

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210156739.2A Division CN102694760B (zh) 2009-01-22 2010-01-11 调谐数字补偿滤波器的方法和数字补偿滤波器

Publications (2)

Publication Number Publication Date
CN101789770A CN101789770A (zh) 2010-07-28
CN101789770B true CN101789770B (zh) 2012-07-11

Family

ID=42336941

Family Applications (2)

Application Number Title Priority Date Filing Date
CN 201010000475 Expired - Fee Related CN101789770B (zh) 2009-01-22 2010-01-11 调谐数字补偿滤波器的方法、数字补偿滤波器和校准电路
CN201210156739.2A Expired - Fee Related CN102694760B (zh) 2009-01-22 2010-01-11 调谐数字补偿滤波器的方法和数字补偿滤波器

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201210156739.2A Expired - Fee Related CN102694760B (zh) 2009-01-22 2010-01-11 调谐数字补偿滤波器的方法和数字补偿滤波器

Country Status (3)

Country Link
US (2) US8081936B2 (zh)
CN (2) CN101789770B (zh)
TW (1) TW201029322A (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101370118B1 (ko) * 2007-09-28 2014-03-04 에이저 시스템즈 엘엘시 확장된 트래킹 범위를 갖는 위상 동기 루프(ｐｌｌ)
CN102545886B (zh) * 2010-12-23 2014-02-05 博通集成电路（上海）有限公司 Gfsk调制器、gfsk调制方法及发射机
TWI465080B (zh) * 2011-03-04 2014-12-11 Univ Nat Sun Yat Sen 具有抗干擾之雙點調制直接轉頻發射機
US8638878B2 (en) * 2011-12-15 2014-01-28 Intel Mobile Communications GmbH Method and faculty to measure and compensate DCO frequency distortions using a DPLL
CN103856426B (zh) 2012-12-03 2017-04-19 华为技术有限公司 一种补偿滤波器的实现方法及信号带宽补偿的装置
US10623008B2 (en) * 2015-04-30 2020-04-14 Xilinx, Inc. Reconfigurable fractional-N frequency generation for a phase-locked loop
US10574243B2 (en) * 2017-01-24 2020-02-25 Intel Corporation Apparatus and method for generating stable reference current
CN108988824A (zh) * 2018-09-29 2018-12-11 珠海市中科蓝讯科技有限公司 自适应式校准电路及方法
US11632116B2 (en) * 2021-01-12 2023-04-18 Texas Instruments Incorporated Calibration of parametric error of digital-to-time converters
CN114650058B (zh) * 2022-04-08 2024-07-05 福州大学 基于bbpd模块实现自校准的时间交织flash adc电路

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008703A (en) * 1997-01-31 1999-12-28 Massachusetts Institute Of Technology Digital compensation for wideband modulation of a phase locked loop frequency synthesizer
US6414562B1 (en) 1997-05-27 2002-07-02 Motorola, Inc. Circuit and method for impedance matching
US5914633A (en) 1997-08-08 1999-06-22 Lucent Technologies Inc. Method and apparatus for tuning a continuous time filter
DE19961121C2 (de) 1999-12-17 2002-02-07 Infineon Technologies Ag Schaltungsanordnung und Verfahren zur Offsetkompensation eines Signals
US6570444B2 (en) 2000-01-26 2003-05-27 Pmc-Sierra, Inc. Low noise wideband digital predistortion amplifier
FR2809890B1 (fr) * 2000-05-31 2002-08-16 Matra Nortel Communications Synthetiseur a modulation numerique
SE519372C2 (sv) * 2001-03-09 2003-02-18 Nat Semiconductor Corp Metod och krets för filtertrimning
US6731145B1 (en) 2002-08-09 2004-05-04 Rf Micro Devices, Inc. Phase-locked loop having loop gain and frequency response calibration
DE10255145B4 (de) 2002-11-26 2005-12-29 Infineon Technologies Ag Schaltungsanordnung zur Phasenregelung und Verfahren zum Betrieb der Schaltungsanordnung
JP4282998B2 (ja) * 2003-01-08 2009-06-24 パナソニック株式会社 変調器及びその補正方法
JP4461813B2 (ja) 2003-02-28 2010-05-12 ヤマハ株式会社 パルス幅変調増幅器
US6806780B2 (en) 2003-03-13 2004-10-19 Texas Instruments Incorporated Efficient modulation compensation of sigma delta fractional phase locked loop
US7002417B2 (en) * 2003-03-21 2006-02-21 Nokia Corporation RC and SC filter compensation in a radio transceiver
US6972633B2 (en) 2003-08-27 2005-12-06 Nokia Corporation Calibrating a loop-filter of a phase locked loop
JP4431015B2 (ja) 2004-09-09 2010-03-10 株式会社ルネサステクノロジ 位相同期ループ回路
CN101040437B (zh) 2004-10-13 2010-05-12 联发科技股份有限公司 用于通信系统的滤波器以及滤波方法
JP4245633B2 (ja) 2004-12-03 2009-03-25 パナソニック株式会社 フィルタ調整回路
US7398071B2 (en) 2004-12-17 2008-07-08 Broadcom Corporation Loop filter with gear shift for improved fractional-N PLL settling time
JP4638806B2 (ja) 2005-03-29 2011-02-23 ルネサスエレクトロニクス株式会社 位相同期ループ回路、オフセットｐｌｌ送信機、通信用高周波集積回路及び無線通信システム
US7724848B2 (en) 2005-07-26 2010-05-25 Data Device Corporation Predictive signal cancellation for extracting 1 Mb/s MIL-STD-1553 component from composite high performance 1553 signal
TWI307221B (en) 2005-12-12 2009-03-01 Novatek Microelectronics Corp Apparatus and method for generating spread spectrum clock signal with constant spread ratio
US7382201B1 (en) * 2007-03-23 2008-06-03 Mediatek Inc. Signal generating apparatus and method thereof

Also Published As

Publication number Publication date
US8892060B2 (en) 2014-11-18
CN101789770A (zh) 2010-07-28
CN102694760B (zh) 2015-05-13
US20120057653A1 (en) 2012-03-08
TW201029322A (en) 2010-08-01
CN102694760A (zh) 2012-09-26
US8081936B2 (en) 2011-12-20
US20100183091A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
CN101789770B (zh) 调谐数字补偿滤波器的方法、数字补偿滤波器和校准电路
CN103281052B (zh) 极坐标传送器以及极坐标传送方法
CN102647186B (zh) 信号产生电路、增益估测装置与信号产生方法
EP2905902B1 (en) Arbitrary Phase Trajectory Frequency Synthesizer
KR100884170B1 (ko) 위상동기루프용 디지털 위상 검출기
US20210028789A1 (en) Phase locked loop
US7365609B2 (en) Hybrid stochastic gradient based digitally controlled oscillator gain KDCO estimation
JP5296799B2 (ja) Ｐｌｌキャリブレーション
KR101304367B1 (ko) 2-지점 변조 및 적응 지연 정합을 이용하는 디지털 위상-동기 루프
CN103814524A (zh) 在反馈环路中具有相位校正的锁相环
CN104184535B (zh) 时钟同步方法和时钟同步装置
CN101091316A (zh) Vco中心频率调谐和限制增益变化
CN103348644A (zh) 两点调制数字锁相环
US20170201259A1 (en) Digital phase locked loop and method of driving the same
CN101394179B (zh) 信号产生装置及其信号产生方法
US7746187B2 (en) Self-calibrating modulator apparatuses and methods
CN110504962A (zh) 数字补偿模拟小数分频锁相环及控制方法
CN105827238A (zh) 校准双端口锁相环路的系统及方法
CN101272366A (zh) 信号产生装置及其相关方法
CN104320112B (zh) 一种相位精确可调双路时钟产生电路
JP2005287022A (ja) 位相同期ループ、および、周波数制御可能な発振器の位相補正方法
CN104737454A (zh) 用于具有两点调制的锁相环的Ku适配
CN107565960A (zh) 锁相环的性能指标
US8098104B2 (en) Estimation and compensation of oscillator nonlinearities
CN102545886B (zh) Gfsk调制器、gfsk调制方法及发射机

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120711

Termination date: 20190111