DE10255145B4

DE10255145B4 - Schaltungsanordnung zur Phasenregelung und Verfahren zum Betrieb der Schaltungsanordnung

Info

Publication number: DE10255145B4
Application number: DE10255145A
Authority: DE
Inventors: Markus Scholz; Christian MÜNKER; Günter Dr. Märzinger; Edmund Götz
Original assignee: Infineon Technologies AG
Current assignee: Intel Deutschland GmbH
Priority date: 2002-11-26
Filing date: 2002-11-26
Publication date: 2005-12-29
Anticipated expiration: 2022-11-27
Also published as: US7068112B2; AU2003286108A8; AU2003286108A1; US20050264368A1; DE10255145A1; WO2004049573A3; WO2004049573A2

Abstract

Schaltungsanordnung zur Phasenregelung,
mit einem Phasenregelkreis (PLL) zum Erzeugen einer geregelten Frequenz (FVCO), der einen Stelleingang (4.3) und einen Regelkreisausgang (6.2) aufweist, wobei die Frequenz (FVCO) am Regelkreisausgang (6.2) abgreifbar ist,
mit einem Frequenzmesser (51), welcher zum Messen der Frequenz (FVCO) mit dem Regelkreisausgang (6.2) des Phasenregelkreises (PLL) verbunden ist,
mit einer Recheneinheit (53), um anhand der gemessenen Frequenz (cnt1, cnt2) eine Steilheit (KVCO) und daraus wiederum einen Korrekturwert (K) zu ermitteln, welche ausgangsseitig mit dem Stelleingang (4.3) verbunden ist, mit einem ersten und einem zweiten Speicher (52), welche mit dem Frequenzmesser (51) verbunden sind, zum Speichern einer mit dem Frequenzmesser (51) gemessenen ersten und einer mit dem Frequenzmesser (51) gemessenen zweiten Frequenz (cnt1, cnt2).

Description

Die Erfindung betrifft eine Schaltungsanordnung zur Phasenregelung sowie ein Verfahren zum Betrieb der Schaltungsanordnung.
Ein Phasenregelkreis, im folgenden auch als Nachlaufsynchronisation oder Phase Locked Loop (PLL) bezeichnet, dient dazu, eine von einem Oszillator erzeugte Frequenz so einzustellen, dass sie mit einer Referenzfrequenz, welche durch einen Referenzoszillator erzeugt wird, übereinstimmt. Die Übereinstimmung muss derart genau sein, dass die Phasenverschiebung zwischen den beiden Frequenzen nicht wegläuft.
Der prinzipielle Aufbau eines Phasenregelkreises, wie er aus dem Stand der Technik bekannt ist, ist in 1 gezeigt. Ein von einem Referenzoszillator 1 erzeugtes Signal mit einer Referenzfrequenz Fref wird auf einen 1/R-Teiler geführt, der die Referenzfrequenz Fref durch den Teilerwert R teilt und am Ausgang ein Signal mit der durch R geteilten Frequenz Fref' erzeugt. Das Signal mit der Frequenz Fref' wird mit einem Signal mit der Frequenz FVCO' mittels eines Phasendetektors 3 verglichen. Dazu werden die beiden Signale auf die Phasendetektoreingänge 3.1 und 3.2 des Phasendetektors 3 geführt. Der Phasendetektor 3 liefert an seinem Ausgang 3.3 eine Ausgangsspannung, die von der Phasenverschiebung zwischen dem Signal mit der Frequenz FVCO', im Folgenden auch als Nachlaufsignal bezeichnet, und dem Referenzsignal mit der Frequenz Fref' bestimmt wird. Dem Phasendetektor 3 ist eine Ladungspumpe 4 nachgeschaltet, so dass über einen Steuereingang 4.1 der Ladungspumpe 4 anhand der vom Phasendetector 3 erzeugten Ausgangsspannung mittels der Ladungspumpe 4 ein Ladungspumpenstrom Icp am Ausgang 4.2 der Ladungspumpe 4 erzeugbar ist. Der Ladungspumpenstrom Icp wird auf den Eingang 5.1 eines Schleifenfilters 5 geführt. Die am Ausgang 5.2 des Schleifenfilters 5 erzeugte Spannung Vtune, im folgenden auch als Tuningspannung bezeichnet, wird auf den Eingang 6.1 eines spannungsgesteuerten Oszillators 6 geführt, um die Ausgangsfrequenz FVCO des spannungsgesteuerten Oszillators 6 einzustellen. Der spannungsgesteuerte Oszillator 6 wird oft auch als Voltage Controlled Oscillator (VCO) bezeichnet.
Für den Fall, dass der Phasenregelkreis PLL in einem Sender verwendet wird, kann dem Ausgang 6.2 des spannungsgesteuerten Oszillators 6 ein Leistungsverstärker 8 nachgeschaltet sein, um das Signal zu verstärken und auf eine Antenne 9 zu führen. Das Ausgangssignal des spannungsgesteuerten Oszillators 6 mit der Frequenz FVCO wird über einen Rückkopplungszweig auf einen 1/N-Teiler 7 geführt, der die Frequenz FVCO in eine durch den Teilerwert N geteilte Frequenz FVCO' teilt, und wie erwähnt, auf den Eingang 3.2 des Phasendetektors 3 führt.
Wenn die Frequenz FVCO von der Referenzfrequenz Fref abweicht, nimmt die Phasenverschiebung proportional zur Zeit zu. Dadurch steigt die Regelabweichung in der geschlossenen Regelschleife selbst bei endlicher Regelverstärkung soweit an, bis die beiden Frequenzen Fref' und FVCO' exakt übereinstimmen. Die bleibende Regelabweichung der Frequenz wird damit zu Null.
Der in 1 gezeigte prinzipielle Aufbau des Phasenregelkreises kann beispielsweise in einem Frequenzsynthesizer eingesetzt werden.
In diesem Fall wird zur Erzeugung einer möglichst rauscharmen, hochfrequenten Trägerfrequenz FVCO zunächst als Referenzoszillator 1 ein niederfrequenter, rauscharmer Referenzoszillator benötigt. Die von diesem erzeugte Referenzfrequenz Fref wird mit dem 1/R-Teiler 2, der im folgenden als Referenzteiler bezeichnet wird, auf eine niedrigere Frequenz Fref', die sogenannte Vergleichsfrequenz, geteilt. Die hoch frequente Ausgangsfrequenz FVCO des spannungsgesteuerten Oszillators 6 wird über den 1/N-Teiler auf die niedrigere Frequenz FVCO' geteilt. Die Phasendifferenz zwischen den beiden Frequenzen Fref' und FVCO' wird mit dem Phasendetektor 3 ermittelt und in ein Puls-Pausenverhältnis umgewandelt. Am Ausgang 3.3 des Phasendetektors 3 steht dann ein pulsweitenmoduliertes Signal an. Die Ladungspumpe 4 wertet das Puls-Pausen-Verhältnis des pulsweitenmodulierten Signals aus und wandelt das pulweitenmodulierte Signal in Verbindung mit dem Schleifenfilter 5 in die Regelspannung Vtune um, die dann den spannungsgesteuerten Oszillator 6 steuert.
Das Schleifenfilter 5 kann als aktives oder passives Schleifenfilter ausgebildet sein. Zudem kann je nach den geforderten technischen Randbedingungen das Schleifenfilter 5 als integrierendes oder nicht integrierendes Schleifenfilter realisiert sein. Für den Fall, dass das Schleifenfilter 5 als nicht integrierendes Schleifenfilter ausgebildet ist, wird lediglich die Regeldifferenz zwischen den beiden Frequenzen Fref' und FVCO' auf Null geregelt. Eine Regelabweichung der Phase kann jedoch bestehen bleiben. Falls die Phasenverschiebung ebenfalls minimiert werden soll, ist es von Vorteil, das Schleifenfilter 5 als integrierendes Filter auszubilden.
Die Realisierung des 1/N-Teilers 7 kann die Verwendung eines Fest-, Dual-, oder Multi-Modulus-Hochfrequenzteilers einbeziehen.
In 2 ist die vereinfachte Form einer Phasenregelschleife, beispielsweise der in 1 gezeigten Phasenregelschleife, als lineares Modell dargestellt. Am positiven Eingang der Differenzbildungseinheit 25 liegt die Sollgröße Θi an. Am negativen Eingang der Differenzbildungseinheit 25 liegt die durch den Teilerwert N geteilte Reglerausgangsgröße Θ0/N an. Die sich am Ausgang der Differenzbildungseinheit ergebende Regeldifferenz wird auf die Regelstrecke geführt, welche sich aus dem Phasendetektor und der Ladungspumpe, dar gestellt durch den Block 21, das Schleifenfilter mit der Übertragungsfunktion ZF(s), dargestellt als Block 22, und dem spannungsgesteuerten Oszillator, dargestellt als Block 23, zusammensetzt.
Hieraus lässt sich die Übertragungsfunktion G(s) für den Fall der nicht geschlossenen Regelschleife ableiten zu:
wobei

Kp: = ?
ZF(s): = Übertragungsfunktion des Schleifenfilters,
K0: = ?,
KVCO: = Steilheit des spannungsgesteuerten Oszillators,
Icp: = Ladungspumpenstrom,
C1: = erste Kapazität des Schleifenfilters,
R1: = erster Widerstand des Schleifenfilters und
C2: = zweite Kapazität des Schleifenfilters.

In 3 ist dazu entsprechend die Übertragungsfunktion G(jω) für die offene Regelschleife dargestellt. Dazu ist auf der x-Achse des Diagramms die Kreisfrequenz ω logarithmisch aufgetragen. Auf der y-Achse ist, ebenfalls logarithmisch, der Betrag der Übertragungsfunktion G(jω) aufgetragen. Für den Verlauf der Übertragungsfunktion G(jω) im linken Bereich des Diagramms, der mit dem Bezugszeichen 31 versehen ist, gilt.
Für den Verlauf der Übertragungsfunktion G(jω) im mittleren Bereich, der mit dem Bezugszeichen 32 gekennzeichnet ist, gilt:
Für die Kreisfrequenz ω1 gilt:
Für die Kreisfrequenz ωn gilt:
Für die Kreisfrequenz ωL gilt
Für die Kreisfrequenz ω2 gilt:
Als Schleifenfilter 5 bzw. 22 mit der Übertragungsfunktion ZF(s) wurde ein einfacher Passivfilter, bei dem zu einer Serienschaltung aus einem ersten Widerstand R1 und einem ersten Kondensator C1 ein zweiter Kondensator C2 parallel geschaltet ist, angenommen. In 3 sind die entsprechenden Frequenzen ω1, ωn, ωL und ω2 eingetragen. Bei den bisher gemachten Ausführungen zum Phasenregelkreis wurde der Teilerwert N als konstant angenommen.
Somit gilt für die Schleifenverstärkung OpenLoopGain der offenen Regelschleife: OpenLoopGain = f(KVCO, Icp, LF(Cx, Rx)),wobei LF(Cx, Rx) die Eigenschaften des Schleifenfilters in Abhängigkeit von den Kapazitäten Cx und den Widerständen Rx repräsentiert.
Wird zusätzlich ein Dämpfungsfaktor D im Gegenkopplungszweig der Phasenregelschleife eingeführt, lässt sich die Übertragungsfunktion H(jω) für den Fall der geschlossenen Regelschleife wie folgt berechnen:
Das Diagramm in 4, bei dem auf der X-Achse die Kreisfrequenz logarithmisch aufgetragen ist und bei dem auf der Y-Achse die Übertragungsfunktion H(jω) für die geschlossene Regelschleife ebenfalls logarithmisch aufgetragen ist, zeigt in guter Näherung den spektralen Verlauf der eingerasteten Phasenregelschleife im Bereich rechts vom Träger. Mit ωx wird die Schleifenbandbreite (loop bandwidth) bezeichnet und berechnet sich zu:
Falls die Kapazität C2 gleich Null ist, d.h. die Kapazität C2 ist nicht vorhanden, so dass das Schleifenfilter 5 lediglich aus einer Serienschaltung aus dem ersten Widerstand R1 und der ersten Kapazität C1 besteht, ergibt sich der mit Bezugszeichen 42 gekennzeichnete und gestrichelt dargestellte Verlauf in 4. Bei dem mit dem Bezugszeichen 42 gekennzeichneten Verlauf ergibt sich ein Abfall von –20 dB/Dekade. Falls die Kapazität C2 größer Null ist, ergibt sich der mit dem Bezugszeichen 41 in 4 gezeigte Verlauf der Übertragungsfunktion H(jω), wobei sich dann ein Abfall von –40 dB/Dekade ergibt.
Insbesondere bei Frequenzsynthesizern für drahtlose Funksysteme ist es unumgänglich, die Schleifenbandbreite ωx möglichst genau zu kontrollieren. Die Stabilität des Regelkreises, die Geschwindigkeit eines Frequenzsprungs und der Gesamtphasenfehler der Phasenregelschleife und damit die Reinheit einer Modulation, welche in Wechselwirkung mit der Überhöhung des Phasenrauschens (=Jitter) in Wechselwirkung steht, werden nämlich durch die Schleifenbandbreite ωx direkt oder indirekt beeinflusst.
Die Steilheit KVCO des spannungsgesteuerten Oszillators, der Ladungspumpenstrom Icp der Ladungspumpe und die Komponenten des Schleifenfilters beeinflussen die Schleifenbandbreite ωx. Da die Steilheit KVCO des spannungsgesteuerten Oszillators, der Ladungspumpenstrom und die Widerstände und Kondensatoren des Schleifenfilters bedingt durch Fertigungstoleranzen, Schwankungen in der Versorgungsspannung, Temperaturschwankungen usw. nicht immer einen exakt definierten Wert aufweisen, und damit Streuungen unterliegen, verursachen diese Einflussfaktoren eine Verschlechterung in der Schleifenbandbreite ωx, was dazu führt, dass die Schleifenbandbreite ωx abnimmt. Sämtliche Abweichungen von der Schleifenbandbreite ωx haben somit erhebliche negative Auswirkungen auf die Qualität und damit auch auf die Ausbeute der fabrizierten Schaltkreise.

In der Druckschrift US 5,786,733 ist eine Phasenregelschleife angegeben, bei der Abweichungen der Frequenz erfasst werden können. Vor dem Oszillator ist ein Verstärker mit veränderba rer Verstärkung angeordnet, der in Abhängigkeit von Frequenzabweichungen über der Zeit angesteuert wird.

Eine Aufgabe der Erfindung ist es, eine Schaltungsanordnung zur Phasenregelung und ein Verfahren zum Betrieb der Schaltungsanordnung anzugeben, bei denen die durch Schwankungen in der Steilheit des spannungsgesteuerten Oszillators, im Ladungspumpenstrom und durch Fertigungstoleranzen in den Komponenten des Schleifenfilters verursachten Verschlechterungen der Schleifenbandbreite kompensiert werden können.

Die Aufgabe wird durch eine Schaltungsanordnung zur Phasenregelung mit den Merkmalen gemäß Patentanspruch 1 und durch ein Verfahren zum Betrieb der Schaltungsanordnung mit den Merkmalen gemäß Patentanspruch 8 gelöst.

Die erfindungsgemäße Schaltungsanordnung zur Phasenregelung weist einen Phasenregelkreis zum Erzeugen einer geregelten Frequenz mit einem Stelleingang und einem Regelkreisausgang auf, wobei die Frequenz am Regelkreisausgang abgreifbar ist. Zudem ist ein Frequenzmesser vorgesehen, welcher zum Messen der Frequenz mit dem Regelkreisausgang des Phasenregelkreises verbunden ist. Weiterhin ist eine Recheneinheit vorgesehen, um anhand der gemessenen Frequenz eine Steilheit und daraus wiederum einen Korrekturwert zu ermitteln, wobei die Recheneinheit ausgangsseitig mit dem Stelleingang des Phasenregelkreises verbunden ist.

Das erfindungsgemäße Verfahren zum Betrieb der Schaltungsanordnung weist folgende Arbeitsschritte auf. Mittels des Frequenzmessers wird eine erste Frequenz gemessen und im ersten Speicher abgelegt. Mittels des Frequenzmessers wird anschließend eine zweite Frequenz gemessen und im zweiten Speicher abgelegt. Mittels der Recheneinheit wird dann die Differenz aus den beiden gespeicherten Frequenzen berechnet. In einem weiteren Schritt wird mittels der Recheneinheit mit Hilfe der Differenz die Steilheit und daraus der Korrekturwert berech net. Schließlich wird mit Hilfe des Korrekturwertes die vom Phasenregelkreis erzeugte Frequenz korrigiert.

Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den in den abhängigen Patentansprüchen gegebenen Merkmalen.

Bei einer Ausführungsform der erfindungsgemäßen Schaltungsanordnung weist der Frequenzmesser einen Zähler auf. Auf diese Art und Weise lässt sich sehr einfach und mit geringen Hilfsmitteln die Frequenz erfassen.

Vorteilhafterweise sind bei der erfindungsgemäßen Schaltungsanordnung ein erster und ein zweiter Speicher vorgesehen, welche mit dem Frequenzmesser verbunden sind, um eine erste und eine zweite mit dem Frequenzmesser gemessene Frequenz zu speichern.

Entsprechend einer bevorzugten Ausführungsvariante der erfindungsgemäßen Schaltungsanordnung weist der Phasenregelkreis einen Phasendetektor mit einem Steuereingang auf, wobei der Steuereingang den Stelleingang des Phasenregelkreises bildet. Vorteilhafterweise kann dann über den Steuereingang des Phasendetektors das Pulsweitenverhältnis des vom Phasendetektor erzeugten pulsweitenmodulierten Signals gesteuert werden.

Bei einer Weiterbildung der erfindungsgemäßen Schaltungsanordnung ist alternativ zur vorigen Ausführungsform im Phasenregelkreis eine Ladungspumpe mit einem Steuereingang vorgesehen, wobei der Steuereingang den Stelleingang bildet. Dies hat den Vorteil, dass der von der Ladungspumpe erzeugte Ladungspumpenstrom mittels eines Korrekturwertes angepasst werden kann.

Darüber hinaus kann die erfindungsgemäße Schaltungsanordnung im Phasenregelkreis ein Schleifenfilter mit einem Steuereingang aufweisen, wobei der Steuereingang den Stelleingang des Phasenregelkreises bildet. Diese zu der vorigen Ausführungsform alternative Ausführungsform ermöglicht es, über das Schleifenfilter korrigierend auf den Phasenregelkreis einzuwirken.

Zur Lösung der Aufgabe wird ferner vorgeschlagen, dass der Phasenregelkreis einen spannungsgesteuerten Oszillator mit einem Steuereingang aufweist, wobei der Steuereingang den Stelleingang bildet. Bei dieser alternativen Ausführungsform kann direkt über den spannungsgesteuerten Oszillator Einfluss auf den Phasenregelkreis genommen werden.

Bei einer weiteren Ausführungsform der erfindungsgemäßen Schaltungsanordnung ist eine Steuerungseinheit zum Steuern des Frequenzmessers, des Speichers, der Recheneinheit und des Phasendetektors oder der Ladungspumpe oder des Schleifenfilters oder des spannungsgesteuerten Oszillators vorgesehen.

Bei einer Weiterbildung des erfindungsgemäßen Verfahrens zum Betrieb der Schaltungsanordnung ist vorgesehen, dass die einzelnen Arbeitsschritte wiederholt werden. Dies hat den Vorteil, dass die Schleifenbandbreite nunmehr regelbar ist.

Schließlich können bei dem erfindungsgemäßen Verfahren mittels des Frequenzmessers weitere Frequenzen gemessen werden. Mittels der Recheneinheit wird dann zur Bildung der Differenz zwischen den gemessenen Frequenzen interpoliert. Dadurch kann vorteilhafterweise die Genauigkeit weiter erhöht werden.

Die Erfindung wird nachfolgend an Ausführungsbeispielen anhand von Zeichnungen näher erläutert.
1 zeigt in Form eines Blockschaltbildes den prinzipiellen Aufbau eines aus dem Stand der Technik bekannten Phasenregelkreises.
2 zeigt in Form eines Blockdiagramms das Regelungsmodell, das dem in 1 gezeigten Phasenregelkreis zugrundeliegt.
3 zeigt den Verlauf der Übertragungsfunktion des offenen Regelkreises.
4 zeigt die Übertragungsfunktion des Schleifenfilters bei unterschiedlichen Schleifenfilterausbildungen.
5 zeigt in Form eines Blockdiagramms eine mögliche Ausführungsform der erfindungsgemäßen Schaltungsanordnung zur Phasenregelung.
Auf die Beschreibung der 1 bis 4 wird im Folgenden nicht weiter eingegangen, da diese bereits weiter oben erfolgte. Zur Erläuterung der Figuren wird auf obiges verwiesen.
Der in 5 dargestellte prinzipielle Aufbau der erfindungsgemäßen Schaltungsanordnung zur Phasenregelung weist einen Phasenregelkreis auf, der im wesentlichen mit dem in 1 gezeigten Phasenregelkreis übereinstimmt. Der Phasenregelkreis ist ein Bestandteil der erfindungsgemäßen Schaltungsanordnung zur Phasenregelung, wobei die Erfindung nicht auf die Verwendung des in 1 gezeigten Phasenregelkreises beschränkt ist. Vielmehr ist grundsätzlich hierfür jeder Phasenregelkreis geeignet. Anders als bei dem in 1 gezeigten Phasendetektor 3 ist bei dem in 5 gezeigten Phasendetektor 3' ein zusätzlicher Steuereingang 3.4 vorgesehen. Dieser ist mit einem Steuerausgang 54.3 einer Steuereinheit 54 verbunden. Des weiteren unterscheidet sich die Ladungspumpe 4' in 5 von der 1 gezeigten Ladungspumpe 4 dadurch, dass die Ladungspumpe 4' einen zusätzlichen Steuereingang 4.3 aufweist, welcher mit dem Ausgang 53.3 einer Recheneinheit 53 verbunden ist. Der Ausgang 6.2 des spannungsgesteuerten Oszillators 6 ist in 5 zusätzlich mit einem Messeingang 51.1 eines Frequenzmessers 51 verbunden. Dieser dient zur Erfassung der vom spannungsgesteuerten Oszillator 6 erzeugten Frequenz FVCO. Sobald der Frequenzmesser 51 über seinen Steuereingang 51.2 von der Steuereinheit 54 über deren Steuerausgang 54.1 den entsprechenden Steuerbefehl erhält, wird die Frequenz FVCO erfasst und über den Ausgang 51.3 des Frequenzmessers 51 an einen Speicher 52 übergeben.
Die Steuerung des Speichers 52 erfolgt über den Steuereingang 52.2, welcher mit dem Steuerausgang 54.2 der Steuereinheit 54 verbunden ist. Sobald die Steuereinheit 54 den entsprechenden Steuerbefehl an den Speicher 52 übermittelt hat, wird der im Speicher 52 gespeicherte Wert für die Frequenz FVCO an die Recheneinheit 53 über deren Eingang 53.1 übermittelt. Sobald der Recheneinheit 53 zwei von der Frequenzmesseinheit 51 gemessene Frequenzen FVCO zur Verfügung stehen, wird die Steilheit KVCO des spannungsgesteuerten Oszillators 6 berechnet. Ein sich daraus ergebender Korrekturwert K wird über den Ausgang 53.3 der Recheneinheit 53 an die Ladungspumpe 4' übergeben.
Mit der erfindungsgemäßen Schaltungsanordnung zur Phasenregelung wird die während des Betriebs tatsächlich auftretende effektive Steilheit KVCO des spannungsgesteuerten Oszillators 6 ermittelt und anschließend justiert. Die Justierung oder Korrektur basiert auf der Steilheit KVCO. Die Korrektur erfolgt bei der Ausführungsform gemäß 5 über den Ladungspumpenstrom Icp der Ladungspumpe 4' des Phasenregelkreises PLL. Damit wird auf die Schleifenverstärkung der Phasenregelschleife Einfluss genommen.
Über den Korrekturwert K wird das Produkt aus der Steilheit KVCO und dem Ladungspumpenstrom Icp (KVCO * Icp) und damit die Schleifenbandbreite ωx auf den gewünschten oder erforderlichen Wert eingestellt bzw. geregelt.
Als Frequenzmesser 51, auch als frequenzverarbeitende Einheit bezeichnet, kann beispielsweise ein synchroner oder asynchroner Teiler oder Zähler zum Einsatz kommen.
Werden von der Recheneinheit 53 nur zwei Frequenzen zur Berechnung des Korrekturwertes K herangezogen, genügt es, wenn der Speicher 52 zwei digitale Register, beispielsweise ein Register A für die erste Frequenz und ein Register B für die zweite Frequenz aufweist.
Im folgenden wird eine mögliche Implementierungsform geschrieben. Zuerst setzt die Steuerungseinheit 54 über ihre Steuerungsausgänge 54.1 bis 54.4 alle angeschlossenen Einheiten, also den Frequenzmesser 51, den Speicher 52, den Phasendetektor 3' und die Recheneinheit 53 in einen Grundzustand. Anschließend setzt die Steuerungseinheit 54 über den Steuerausgang 54.3 den Phasendetektor 3' in einen Modus, in dem der Phasendetektor 3' ein erstes festes Puls-Pausenverhältnis PW1 erzeugt. Dadurch wird über die Ladungspumpe 4' und das Schleifenfilter 5 ein festes Verhältnis V1 zwischen Tuningspannung Vtune und VCO-Frequenz FVCO mit V1 = Vtunel/FVCO1 = konst., erzeugt. In einem weiteren Schritt veranlasst die Steuerungseinheit 54 über den Steuerausgang 54.1 den Frequenzmesser 51 dazu, eine Frequenzmessung durchzuführen und das Ergebnis, beispielsweise als Zählerwert cnt1 in das Register A des Speichers 52 zu übertragen. In einem vierten Schritt setzt die Steuerungseinheit 54 den Phasendetektor 3' in einen Modus, in welchem ein zweites festes Puls/Pausenverhältnis PW2 erzeugt wird. Dadurch wird ein zweites festes Verhältnis V2 zwischen Tuningspannung Vtune und VCO-Frequenz FVCO mit V2 = Vtune2/FVCO2 = konst. gebildet. Anschließend veranlasst die Steuerungseinheit 54 über den Steuerausgang 54.1 den Frequenzmesser 51 erneut eine weitere Frequenzmessung durchzuführen und den Messwert cnt2 in das Register B der Speichereinheit 52 zu übertragen. Schließlich veranlasst die Steuerungseinheit 54 die Recheneinheit 53 die beiden Messwerte cnt1 und cnt2 umzuformen und den entsprechenden Korrekturwert K an die Ladungspumpe 4' weiterzugeben.
Im Folgenden wird ein Berechnungsbeispiel beschrieben.
Ladungspumpenstrom Icp(Kphi) = 1 mA bei 1 kOhm Frequenz des spannungsgesteuerten Oszillators: FVCO = ~ 3000 MHz ... 4000 MHz
Der Frequenzzähler 51 wird für einen bestimmten Zeitraum, beispielsweise für 128/26 μsec, aktiviert.
Tabelle1, idealer Fall:

Steilheit KVCO = 60 MHz/V

Berechnung der Sollwerte oder Nominlawerte:
wobei gilt:

cnt_nom1: = erster nominaler Zählerwert, entspricht der gemessenen ersten Frequenz,
cnt_nom2: = zweiter nominaler Zählerwert, entspricht der gemessenen zweiten Frequenz,
delta_cnt_nom: = nominale Differenz zwischen cnt_nom_1 und cnt_nom_2.

Tabelle 2, realer Fall:
Die Steilheit KVCO berechnet sich zu:
KVCO = 75 MHz/V – (FVCO2 – FVCO1)/(Vtune2 – Vtunel)
Die numerische Einheit 53 berechnet den benötigten Korrekturfaktor K für das Produkt KVCO·Icp zu: K = KVCO_ziel/KVCO_real = delta_cnt_nom/delta_cnt = delta_cnt_nom/(cnt2 – cnt1) = 0.797
Die Recheneinheit 53 erzeugt daraus die Korrektur des Ladungspumpenstroms Icp durch ein Absenken um 20,27 %.
Das Produkt KVCO·Icp ist konstant und damit ist die Schleifenbandbreite ωx des Systems auf den gewünschten Wert gestellt.
Zur Realisierung kann beispielsweise folgender Algorithmus implementiert werden. CFT [5...0] = ((DCNT_NOM[9...0]SHL2)/DCNT_MEAS[12...0]) – CFT_OFF(4...0)
Dabei ist DCNT_NOM ist ein 10 Bit Wort und repräsentiert eine Steilheit KVCO von 60 MHz/V (ideal = 59, siehe Tabelle 1). SHL2 ist ein Korrekturfaktor (*4) zur Berechnung der Ladungspumpen-Stellgröße. DCNT_MEAS ist ein 13 Bit Wort und repräsentiert die Differenz der beiden gemessenen Frequenzen cnt1 und cnt2. Die Einheit ist Pulse pro Periode. CVT_OFF ist ein 5 bit Wort, das die nötige Offsetkorrektur des Ergebnisses vornimmt (ideal = 16).
Das Ergebnis CFT, in 5 mit K bezeichnet, ist ein 6 Bit Wort. Dieses steuert einen direkt in der Chargepump 4 vorhandenen Digital-Analog-Wandler. Das Ergebnis CFT hat den Wertebereich 0...31. Somit entspricht CFT = 16 dem nominellen La dungspumpenstrom Icp = 1000 μA. Wenn das Ergebnis CFT = 0 ist, entspricht dies einer Absenkung um 50 % (ICP = 500 μA) und wenn CFT = 31 ist, einer Anhebung um 50 % (Icp = 1500 μA).
Sowohl die nominelle Steilheit DCNT_NOM als auch der Offsetkorrekturwert CFT_OFF sind im Normalfall konstant.
Hauptbestandteil der numerischen Einheit 53 sind ein Teiler sowie ein Subtrahierer.
Falls das Ergebnis der Recheneinheit 53 nicht an die Ladungspumpe 4', sondern an den Phasendetektor 3' weitergegeben wird, was in 5 nicht gezeigt ist, wird der nötige Korrekturfaktor K wie bereits beschrieben berechnet, gewichtet und zur linearen Änderung des Dutycycles im Phasendetektor 3' verwendet. Dies kann sowohl über einen Digital-Analog-Wandler, zum Beispiel durch Wandelung des Korrekturwortes K in eine analoge Verzögerung, als auch volldigital, zum Beispiel durch ein Multiplexen von Verzögerungsketten oder durch die Verwendung eines programmierbaren Zählers mit höherer Frequenz, implementiert werden.
Alternativ dazu kann, was in 5 jedoch ebenfalls nicht gezeigt ist, die Recheneinheit 53 den Korrekturwert K auch an das Schleifenfilter 5 weitergeben. Dies geschieht beispielsweise dadurch, dass ein Digital-Analog-Wandler das Korrekturwort K in einen programmierbaren Widerstand umsetzt. Somit kann die effektive Übertragungsfunktion, also auch die Schleifenbandbreite ωx des Phasenregelkreises für die gemessene Steilheit des spannungsgesteuerten Oszillators angepasst werden.
Schließlich kann auch alternativ dazu der Korrekturwert K von der Recheneinheit 53 direkt an den spannungsgesteuerten Oszillator 6 weitergegeben werden. Zur Steuerung werden beispielsweise entsprechend dem berechneten Korrekturwert Varak toren im spannungsgesteuerten Oszillator zu- oder weggeschaltet.
Die vorhergehende Beschreibung der Ausführungsbeispiele gemäß der vorliegenden Erfindung dient nur zu illustrativen Zwecken und nicht zum Zwecke der Beschränkung der Erfindung. Im Rahmen der Erfindung sind verschiedene Änderungen und Modifikationen möglich, ohne den Umfang der Erfindung sowie ihre Äquivalente zu verlassen.

1: Referenzoszillator
2: 1/R-Teiler
3, 3': Phasendetektor
3.1: erster Eingang des Phasendetektors
3.2: zweiter Eingang des Phasendetektors
3.3: Ausgang des Phasendetektors
3.4: Steuereingang
4, 4': Ladungspumpe
4.1: Eingang der Ladungspumpe
4.2: Ausgang der Ladungspumpe
4.3: Steuereingang
5: Schleifenfilter
5.1: Eingang des Schleifenfilters
5.2: Ausgang des Schleifenfilters
6: spannungsgesteuerter Oszillator
6.1: VCO-Eingang
6.2: VCO-Ausgang
7: 1/N-Teiler
8: Leistungsverstärker
9: Antenne
25: Differenzbildungseinheit
21, 22, 23: Regelstrecke
24: Rückkopplungszweig mit 1/N Teiler
31, 32: Abschnitte der Übertragungsfunktion
41, 42: Übertragungsfunktionen des Filters
51: Frequenzmesser
51.2: Steuereingang
52: Speicher
52.2: Steuereingang
53: Recheneinheit
53.2: Steuereingang der Recheneinheit
54: Steuereinheit
54.1–54.4: Steuerausgänge
FVCO: Frequenz des VCO
FVCO': geteilte Frequenz des VCO
Fref: Referenzfrequenz
Fref': geteilte Referenzfrequenz
PLL: Phasenregelkreis
K: Korrekturwert
Vtune: Tuningspannung
Icp: Ladungspumpenstrom

Claims

Schaltungsanordnung zur Phasenregelung, mit einem Phasenregelkreis (PLL) zum Erzeugen einer geregelten Frequenz (FVCO), der einen Stelleingang (4.3) und einen Regelkreisausgang (6.2) aufweist, wobei die Frequenz (FVCO) am Regelkreisausgang (6.2) abgreifbar ist, mit einem Frequenzmesser (51), welcher zum Messen der Frequenz (FVCO) mit dem Regelkreisausgang (6.2) des Phasenregelkreises (PLL) verbunden ist, mit einer Recheneinheit (53), um anhand der gemessenen Frequenz (cnt1, cnt2) eine Steilheit (KVCO) und daraus wiederum einen Korrekturwert (K) zu ermitteln, welche ausgangsseitig mit dem Stelleingang (4.3) verbunden ist, mit einem ersten und einem zweiten Speicher (52), welche mit dem Frequenzmesser (51) verbunden sind, zum Speichern einer mit dem Frequenzmesser (51) gemessenen ersten und einer mit dem Frequenzmesser (51) gemessenen zweiten Frequenz (cnt1, cnt2).
Schaltungsanordnung nach Patentanspruch 1, bei der der Frequenzmesser (51) einen Zähler aufweist.
Schaltungsanordnung nach Patentanspruch 1 oder 2, bei der der Phasenregelkreis (PLL) einen Phasendetektor (3') mit einem Steuereingang aufweist, wobei der Steuereingang den Stelleingang bildet.
Schaltungsanordnung nach Patentanspruch 1 oder 2, bei der der Phasenregelkreis (PLL) eine Ladungspumpe (4') mit einem Steuereingang (4.3) aufweist, wobei der Steuereingang (4.3) den Stelleingang bildet.
Schaltungsanordnung nach Patentanspruch 1 oder 2, bei der der Phasenregelkreis (PLL) ein Schleifenfilter (5) mit einem Steuereingang aufweist, wobei der Steuereingang den Stelleingang bildet.
Schaltungsanordnung nach Patentanspruch 1 oder 2, bei der der Phasenregelkreis (PLL) einen spannungsgesteuerten Oszillator (6) mit einem Steuereingang aufweist, wobei der Steuereingang den Stelleingang bildet.
Schaltungsanordnung nach einem der Patentansprüche 1 bis 6, mit einer Steuerungseinheit (54) zum Steuern des Frequenzmessers (51), des Speichers (52), der Recheneinheit (53) und des Phasendetektors (3') oder der Ladungspumpe (4') oder des Schleifenfilters (5) oder des spannungsgesteuerten Oszillators (6).
Verfahren zum Betrieb der Schaltungsanordnung nach einem der Patentansprüche 1 bis 7, mit folgenden Arbeitsschritten: mittels des Frequenzmessers (51) wird eine erste Frequenz (cnt1) gemessen und im ersten Speicher (52) abgelegt, mittels des Frequenzmessers (51) wird eine zweite Frequenz (cnt2) gemessen und im zweiten Speicher (52) abgelegt, mittels der Recheneinheit (53) wird die Differenz aus den beiden gespeicherten Frequenzen (cnt1, cnt2) berechnet, mittels der Recheneinheit (53) wird mit Hilfe der Differenz die Steilheit (KVCO) und daraus der Korrekturwert (K) berechnet, mit Hilfe des Korrekturwerts (K) wird die vom Phasenregelkreis (PLL) erzeugte Frequenz (FVCO) korrigiert.
Verfahren nach Patentanspruch 8, bei dem die Arbeitsschritte wiederholt werden.
Verfahren nach Patentanspruch 8 oder 9, bei dem mittels des Frequenzmessers (51) weitere Frequenzen gemessen werden, bei dem mittels der Recheneinheit (53) zur Bildung der Differenz zwischen den gemessenen Frequenzen interpoliert wird.