CN101783685A

CN101783685A - 一种电荷耦合流水线模数转换器的版图结构

Info

Publication number: CN101783685A
Application number: CN201010018158A
Authority: CN
Inventors: 张甘英; 范晓捷; 陈珍海; 季惠才; 黄嵩人
Original assignee: CETC 58 Research Institute
Current assignee: CETC 58 Research Institute
Priority date: 2010-01-15
Filing date: 2010-01-15
Publication date: 2010-07-21
Anticipated expiration: 2030-01-15
Also published as: CN101783685B

Abstract

本发明提供了一种电荷耦合流水线模数转换器版图结构，该版图包括电荷耦合采样保持电路版图区、N+1级流水线子级电路版图区、数字电路版图区、主基准信号产生电路版图区和时钟信号产生电路版图区。电荷耦合采样保持电路版图区和N+1级流水线子级电路版图区位于整个版图的中间位置；数字电路版图区位于整个模数转换器版图的右上角；主基准信号产生电路版图区和时钟信号产生电路版图区位于模数转换器版图的上下两侧。本发明电荷耦合流水线模数转换器各个版图区布局固定，位置布局合理，减小了数字噪声对模拟电路的干扰，从而使电荷耦合流水线模数转换器的性能得到保障。

Description

一种电荷耦合流水线模数转换器的版图结构

技术领域

本发明涉及集成电路版图设计技术领域，特别涉及一种电荷耦合流水线模数转换器的版图结构。

背景技术

随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。

目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过一级级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级，每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。

现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。模数转换器的速度和处理精度取决于所使用高增益和超宽带宽的运算放大器负反馈的建立速度和精度。因此该类流水线结构模数转换器设计的核心是所使用高增益和超宽带宽的运算放大器的设计。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。

电荷耦合流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷耦合流水线模数转换器采用电荷耦合信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。

一个电荷耦合流水线模数转换器的典型结构如图1所示，包括以下几个部分：(1)一个电荷耦合采样保持电路0，其用于将模拟输入电压转换成对应大小成比例的电荷包，并将电荷包传输给第一级子级电路1；(2)N级基于电荷耦合信号处理技术的流水线子级电路1～3，其用于对采样得到的电荷包进行各种处理完成模数转换和余量放大，并将每一个子级电路的输出数字码输入到延时同步寄存器，且每一个子级电路输出的电荷包进入下一级重复上述过程；(3)最后一级(第N+1级)N-bit Flash模数转换器电路4，其将第N级传输过来的电荷包重新转换成电压信号，并进行最后一级的模数转换工作，并将本级电路的输出数字码输入到延时同步寄存器，该级电路只完成模数转换，不进行余量放大；(4)延时同步寄存器5，其用于对每个子流水级输出的数字码进行延时对准，并将对齐的数字码输入到数字校正模块；(5)数字校正电路模块6，其用于接收同步寄存器的输出数字码，将接收的数字码进行移位相加，以得到模数转换器的R位数字输出码；(6)基准信号产生电路7和时钟信号产生电路8，前述所有电路模块工作需要的时钟信号由时钟信号产生电路8提供，所有电路模块工作需要的基准信号和偏置信号由基准信号产生电路7提供。

图2所示为采用全差分结构实现的基于电荷耦合信号处理技术的1.5bit/级的电荷耦合流水线子级电路。由2个本级电荷传输控制开关(22p和22n)、2个电荷存储节点(24p和24n)、6个连接到电荷存储节点的电荷存储元件(25p、25n、26p、26n、27p、27n)、2个比较器(29p和29n)，2个受比较器输出结果控制的基准电荷选择电路(21p和21n)构成，2个开关23p和23n为连接到本级电荷存储节点的下一级子级电路的电荷传输控制开关。电路工作时，前级差分电荷包首先通过22p和22n传输并存储在本级电荷存储节点24p和24n，比较器29p和29n对差分电荷包输入所引起的节点24p和24n之间的电压差与基准信号+ΔVr和-ΔVr进行比较，得到本级2位量化输出数字码D1D0；数字输出码D1D0将输出到延时同步寄存器5，同时D1D0还将会控制本级的基准信号选择电路21p和21n，使它们分别产生一对互补的基准信号分别控制本级正负端电荷加减电容底板，对由前级传输到本级的差分电荷包进行相应大小的加减处理，得到本级差分余量电荷包；最后，电路完成本级差分余量电荷包由本级向下一级传输，复位信号Vset对本级差分电荷存储节点24p和24n进行复位，完成1.5bit/级电荷耦合流水线子级电路一个完整时钟周期的工作。

可以看出对于电荷耦合流水线模数转换器，各级流水线子级电路的工作过程中，电荷的传输、加/减、比较量化等功能均围绕各子级的电荷存储节点进行。电荷耦合流水线模数转换器的速度和精度取决于电荷包在不同电荷存储节点的传输速度和传输效率。因此电荷存储节点的精度和可靠性对于电荷耦合流水线模数转换器的性能有非常大的影响，并且电荷存储节点对于噪声也特别敏感。因此高精度和可靠性电荷存储节点的设计是电荷耦合流水线模数转换器的设计核心。由于在电荷耦合流水线模数转换器中存在大量的数字电路，数字电路的巨大噪声对于电荷存储节点的干扰必须控制到最小，使得该类模数转换器的版图设计显得尤为重要，如果其版图设计不合理，就会导致整个模数转换器设计失败，因此有必要提出一种合理的电荷耦合流水线模数转换器版图设计方案。

发明内容

本发明提供了一种合理的电荷耦合流水线模数转换器版图设计方案，以解决由于版图设计不合理，导致电荷耦合流水线模数转换器设计失败的问题。

按照本发明提供的技术方案，所述电荷耦合流水线模数转换器版图结构包括：电荷耦合采样保持电路版图区、N+1级流水线子级电路版图区、数字电路版图区、主基准信号产生电路版图区和时钟信号产生电路版图区；所述N+1表示模数转换器子级电路的级数数量，所述N+1级流水线子级电路版图区由N级电荷耦合流水线子级电路版图区和最后一级流水线子级电路版图区组成；数字电路版图区由相互间连接的延时同步寄存器版图区和数字校正电路版图区组成；

电荷耦合采样保持电路版图区和N+1级流水线子级电路版图区位于整个电荷耦合流水线模数转换器版图的中间位置；数字电路版图区位于整个电荷耦合流水线模数转换器版图的右上角；主基准信号产生电路版图区和时钟信号产生电路版图区分别位于电荷耦合流水线模数转换器版图的上下两侧；

所述电荷耦合采样保持电路版图区与N+1级流水线子级电路版图区相连，N+1级流水线子级电路版图区与数字电路版图区相连；主基准信号产生电路版图区分别与电荷耦合采样保持电路版图区以及N+1级流水线子级电路版图区相连；时钟信号产生电路版图区分别与电荷耦合采样保持电路版图区、N+1级流水线子级电路版图区、数字电路版图区、主基准信号产生电路版图区相连。

所述电荷耦合采样保持电路版图区、N+1级流水线子级电路版图区和主基准信号产生电路版图区的周围均采用由P型衬底隔离带和N阱隔离带所组成的双环保护隔离带进行隔离；时钟信号产生电路版图区和数字电路版图区的周围均采用深N阱隔离带包围。

所述N级电荷耦合流水线子级电路版图区从左至右依次排列，其中每一级电荷耦合流水线子级电路版图包括从基准信号产生电路版图区、比较器阵列版图区、第一基准信号选择电路版图区、第一P型衬底隔离带版图区、第一N阱隔离带版图区、第一控制开关版图区、第一电荷存储电容版图区、第二基准信号选择电路版图区、第二P型衬底隔离带版图区、第二N阱隔离带版图区、第二控制开关版图区、第二电荷存储电容版图区；

所述第一控制开关版图区与第一电荷存储电容版图区相连；第二控制开关版图区与第二电荷存储电容版图区相连；从基准信号产生电路版图区和比较器阵列版图区相连；比较器阵列版图区和第一及第二基准信号选择电路版图区相连；第一基准信号选择电路版图区与第一电荷存储电容版图区相连；第二基准信号选择电路版图区与第二电荷存储电容版图区相连；所述第一、第二控制开关版图区均包括了所在级流水线子级电路的电荷传输控制开关及复位开关；

所述从基准信号产生电路版图区和比较器阵列版图区位于整个流水线子级电路版图的中央位置；第一和第二基准信号选择电路版图区分别位于整个电荷耦合流水线子级电路版图的上下两侧；第一、第二P型衬底隔离带版图区分别位于第一、第二基准信号选择电路版图区和所述比较器阵列版图区之间；第一N阱隔离带版图区位于第一P型衬底隔离带版图区内部；第一控制开关版图区和第一电荷存储电容版图区位于第一N阱隔离带版图区内部；第二控制开关版图区和第二电荷存储电容版图区位于第二N阱隔离带版图区内部；版图空白部分由去耦电容填充；整个流水线子级电路的版图布局以比较器阵列中心轴为对称轴，左右两侧完全对称。

所述从基准信号产生电路版图区用于将所述主基准信号产生电路版图区所产生的原始基准信号转换为适用于所述比较器阵列版图区中比较器阵列的比较量化基准信号。

本发明的优点是：电荷耦合流水线模数转换器各个版图区布局固定，位置布局合理，减小了数字噪声对模拟电路的干扰，从而使电荷耦合流水线模数转换器的性能得到保障。

附图说明

图1是典型电荷耦合流水线模数转换器的电路原理框图；

图2是典型1.5位/级电荷耦合子级流水线电路原理框图；

图3是本发明实施例的版图结构示意图；

图4是本发明实施例的子级流水线电路版图结构示意图；

图5是本发明实施的时间交织电荷耦合流水线模数转换器版图结构示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施例作进一步地详细描述。

如图3所示，本发明设计的电荷耦合流水线模数转换器版图包括电荷耦合采样保持电路版图区301、N+1级流水线子级电路版图区302、数字电路版图区303、主基准信号产生电路版图区304、时钟信号产生电路版图区305、深N阱隔离带版图区306和双环保护隔离带版图区307；其中N+1为模数转换器子级电路的级数数量。

电荷耦合采样保持电路版图区301和N+1级流水线子级电路版图区302位于整个版图的中间位置；数字电路版图区303位于整个电荷耦合流水线模数转换器版图的右上角；主基准信号产生电路版图区304和时钟信号产生电路版图区305位于模数转换器版图的上下两侧；数字电路版图区303和时钟信号产生电路版图区305位于深N阱隔离带版图区306内部；电荷耦合采样保持电路版图区301、N+1级流水线子级电路版图区302和主基准信号产生电路版图区304位于双环保护隔离带版图区307内部。

图3中模数转换器版图中各版图区域的连接关系为：电荷耦合采样保持电路版图区301与N+1级流水线子级电路版图区302相连，N+1级流水线子级电路版图区302与数字电路版图区303相连；主基准信号产生电路版图区304与电荷耦合采样保持电路版图区301相连，主基准信号产生电路版图区304与N+1级流水线子级电路版图区302相连；时钟信号产生电路版图区305与电荷耦合采样保持电路版图区301相连，时钟信号产生电路版图区305与N+1级流水线子级电路版图区302相连，时钟信号产生电路版图区305与数字电路版图区303相连，时钟信号产生电路版图区305与主基准信号产生电路版图区304相连。

在实际应用中，N+1级流水线子级电路包括N级电荷耦合流水线子级电路版图区(31、32和33)和最后一级流水线子级电路版图区34组成；数字电路版图区303由延时同步寄存器版图区35和数字校正电路版图区36组成。图中主基准信号产生电路版图区304和时钟信号产生电路版图区305在整个模数转换器版图中的位置可以互换。电荷耦合采样保持电路版图区301、N+1级流水线子级电路版图区302和基准信号产生电路版图区304的其周围均采用由P型衬底隔离带和N阱隔离带所组成的双环保护隔离带307，以减小数字电路的巨大衬底噪声对这些电路的干扰。时钟信号产生电路版图区305和数字电路版图区303的周围均采用深N阱隔离带306包围，以最大限度减小数字电路的噪声扩散。

如图4所示，本发明设计的典型全差分结构电荷耦合流水线子级电路版图40包括从基准信号产生电路版图区41、比较器阵列版图区42、第一基准信号选择电路版图区43p、第二基准信号选择电路版图区43n、第一P型衬底隔离带版图区44p、第二P型衬底隔离带版图区44n、第一N阱隔离带版图区45p、第二N阱隔离带版图区45n、第一控制开关版图区46p、第二控制开关版图区46n、第一电荷存储电容版图区47p和第二电荷存储电容版图区47n；从基准信号产生电路版图区41和比较器阵列版图区42位于整个流水线子级电路版图的中央位置；第一基准信号选择电路版图区43p和第二基准信号选择电路版图区43n分别位于整个电荷耦合流水线子级电路版图的左右两侧；第一P型衬底隔离带版图区44p和第二P型衬底隔离带版图区44n位于基准信号选择电路版图区和比较器阵列版图区之间；第一N阱隔离带版图区45p位于第一P型衬底隔离带版图区44p内部；第二N阱隔离带版图区45n位于第二P型衬底隔离带版图区44n内部；第一控制开关版图区46p和第一电荷存储电容版图区47p位于第一N阱隔离带版图区45p内部；第二控制开关版图区46n和第二电荷存储电容版图区47n位于第二N阱隔离带版图区45n内部；整个流水线子级电路的版图布局以比较器阵列中心轴为对称轴，左右两侧完全对称；此外图中版图空白部分由去耦电容填充，以进一步减小各类噪声对电路核心版图模块部分的干扰。

图4中电荷耦合流水线子级电路版图中各版图区域的连接关系为：第一控制开关版图区46p与第一电荷存储电容版图区47p相连；第二控制开关版图区46n与第二电荷存储电容版图区47n相连；从基准信号产生电路版图区41和比较器阵列版图区42相连；比较器阵列版图区42分别与第一基准信号选择电路版图区43p和第二基准信号选择电路版图区43n相连；第一基准信号选择电路版图区43p与第一电荷存储电容版图区47p相连；第二基准信号选择电路版图区43n与第二电荷存储电容版图区47n相连。

在实际应用中，图4中从基准信号产生电路版图区41用于将图3中主基准信号产生电路版图区304所产生的原始基准信号转换为适用于比较器阵列的比较量化基准信号。控制开关版图区46p和46n内包含了全差分每级流水线子级电路的电荷传输控制开关及复位开关。控制开关版图区(46p和46n)与电荷存储电容版图区(47p和47n)共同构成了本级电荷耦合流水线子级电路的电荷存储节点，因此对该两大版图区域的版图设计应特别小心。本发明在该两大版图区域的版图区域外围设置了由P型衬底隔离带版图区(44p和44n)与N阱隔离带版图区(45p和45n)所组成的双环保护隔离带，以使数字电路引起的衬底噪声对该部分版图区域的干扰最小化。

图4中所示的电荷耦合子级电路的版图布局方案可以直接应用于图1中所示的电荷耦合流水线模数转换器前N级子级流水线电路的版图实现方案。对于图1中所示电荷耦合流水线模数转换器的最后一级电荷耦合子级流水线电路4的版图实现，其布局思想与图4中示例类似，只需将图4中第一、第二基准信号选择电路版图区去掉，其他部分版图区域保持不变便可以实现。

上述本发明电荷耦合流水线模数转换器的版图布局方法还可以很方便的用于多通道、时间交叠结构模数转换器的版图设计中。图5所示就是一种采用本发明电荷耦合流水线模数转换器的版图布局方法布局的一种双通道时间交叠电荷耦合流水线模数转换器的版图布局方式。整个双通道时间交叠电荷耦合流水线模数转换器的版图50由2个结构相同子电荷耦合流水线模数转换器版图区(51和52)以及一个数据选择及控制模块53组成。其中子电荷耦合流水线模数转换器版图区51和52的布局方式采用图3中所示的布局。对于4通道及更多通道的时间交叠结构电荷耦合流水线模数转换器的版图布局方式可以采用相同的对称方式布局便可以实现。

本发明提供的电荷耦合流水线模数转换器的版图布局方法中的各个版图区布局固定，位置布局合理，优化了电荷耦合流水线模数转换器的设计，从而减小了数字噪声对模拟电路的干扰，使模数转换器的性能得到保障。本发明提供的电荷耦合流水线模数转换器的版图布局方法为电荷耦合流水线模数转换器核心功能模块的版图布局方法。在本发明提供的电荷耦合流水线模数转换器的版图布局方式的各版图区域基础上增加一些PAD模块版图区及工作控制模块版图区便可以得到一个完整的单片的电荷耦合模数转换器芯片的版图。本发明提供的电荷耦合流水线模数转换器核心功能模块的版图布局本身便可以作为一种完整的电荷耦合流水线模数转换器IP应用于各类SoC的设计当中。

Claims

1.一种电荷耦合流水线模数转换器版图结构，其特征是：包括电荷耦合采样保持电路版图区、N+1级流水线子级电路版图区、数字电路版图区、主基准信号产生电路版图区和时钟信号产生电路版图区；所述N+1表示模数转换器子级电路的级数数量，所述N+1级流水线子级电路版图区由N级电荷耦合流水线子级电路版图区和最后一级流水线子级电路版图区组成；数字电路版图区由相互间连接的延时同步寄存器版图区和数字校正电路版图区组成；

2.根据权利要求1所述的电荷耦合流水线模数转换器版图结构，其特征在于所述电荷耦合采样保持电路版图区、N+1级流水线子级电路版图区和主基准信号产生电路版图区的周围均采用由P型衬底隔离带和N阱隔离带所组成的双环保护隔离带进行隔离；时钟信号产生电路版图区和数字电路版图区的周围均采用深N阱隔离带包围。

3.根据权利要求1所述的电荷耦合流水线模数转换器版图结构，其特征在于所述N级电荷耦合流水线子级电路版图区从左至右依次排列，其中每一级电荷耦合流水线子级电路版图包括从基准信号产生电路版图区、比较器阵列版图区、第一基准信号选择电路版图区、第一P型衬底隔离带版图区、第一N阱隔离带版图区、第一控制开关版图区、第一电荷存储电容版图区、第二基准信号选择电路版图区、第二P型衬底隔离带版图区、第二N阱隔离带版图区、第二控制开关版图区、第二电荷存储电容版图区；

4.根据权利要求3所述的电荷耦合流水线模数转换器版图结构，其特征在于所述从基准信号产生电路版图区用于将所述主基准信号产生电路版图区所产生的原始基准信号转换为适用于所述比较器阵列版图区中比较器阵列的比较量化基准信号。