CN101779525A - 配线基板和液晶显示装置 - Google Patents

配线基板和液晶显示装置 Download PDF

Info

Publication number
CN101779525A
CN101779525A CN200880102407A CN200880102407A CN101779525A CN 101779525 A CN101779525 A CN 101779525A CN 200880102407 A CN200880102407 A CN 200880102407A CN 200880102407 A CN200880102407 A CN 200880102407A CN 101779525 A CN101779525 A CN 101779525A
Authority
CN
China
Prior art keywords
pad
secondary series
mentioned
row
wiring substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880102407A
Other languages
English (en)
Other versions
CN101779525B (zh
Inventor
松井隆司
盐田素二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101779525A publication Critical patent/CN101779525A/zh
Application granted granted Critical
Publication of CN101779525B publication Critical patent/CN101779525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1712—Layout
    • H01L2224/1715—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/17154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/17155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种配线基板和液晶显示装置。在本发明的配线基板(1)的多列配置的垫(30)中，包括连向垫(30)的金属配线(10)的长度较长的第一列垫(30a)，和金属配线(10)的长度比第一列垫(30a)的第一金属配线(10a)短的第二列垫(30b)，与第一列垫(30a)连接的第一金属配线(10a)，按照其线宽方向的中心位于第二列垫(30b)的下层区域的方式，与第二列垫(30b)之间至少隔着绝缘层而形成，与第一列垫(30a)连接的第一金属配线(10a)的线宽方向的两端部，在与第二列垫(30b)重合的区域，在平面视图中位于第二列垫(30b)的宽度方向的两端部的外侧。

Description

配线基板和液晶显示装置
技术领域
本发明涉及配线基板，特别涉及设置有多列垫的配线基板，和具有上述配线基板的液晶显示装置。
背景技术
在现有技术中，为了进行窄间距的安装，配置有所谓多列垫的配置基板被广为使用。
而且，随着对使用上述配线基板的电子设备的更加小型化的要求，装载在这些电子设备上的电子部件越来越高密度化。与此相应，对作为安装有电子部件的基板的配线基板，也要求对应更窄的间距。
(专利文献1)
对于这些要求，提出有种种技术。例如，专利文献1记载有下述技术：在设置有多列配置的垫的配线基板，将垫和通过相邻的垫之间的金属配线设置在不同的层，并进一步使垫为双重结构。以下使用图15和图16进行说明。此处，图15是表示上述专利文献1所述的配线基板的结构的图，图16是图15的H-H线截面图。另外，图15中的“第一列”和“第二列”各自表示多列配置的垫105的列名。
在该专利文献1所述的配线基板100，如图15所示，多列配置的垫105中，在第二列的垫105之间，设置有与第一列的垫105连接的金属配线101。而且，如图16所示，该金属配线101设置在与第二列的垫105不同的层。即，垫105作为与金属配线101不同的层，隔着层间绝缘层102设置在上述金属配线101的上层。
另外，第一列和第二列的垫105，均通过通孔103与金属配线101连接(参照图15)，该金属配线101设置在与上述垫105不同的层。进一步，在上述垫105的上层，隔着层间绝缘层106设置有比上述垫105面积大的垫109，上述垫105与上述垫109通过垫通孔107连接(参照图15)。即，按照金属配线101在第一层、垫105在第二层、垫109在第三层的方式，各自形成在不同的层。
如以上所述，在上述专利文献1所述的配线基板100，设置在第二列的垫105之间的金属配线101，设置在与上述垫105、109不同的层(在金属配线101的上层设置有层间绝缘层102)。于是，能够在某种程度上使相邻的第二列的垫109的间隔变窄。
(专利文献2)
接着，基于专利文献2，对将上述配线基板作为显示装置用基板使用的例子进行说明，该配线基板是安装有电子部件的基板。
在专利文献2中，记载有上述多列配置的垫形成在液晶面板中的结构。以下使用图23～图25进行说明。此处，图23是表示上述专利文献2所述的液晶面板的结构的图，图24是表示图23中所示的驱动IC(Integrated Circuit：集成电路)的底面的结构的图，图25是表示安装有图24所示的驱动IC的液晶面板的图。
如图23所示，在专利文献2所示的液晶面板300中，在液晶面板300直接安装有驱动IC400(COG(Chip On Glass：玻璃基芯片)安装)。此处，如图24所示，在COG安装于液晶面板300的上述驱动IC400的底面，多列配置有凸点410。而且，如图25所示，在液晶面板300的安装上述驱动IC400的区域，形成有电极垫320，该电极垫320与形成在上述驱动IC400的底面的垫410对应。这样，在上述电极垫320，连接有作为与垫的连接配线的输入线310。
专利文献1：日本国公开专利公报“特开平5-29377号公报(公开日：1993年2月5日)”
专利文献2：日本国公开专利公报“特开2004-252466号公报(公开日：2004年9月9日)”
(漏电不良)
但是，在上述专利文献1所述的结构中，当安装有驱动IC等电子部件时，存在垫109与金属配线101之间容易产生漏电不良的问题。以下基于图17进行说明。图17是示意地表示电子部件安装在配线基板上的状态的图。
如图17所示，当将设置在驱动IC上的凸点120隔着各向异性导电薄膜(ACF：Anisotropic Condactive Film)130安装在配线基板100时，向配线基板100施加推入压力(图17的箭头)。这样，该推入压力也作用在垫109与金属配线101之间，由此，垫109与金属配线101接触，其结果为，存在发生漏电不良的情况。该垫109与金属配线101的接触，容易发生在其间隔最窄的区域(图17的短路区域RS1)。
另外，如图17所示，特别是在安装时驱动IC位置偏离，由此导致在上述凸点120与垫109之间发生位置偏离时，上述漏电不良更容易发生。
如上所述，作为发生漏电不良的一个示例，存在因垫和形成在相邻的垫间的连接配线的角部接触而造成的漏电不良。
(窄间距化)
另外，为了抑制上述示例的漏电不良，考虑使垫与连接配线间的距离变长。具体而言，例如可考虑下述结构：在如上述图17所示的配线基板中，使垫109与金属配线101的平面方向的间隔变宽(使图17的区域RS1的垫109与金属配线101的平面方向的间隔变宽)。
在这样的结构中，因为垫109与金属配线101离开，所以能够抑制上述区域RS1的漏电不良的发生。
但是，在相邻的垫109之间形成金属配线101后，若使金属配线101与垫109的间隔变宽，则其结果为，相邻的垫109的间隔变宽。
因此，该结构虽然能够抑制上述示例的漏电不良，但相反地，会产生妨碍垫109的窄间距化的问题。
发明内容
因此，本发明是鉴于上述问题而完成的，其目的在于，实现难以发生漏电不良、并且垫能够窄间距化的配线基板和液晶显示装置。
为解决上述问题，本发明的配线基板在基板上形成有垫和与垫连接的连接配线，上述垫配置有多列，该配线基板的特征在于：在上述多列配置的垫中，包括与垫连接的连接配线的长度较长的第一列垫，和连接配线的长度比上述第一列垫的连接配线短的第二列垫，与上述第一列垫连接的连接配线，按照其线宽方向的中心位于上述第二列垫的下层区域的方式，与上述第二列垫之间至少隔着绝缘层形成，与上述第一列垫连接的连接配线的线宽方向的两端部，在与上述第二列垫重合的区域，与上述第二列垫的宽度方向的两端部相比，在平面视图(plan view)中位于外侧。
根据上述结构，在多列配置的垫中，不在相邻的第二列垫彼此间设置与第一列垫连接的连接配线的主要部分，在上述第一列垫上连接连接配线。
以下，以配线基板为形成有金属配线等的液晶显示装置用玻璃基板的情况为例，说明该结构。即，例如，在需要连接形成在液晶显示装置用玻璃基板的中心部分的TFT(Thin Film Transistor：薄膜晶体管)和IC(Integrated circuit：集成电路)等的情况下，在上述IC的凸点配置有多列时，装载IC的基板侧的垫中的第一列垫和来自上述TFT的引出线，不使连接配线的线宽方向的中心位于相邻的第二列垫之间地相连接。
(窄间距化)
根据以上的结构，能够实现垫的窄间距化。即，在上述结构中，连接配线的线宽方向的中心设置在垫的下层区域。于是，能够将作为连接配线所必需的线宽方向的大部分形成在垫的下层区域。
其结果为，能够不将连接配线的线宽方向的较多部分设置在垫的下层区域之外即相邻的第二列垫彼此之间地，确保作为连接配线所必需的线宽。
于是，即使使相邻的第二列垫彼此的间隔狭窄，第二列垫和连接配线，以及相邻的连接配线彼此也难以接触，其结果为垫的窄间距化变得容易。
(漏电不良)
另外，在本发明的配线基板，连接配线按照其线宽方向的中心位于上述第二列垫的下层区域的方式形成。换言之，不是按照其线宽方向的中心位于相邻的第二列垫之间的方式形成。于是，第二列垫和形成在相邻的第二列垫之间的连接配线的角部接近而接触的情况较少，难以发生漏电不良，其中特别是难以发生之前基于图17说明过的漏电不良。
详细而言，在相邻的垫间形成有连接配线、并且为实现垫的窄间距化而使得垫与连接配线的间隔较窄的情况下，在该间隔狭窄的地方，垫与连接配线的接触容易发生于垫与连接配线的角部之间。而且，在垫上安装电子部件等时，特别是在安装时电子部件的位置偏离的情况下，由于推压力对基板的作用，容易发生该接触。
关于这一点，因为在本发明的配线基板，连接配线的线宽方向的中心不在相邻的垫之间，所以因上述的垫和连接配线的角部接触而造成的漏电不良难以发生。
如上所述，上述结构的配线基板难以发生漏电不良，并且能够实现垫的窄间距化。
另外，本发明的配线基板的上述第二列垫能够通过将与该第二列垫连接的上述连接配线的线宽增大而形成。
根据上述结构，因为第二列垫通过将连接配线的线宽扩大而形成，所以能够以简便的方法，在与连接于上述第一列垫的连接配线重叠的区域形成第二列垫。
另外，优选，本发明的配线基板中，上述第二列垫比与上述第一列垫连接的上述连接配线柔软。
另外，本发明的配线基板的上述第二列垫能够由铝形成，与上述第一列垫连接的上述连接配线，能够由钛、氮化钛、钛和氮化钛的合金、钽、氮化钽、钽和氮化钽的合金中的任一种形成。
另外，本发明的配线基板的上述第二列垫能够由铝或钛形成，与上述第一列垫连接的上述连接配线能够由镍形成。
根据上述结构，在垫与连接配线重叠的区域，因为位于上层的垫比位于下层的连接配线柔软，所以能够进一步抑制因上述垫与连接配线接触而产生的漏电不良。
即，例如，在垫上安装驱动IC等电子部件时，从上述垫对重叠的连接配线作用朝向基板的方向(即与基板垂直的方向，从垫朝向基板的方向)的推压力等，由此发生上述重叠的垫与连接配线的接触。
关于这一点，根据上述的结构，因为上层的垫比下层的连接配线柔软，所以在上层的垫中上述力被缓和(应力缓和)，难以发生上述重叠的垫与连接配线的接触。
于是，能够抑制因上述重叠的垫与连接配线接触而导致的漏电不良的发生。
另外，本发明的配线基板，能够将上述基板作为显示装置用基板。
另外，本发明的配线基板，能够将上述显示装置用基板作为液晶显示装置用玻璃基板。
根据上述结构，能够将具有上述的垫和连接配线的配线基板，用作例如EL(Electro Luminescence：电致发光)显示装置或液晶显示装置等的显示装置用基板。
于是，能够使显示装置用基板的连接区域较小，能够实现显示装置用基板的窄边框化等显示装置用基板的小型化等。
另外，本发明的配线基板，能够将上述基板作为印刷配线基板。
根据上述结构，因为将上述配线基板作为印刷配线基板使用，所以能够实现印刷配线基板的小型化等。
另外，为了解决上述问题，本发明的液晶显示装置具备配线基板和安装在上述配线基板的垫上的电子部件，该配线基板在基板上形成有上述垫和与垫连接的连接配线，上述垫配置有多列，该液晶显示装置的特征在于：上述配线基板是液晶显示装置用玻璃基板，在上述多列配置的垫中，包括与垫连接的连接配线的长度较长的第一列垫，和连接配线的长度比上述第一列垫的连接配线短的第二列垫，与上述第一列垫连接的连接配线，按照其线宽方向的中心位于上述第二列垫的下层区域的方式，与上述第二列垫之间至少隔着绝缘层形成，与上述第一列垫连接的连接配线的线宽方向的两端部，在与上述第二列垫重合的区域，与上述第二列垫的宽度方向的两端部相比，在平面视图中位于外侧。
根据上述结构，能够将设置在液晶显示装置用玻璃基板上的垫窄间距化。于是，在液晶显示装置用玻璃基板上直接安装(COG(Chip OnGlass)安装)有电子部件的液晶显示装置等能够实现其窄边框化、轻薄化。
另外，因为在安装电子部件等时，漏电不良难以发生，所以能够实现更高成品率的液晶显示装置的制造。另外，能够提高制造的液晶显示装置的可靠性。
另外，本发明的液晶显示装置，通过将上述电子部件直接安装在上述配线基板的垫上，能够将上述电子部件COG连接在上述液晶显示装置用玻璃基板。
在COG连接中，因为芯片部件作为电子部件直接安装在设置于玻璃基板上的垫上，所以难以发生应力缓和，上述绝缘层容易被破坏。
关于这一点，根据上述结构，因为第一列垫的连接配线的线宽方向的中心形成在第二列垫的下层，另外上述第一列垫的连接配线的线宽方向的两端部位于上述第二列垫的外侧，所以能够抑制上述绝缘层的破坏。
本发明的配线基板和液晶显示装置如以上所述，在上述多列配置的垫中，包括与垫连接的连接配线的长度较长的第一列垫，和连接配线的长度比上述第一列垫的连接配线短的第二列垫，与上述第一列垫连接的连接配线，按照其线宽方向的中心位于上述第二列垫的下层区域的方式，与上述第二列垫之间至少隔着绝缘层形成，与上述第一列垫连接的连接配线的线宽方向的两端部，在与上述第二列垫重合的区域，与上述第二列垫的宽度方向的两端部相比，在平面视图中位于外侧。
于是，起到下述效果：能够实现难以发生漏电不良、并且垫能够窄间距化的配线基板和液晶显示装置。
附图说明
图1表示本发明的实施方式，是表示配线基板的配线的图。
图2是示意地表示图1的A-A线截面的图。
图3是示意地表示图1的B-B线截面的图。
图4是示意地表示图1的C-C线截面的图。
图5是示意地表示图1的D-D线截面的图。
图6是示意地表示本发明的其它的实施方式中的、图1的D-D线截面的图。
图7是示意地表示图1的E-E线截面的图。
图8是示意地表示图1的F-F线截面的图。
图9是示意地表示本发明的其它的实施方式中的、图1的F-F线截面的图。
图10是示意地表示本发明的其它的实施方式中的、图1的F-F线截面的图。
图11表示本发明的其它的实施方式，是表示配线基板的配线的图。
图12是表示以锯齿排列状设置有垫的配线基板中的配线的状态的图。
图13是示意地表示图12的G-G线截面的图。
图14是表示在配线基板上安装电子部件的状态的图。
图15是表示专利文献1所述的配线基板的结构的图。
图16是图15的H-H线截面图。
图17是表示IC在位置偏离的状态下安装在配线基板上的状态的图。
图18表示现有技术，是表示配线基板的配线的图。
图19是示意地表示图18的I-I线截面的图。
图20是示意地表示图18的J-J线截面的图。
图21是示意地表示图18的K-K线截面的图。
图22是示意地表示图18的L-L线截面的图。
图23是表示专利文献2所述的液晶面板的结构的图。
图24是表示图23中所示的驱动IC的底面的结构的图。
图25是表示安装有图24所示的驱动IC的液晶显示面板的图。
图26表示本发明的实施方式，是表示液晶显示装置的简要结构的图。
符号的说明
1、配线基板
2、配线基板
5、基板
10、金属配线(连接配线)
10a、第一金属配线
10b、第二金属配线
20a、第一绝缘层
20b、第二绝缘层
25、绝缘层
30、垫
30a、第一列垫
30b、第二列垫
32、垫电极
35、垫开口部
40、连接金属部
100、配线基板
101、金属配线
102、层间绝缘层
103、通孔
105、垫
106、层间绝缘层
107、垫通孔
109、垫
110、绝缘层
120、凸点
130、ACF
200、液晶显示装置
210、框
220、液晶面板
230、电子部件
240、背光源单元
300、液晶面板
310、输入线
320、电极垫
400、驱动IC
410、凸点
X、引出区域
Y、第二连接区域
Z、第一连接区域
PD、垫区域
RS1、短路区域
RS2、短路区域
具体实施方式
以下，基于图1至图11，说明本发明的一个实施方式。另外，为使本发明的特征更加明确，对比以下现有技术的配线基板进行说明。
此处，图1是表示本实施方式的配线基板1中的配线的图。另外，图18是表示现有技术的配线基板2的配线的图，该配线基板2设置有与上述配线基板1相同数目的垫30。
(整体结构)
如图1所示，本实施方式的配线基板1，在基板5上设置有：成为与IC(Integrated Circuit：集成电路)等电子部件的电接点的垫30；作为与上述垫30连接的连接配线的金属配线10；和为了使上述垫30与金属配线10绝缘等而使用的绝缘层(未图示)。
而且，在上述垫30，为了与电子部件电连接而未设置上述绝缘层的部分，换言之，绝缘层的一部分开口的部分成为垫开口部35。
(垫)
而且，上述配线基板1的上述垫30设置为多列，更详细地说，设置为锯齿排列状。即，在基板5，垫30设置在两列上(图1所示的“第一列”和“第二列”)，并且，上述各列的垫30(作为第一列的第一列垫30a，和作为第二列的第二列垫30b)的垫间距相同。而且，各列的垫30a、30b，偏离其垫间距的1/2地配置。
这样的垫30的配置，在图18所示的现有技术的配线基板2中也相同。即，如图18所示，垫30分为第一列和第二列，并且，成为相互偏离地配置的锯齿排列状。
(配线)
接着，说明与上述垫30连接的配线。
如图18所示，在现有技术的配线基板2中，与第一列垫30a连接的配线，在上述第二列垫30b之间通过。
与此相对，如图1所示，在本实施方式的配线基板1，作为与上述第一列垫连接的连接配线的第一金属配线10a，按照其线宽方向的中心位于上述第二列垫30b的下层区域的方式形成。这样，与第一列垫30a连接的配线是，以作为连接配线的第一金属配线10a主要通过上述第二列垫30b的正下方区域的方式形成的。
更详细地说，在本实施方式的配线基板1，上述第一金属配线10a在与第二列垫30b重合的区域，形成于上述第二列垫30b与基板5之间的层，并且，上述第一金属配线10a的线宽，在该上述区域，比重复的第二列垫30b的宽度更宽。
另外，第二列垫30b和第一金属配线10a，按照其宽度方向的中心大致一致的方式配置。其结果为，在平面视图中，上述第一金属配线10a的线宽方向的两端部，位于上述第二列垫30b的两端部的外侧。
以下，使用配线基板1和配线基板2的截面图(图2至图10、以及图19至图22)，说明具体的配线的方法。
(现有技术)
如图18所示，在现有技术的配线基板2中，与第一列垫30a连接的第一金属配线10a，和与上述第二列垫30b连接的第二金属配线10b，从引出区域(图18中所示的区域X)至各垫30(第一列垫30a和第二列垫30b。图18中所示的垫区域PD)为止，设置在基板5的相同的层。而且，除去与其它的部件连接的区域等不需要绝缘的区域，被相同的绝缘层(未图示)覆盖。
即，如图19和图21所示，在现有技术的配线基板2中，第一金属配线10a、第二金属配线10b，均在基板5上的相同的层利用相同材料设置，进一步被相同的绝缘层25覆盖。
此处，图19是表示引出区域X的第一金属配线10a的截面(图18的I-I线截面)的图，图21是表示引出区域X的第二金属配线10b的截面(图18的K-K线截面)的图。
(本实施方式)
与此相对，在本实施方式的配线基板1，与第一列垫30a连接的第一金属配线10a，和与上述第二列垫30b连接的第二金属配线10b，在引出区域(图1中所示的区域X)，设置在基板5的相同的层，但在作为与上述第二列垫30b连接的区域的第二连接区域(图1中所示的Y)，设置在不同的层。
即，如图2和图3所示，在引出区域X，第一金属配线10a和第二金属配线10b是，其材料如后所说明的那样互不相同，设置在基板5上的相同的层。而且，上述第一金属配线10a和第二金属配线10b，分别被第一绝缘层20a和第二绝缘层20b覆盖。
此处，图2是表示上述引出区域X的第二金属配线10b的截面(图1的A-A线截面)的图，图3是表示上述引出区域X的第一金属配线10a的截面(图1的B-B线截面)的图。
而且，在第二金属配线10b与第二列垫30b连接之前，上述第一金属配线10a和第二金属配线10b，在基板5的厚度方向，换言之在基板5的垂直方向重合。
即，如图4所示，在上述第二连接区域Y，在第一金属配线10a的上层设置有第二金属配线10b。更具体而言，与上述图3所示的截面相同地，在基板5之上设置有第一金属配线10a和将其覆盖的第一绝缘层20a后，进一步在其上层设置有第二金属配线10b和将其覆盖的第二绝缘层20b。
此处，图4是表示第二连接区域Y中的第一金属配线10a和第二金属配线10b的截面(图1的C-C线截面)的图。
(第二列垫)
接着说明第二列中的垫30。
首先，在本实施方式的配线基板1中，作为上述第二列的垫30的第二列垫30b通过增大上述第二金属配线10b的宽度，并且使第二绝缘层20b开口而形成。
即，若基于作为第二列垫30b的截面图的图5进行说明，则如图5所示，第二列垫30b通过使上述图4所示的第二连接区域Y的层结构中的第二金属配线10b的线宽变宽而形成。
另外，在图4中覆盖第二金属配线10b的第二绝缘层20b的一部分被形成开口，在上述第二列垫30b的上层形成有垫开口部35。
即，本实施方式的第二列垫30b设置在第二金属配线10b的延长线上，为了实现与电子部件等的电连接，其宽度被增宽，并且表层的绝缘层被除去(图1的区域PD)。
而且，在本实施方式的配线基板1，在上述第二列的垫区域PD中，上述第一金属配线10a也与上述第二金属配线10b相同地其线宽被增大。
详细地说，如上述图5所示，该垫区域PD中的第一金属配线10a的线宽被增大为比上述第二列垫30b的宽度更宽。而且，线宽被增大的第一金属配线10a，按照其线宽方向的中心与位于其上层的第二列垫30b的宽度方向的中心大致一致的方式配置，其结果为，上述第一金属配线10a，从上述第二列垫30b的宽度方向的两端部，均向上述第二列垫30b的外侧露出(超出)。
即，如作为俯视配线基板1的图的上述图1所示，在上述第二列垫与上述第一金属配线10a重合的第二列的垫区域PD，上述第一金属配线10a的线宽方向的两端部，位于上述第二列垫30b的宽度方向的两端部的外侧。
另外，上述第一金属配线10a的线宽方向的端部与上述第二列垫30b的端部间的距离，换言之，在平面视图中第一金属配线10a从上述第二列垫30b露出的长度并不被特别限定，例如，能够为下述范围。
即，考虑安装偏差，从更容易抑制第二列垫30b、与设置在相邻的第二列垫30b的下层的第一金属配线10a的接触、并且更容易抑制相邻的第一金属配线10a彼此的接触的观点出发，能够使上述露出的长度，在各自的线宽方向为例如0.5μm～10μm。
另外，上述第二列的垫30的结构不限定于上述结构，例如图6所示，也可以采用在第二金属配线10b被展宽而形成的第二列垫30b的上层，设置有例如由ITO(Indium Tin Oxide：氧化铟锡)构成的垫电极32的结构。例如通过使用与上述第二金属配线10b不同的金属材料形成上述垫电极32，能够提高电子部件的连接稳定性等。
此处，上述图5是表示第二列的垫30的截面(图1的D-D线截面)的图，上述图6是表示第二列的垫30的其它的结构的截面图。
与此相对，在现有技术的配线基板2，如作为图18的L-L线截面图的图22所示，第二金属配线10b的线宽被增宽而设置第二列垫30b，并且，绝缘层25被形成开口而形成有垫开口部35。另外，一般在上述第二列垫30b的上层设置有由ITO构成的垫电极32。
(第一列垫)
接着，说明上述第一金属配线10a和第一列垫30a。
如上所述，在本实施方式的配线基板1，第一金属配线10a从第二列垫30b的下层被引出至作为第一金属配线10a与第一列垫30a连接前的区域的第一连接区域(图1所示的Z区域)。
此时，上述第一金属配线10a被缩窄，使得在第二列垫区域PD中被增大的线宽成为被增大前的线宽、即与第二连接区域Y的线宽相同的线宽。
而且，线宽被缩窄并被引出至第一连接区域Z的上述第一金属配线10a，通过锯齿状排列而能够与从第二列垫30b位置偏离的第一列垫30a连接，在设置折弯之后，与第一列垫30a连接。
基于截面图进行具体的说明。图7和图8均表示本实施方式的配线基板1，图7是表示第一连接区域Z中的第一金属配线10a的截面(图1的E-E线截面)的图，图8是表示第一列垫30a的截面(图1的F-F线截面)的图。另外，图9是表示第一列的垫30的其它的结构的截面图。
如图7所示，在第一连接区域Z，第一金属配线10a的线宽被缩小(缩窄)为与之前基于图4说明过的第二连接区域Y的线宽相同的线宽。
另外，在第一连接区域Z，在第一金属配线10a的上层没有设置第二金属配线10b。这是因为，第二金属配线10b在与第二列垫30b连接之后没有延伸。
而且，如图8所示，上述第一金属配线10a，在第一列的垫区域PD，其线宽再次被增宽，由此形成第一列垫30a。
进一步，在上述第一列垫30a的上层，上述第一绝缘层20a被一部分开口，形成有垫开口部35。另外，如图9所示，也可以在上述第一列垫30a的上层形成由ITO等构成的垫电极32。上述各结构，与之前已说明的第二列垫30b相同。
另外，关于第一列的垫30的结构，本发明的配线基板1中的上述结构与现有技术的配线基板2中的结构相同。即，如图20所示，现有技术的配线基板2中的第一列垫30a也与上述本实施方式的第一列垫30a相同地，第一金属配线10a被展宽，并且设置有上层的绝缘层25的开口部分。另外，一般在上述第一列垫30a的上层形成有垫电极32。另外，图20是表示现有技术的配线基板2中的第一列垫30a的截面(图18的J-J线截面)的图。
(窄间距化)
如以上所述，在本实施方式的配线基板1，第一金属配线10a，按照其线宽方向的中心位于第二列垫30b的下层区域的方式形成，并且，在第二列的垫区域PD中，第一金属配线10a的线宽方向的两端部，在平面视图中位于上述第二列垫30b的两端部的外侧。
于是，本实施方式的配线基板1在实际安装时，例如即使在电子部件与垫之间发生位置偏离的情况下、特别是在安装时施加在垫上的力较强的情况下，也不宜发生漏电不良，并且能够实现垫的窄间距化。以下进行说明。
在本实施方式的配线基板1，第一金属配线10a按照其线宽方向的中心位于第二列垫30b的下层区域的方式形成。于是，能够不在相邻的第二列垫30b彼此之间设置作为与第一列垫30a连接的连接配线的第一金属配线10a的主要部分地、实现第一金属配线10a与上述第一列垫30a的连接。
换言之，在本实施方式中，第一金属配线10a的线宽方向的大部分形成在第二列垫30b的下层区域，在相邻的第二列垫30b彼此之间没有设置第一金属配线10a的较多的部分。
因此，即使缩小相邻的第二列垫30b彼此的间隔，第二列垫30b也会变得难以和设置在与该第二列垫30b相邻的第二列垫30b的下层区域的第一金属配线10a接触。另外，即使缩小相邻的第二列垫30b彼此的间隔，设置在各个第二列垫30b的下层区域的第一金属配线10a彼此也会变得不易接触。
因此，在本实施方式的配线基板1，能够容易地实现垫的窄间距化。
(漏电不良)
另外，在本实施方式的配线基板1，上述第一金属配线10a按照其线宽方向的中心不在相邻的第二列垫30b之间，而位于上述第二列垫30b的下层区域的方式形成。
因此，能够抑制第二列垫30b、和设置在相邻的第二列垫30b之间的第一金属配线10a的角部接近而容易接触的情况。
即，第二列垫30b和第一金属配线10a的接触，如之前基于图17进行说明的那样，容易发生在下述情况下：第一金属配线10a形成在相邻的第二列垫30b之间，并且，为了实现第二列垫30b的窄间距化而使第二列垫30b与第一金属配线10a的间隔变窄。
关于这一点，在本实施方式的配线基板1，因为第一金属配线10a的线宽方向的中心设置在第二列垫30b的下层区域，所以能够抑制因第二列垫30b与第一金属配线10a的角部接触而造成的漏电不良的发生。
如上所述，在本实施方式的配线基板1，漏电不良难以产生，并且能够实现垫的窄间距化。
另外，作为不妨碍窄间距化地抑制上述漏电不良(之前的基于图17说明过的漏电不良：以下称为漏电不良的示例1)的发生的结构，能够考虑图12所示的结构。图12是表示锯齿排列状设置有2列垫的配线基板中的配线的状态的图。
在该图12所示的结构中，在形成有第二列的垫30的区域(参照图12所示的垫区域PD)中，与第一列的垫30(第一列垫30a)连接的连接配线10即第一金属配线10a，形成在第二列垫30b的下层区域。而且，在该垫区域PD中，上述第一金属配线10a的线宽比第二列垫30b的宽度窄，并且，在平面视图中，上述第一金属配线10a在其宽度方向不从上述第二列垫30b露出地设置在上述第二列垫30b的正下方区域。
即，如示意地表示图12的G-G线截面的图13所示，上述第一金属配线10a设置在上述第二列垫30b和基板5之间。而且，上述第一金属配线10a的线宽比上述第二列垫30b的宽度窄，并且，上述第一金属配线10a被形成在其上层的第二列垫30b覆盖。
另外，在上述第二列垫30b和上述第一金属配线10a之间，设置有用于使相互的层绝缘的第一绝缘层20a。另外，在上述第二列垫30b的上层，形成有垫电极32。
如上所述，在该结构中，第一金属配线10a仅形成在第二列垫30b的正下方区域，因此能够使第二列垫30b窄间距化，另外能够抑制上述示例1的漏电不良的发生。
(漏电不良：示例1)
但是，在该结构中，存在由于第二列垫30b沉入等而发生漏电不良的情况。以下进行说明。
在上述第二列垫30b安装上述的驱动IC等电子部件。具体而言，电子部件的凸点120，沿图13的箭头所示方向压接在第二列垫30b(详细地说，是形成在第二列垫30b上的垫电极32)上，由此实现上述电子部件与第二列垫30b的导通。
此处，在安装上述电子部件时，当从上述电子部件的凸点120对第二列垫30b作用的、将第二列垫30b向基板5的方向推压的力(参照图13的上述箭头)较强时，存在第二列垫30b因该力而变形的情况。
基于图14进行说明。图14是表示在配线基板上安装电子部件的状态的图，更具体地说，是表示第二列垫30b由于受到来自电子部件的凸点120的力而变形的状态的截面图。
如图14所示，在安装电子部件时，在电子部件的凸点120推压第二列垫30b的力特别强的情况下，存在第二列垫30b的两端部向基板5的方向凹状弯曲的情况。而且，当上述弯曲变大时，可能会出现下述情况：隔开第二列垫30b和上述第一金属配线10a的第二绝缘层20b发生断开，第二列垫30b与第一金属配线10a接触，由此发生漏电不良。该第二列垫30b与第一金属配线10a的接触，在第一金属配线10a的两端角部附近区域(如图14所示的短路区域RS2)容易发生。
这样，作为发生漏电不良的上述示例1以外的示例，存在因垫与形成在垫的正下方区域的连接配线的角部接触而造成的漏电不良(示例2)。
而且，如以上所说明的那样，在图12所示的结构中，虽然能够不妨碍窄间距化地抑制之前的基于图17所说明的示例1的漏电不良的发生，但是在实际安装时从电子部件施加在垫上的力特别强等情况下，可能会导致基于图14所说明的示例2的漏电不良的发生。
关于这一点，本实施方式的配线基板1不仅能够抑制上述示例1的漏电不良，也能够抑制示例2的漏电不良的发生。以下进行说明
(漏电不良：示例2)
即，在本实施方式的配线基板1，在第二列的垫区域PD中，上述第一金属配线10a的线宽方向的两端部，与第二列垫30b的宽度方向的两端部相比，在平面视图中位于外侧。
因此，在配线基板1安装电子部件时，即使从上述电子部件的凸点120等，对第二列垫30b作用将第二列垫30b向基板5的方向推压的较强的力，第二列垫30b和形成在其下层的第一金属配线10a也不易接触，其结果为，示例2的漏电不良不易发生。以下进行说明。
如之前基于图14所说明的那样，上述示例2的漏电不良因下述原因而发生：由于对上述第二列垫30b作用的力，第二列垫30b变形，于是与连接配线(上述第一金属配线10a)接触。
而且，在第二列垫30b的宽度比形成在其下层的第一金属配线10a的宽度更宽的情况下，由于上述力而使得上述第二列垫30b向基板5的方向呈凹状地弯曲，其结果是，弯曲的第二列垫30b与第一金属配线10a的两端角部接触，由此，使得容易发生由该第二列垫30b的变形而引起的与第一金属配线10a的接触。
与此相对，在本实施方式的结构中，例如上述图5所示，上述第一金属配线10a的宽度比位于其上层的第二列垫30b的宽度更宽。换言之，第二列垫30b的宽度比下层的上述第一金属配线10a窄。
而且，在本实施方式的配线基板1，因为第二列垫30b的宽度方向的中心与其下层的第一金属配线10a的宽度方向的中心大致一致，所以在第二列垫30b的下层，在其整个范围上形成有第一金属配线10a。换言之，第二列垫30b按照其整体位于第一金属配线10a之上的方式形成。
因此，在安装电子部件时，即使对第二列垫30b作用向基板5的方向推压的较强的力，第二列垫30b也难以向例如基板5的方向呈凹状地弯曲等发生变形。因此，第二列垫30b的下层的绝缘层即第一绝缘层20a难以被破坏。因此，不易发生第二列垫30b与形成在其下层区域的第一绝缘层20a的两端角部的接触(电短路)，不易发生之前基于图14所说明的示例2的漏电不良。
即，本实施方式的配线基板1，能够抑制上述示例1的漏电不良，并且能够抑制上述第二列垫30b变形而与下层的第一金属配线10a接触从而发生的示例2的漏电不良的产生。
如上所述，本发明的配线基板1，即使在进行安装时发生位置偏离的情况下、特别是在安装时较强的力施加在垫上的情况下，也不易发生漏电不良，并且能够实现垫的窄间距化。
(COG)
在将本实施方式的配线基板1用于芯片安装在玻璃上的连接的情况下，抑制上述漏电不良的发生的效果较为显著。此处，玻璃基芯片(COG：Chip On Glass)连接，是指在玻璃基板之上直接安装连接半导体芯片等部件。
具体而言，例如，液晶显示装置用玻璃基板相当于上述配线基板1，相当于在该液晶显示装置用玻璃基板上直接安装驱动IC等芯片部件的情况。
在该COG连接中，因为芯片部件直接安装在设置于玻璃基板上的垫上，所以在层间难以发生应力缓和，上述绝缘层容易被破坏。因此，例如特别是在安装时发生位置偏离时，容易在垫与连接配线之间发生漏电不良。
关于这一点，本实施方式的配线基板1，如上所述，第一金属配线10a的线宽方向的中心形成在第二列垫30b的下层，此外，上述第一金属配线10a的线宽方向的两端部位于上述第二列垫30b的宽度方向的两端部的外侧，因此，能够抑制上述漏电不良的发生。
另外，在上述说明中，对通过分别扩大第一金属配线10a和第二金属配线10b的宽度而形成第一列垫30a和第二列垫30b的结构进行了说明，但本发明的垫30的结构并不限定于该结构。
例如，第一列垫30a和第二列垫30b，也能够各自使用与第一金属配线10a和第二金属配线10b不同的材料形成，或形成在不同的层。
另外，在上述说明中，关于第一列的垫30的结构，基于图8，对通过展宽第一金属配线10a而在与第一金属配线10a相同的层形成第一列垫30a的结构进行了说明，但本发明的第一列的垫30的结构并不限定于该结构。
例如，如图10所示，能够在展宽第一金属配线10a而形成的第一列垫30a的上层，进一步形成由与上述第二金属配线10b相同的材料构成的连接金属部40。另外，也能够根据需要在上述连接金属部40的上层，形成之前说明过的垫电极32。
根据该结构，因为能够缩小第一列的垫30和第二列的垫30的高度的差，所以能够实现可靠性更高的安装。
(金属材料)
接着，对用于形成上述金属配线(第一金属配线10a、第二金属配线10b)和垫(第一列垫30a、第二列垫30b)的金属材料进行说明。
本实施方式的配线基板1，如基于图5进行说明的那样，在第二列垫30b的下层配置有第一金属配线10a。
而且，在本实施方式中，第二列垫30b和上述第一列金属配线10a，优选由不同的材料形成。
另外，在本实施方式中，因为第二列垫30b是在第二金属配线10b的延长线上将其线宽增宽而成的，所以第二列垫30b和第二金属配线10b由相同的金属材料形成。
[表1]
 组合1   组合2   组合3   组合4
  第二列垫  Al   Al   Al   Ti
  第一金属配线  Ti/TiN   Ta/TaN   Ni   Ni
  第一、第二绝缘层  SiN、SiO2   SiN、SiO2   SiN、SiO2   SiN、SiO2
表1表示第二列垫30b和第一金属配线10a的材料，以及第一绝缘层20a、第二绝缘层20b的材料。
如表1所示，在本实施方式的配线基板1，对第二列垫30b的材料与第一金属配线10a的材料进行比较，第二列垫30b的材料比第一金属配线10a的材料柔软。
即，一般而言，金属的硬度(莫氏硬度)是Ni＞Ti＞Al的顺序，例如在为表1的组合1，即第二列垫30b由Al(铝)形成，另一方面第一金属配线10a由Ti(钛)和TiN(氮化钛)的合金形成的情况下，第二列垫30b的材料比第一金属配线10a的材料柔软。
另外，上述第二列垫30b的材料比第一金属配线10a的材料柔软这一关系，在其它的组合2、3、4中也能够同样地实现。
根据这样的结构，在安装时，难以发生由下述原因造成的漏电不良：位于上层的第二列垫30b的材料比下层的第一金属配线10a的材料柔软，该第二列垫30b和下层的第一金属配线10a接触。
即，在上述第二列垫30b安装IC等时，例如从IC的凸点对上述第二列垫30b和第一金属配线10a的层叠体作用朝向基板5方向的推压力。
这样，假设由于该力，上层的第二列垫30b和下层的第一金属配线10a接触。关于这一点，根据上述结构，因为上层的第二列垫30b比下层的第一金属配线10a柔软，所以在上层的第二列垫30b，上述力被缓和(应力缓和)，其结果为，不易发生第二列垫30b和第一金属配线的接触。
另外，本发明的配线基板能够使用在各种电子设备中，例如也能够适宜地使用在液晶显示装置中。图26表示使用本发明的配线基板的液晶显示装置200的简要结构。
如图26所示，上述液晶显示装置200具备框210、液晶面板220、设置在上述液晶面板220上的电子部件230、和背光源单元240，例如能够采用令构成上述液晶面板220的液晶显示装置用玻璃基板为本发明的配线基板的结构。
另外，本发明并不限定于上述实施方式，在权利要求所示的范围内能够进行种种变更。即，将在权利要求所示的范围内适当变更后的技术特征进行组合而得的实施方式，也包含在本发明的技术范围内。
(垫的配置)
例如，作为本发明的其它实施方式，存在变更第一列垫30a和第二列垫30b的配置的结构。
即，在上述实施方式中，如图1所示，对锯齿排列状设置有第一列垫30a和第二列垫30b的配线基板1进行了说明，但本发明的配线基板1并不限定于上述结构。
例如，作为其它的结构，如表示俯视配线基板1的配线的状态的图11所示，第一列垫30a和第二列垫30b能够不设置为锯齿排列状，而配置为一条直线状。
另外，对于多列配置的垫，在上述实施方式中，为了简化说明，基于列数为二列的结构进行了说明，但本发明的配线基板的垫的列数并不限定为二列。作为上述列数，例如能够为3列或4列等、更多的列数。
产业上的可利用性
本发明的配线基板因为能够实现垫的窄间距化，所以对于要求高密度安装的用途，能够适宜地利用。

Claims (10)

1.一种配线基板，其在基板上形成有垫和与垫连接的连接配线，所述垫配置有多列，该配线基板的特征在于：
在所述多列配置的垫中，包括与垫连接的连接配线的长度较长的第一列垫，和连接配线的长度比所述第一列垫的连接配线短的第二列垫，
与所述第一列垫连接的连接配线，按照其线宽方向的中心位于所述第二列垫的下层区域的方式，在其与所述第二列垫之间至少隔着绝缘层形成，
与所述第一列垫连接的连接配线的线宽方向的两端部，在与所述第二列垫重合的区域，在平面视图中位于所述第二列垫的宽度方向的两端部的外侧。
2.如权利要求1所述的配线基板，其特征在于：
所述第二列垫，通过将连向该第二列垫的所述连接配线的线宽增宽而形成。
3.如权利要求1或2所述的配线基板，其特征在于：
所述第二列垫比与所述第一列垫连接的所述连接配线柔软。
4.如权利要求3所述的配线基板，其特征在于：
所述第二列垫由铝形成，
与所述第一列垫连接的所述连接配线，由钛、氮化钛、钛和氮化钛的合金、钽、氮化钽、钽和氮化钽的合金中的任一种形成。
5.如权利要求3所述的配线基板，其特征在于：
所述第二列垫由铝或钛形成，
与所述第一列垫连接的所述连接配线由镍形成。
6.如权利要求1至5中任一项所述的配线基板，其特征在于：
所述基板是显示装置用基板。
7.如权利要求6所述的配线基板，其特征在于：
所述显示装置用基板是液晶显示装置用玻璃基板。
8.如权利要求1至5中任一项所述的配线基板，其特征在于：
所述基板是印刷配线用基板。
9.一种液晶显示装置，其包括配线基板和安装在所述配线基板的垫上的电子部件，该配线基板在基板上形成有所述垫和与所述垫连接的连接配线，所述垫配置有多列，该液晶显示装置的特征在于：
所述配线基板是液晶显示装置用玻璃基板，
在所述多列配置的垫中，包括与垫连接的连接配线的长度较长的第一列垫，和连接配线的长度比所述第一列垫的连接配线短的第二列垫，
与所述第一列垫连接的连接配线，按照其线宽方向的中心位于所述第二列垫的下层区域的方式，在其与所述第二列垫之间至少隔着绝缘层形成，
与所述第一列垫连接的连接配线的线宽方向的两端部，在与所述第二列垫重合的区域，在平面视图中位于所述第二列垫的宽度方向的两端部的外侧。
10.如权利要求9所述的液晶显示装置，其特征在于：
通过将所述电子部件直接安装在所述配线基板的垫上，所述电子部件以玻璃基芯片的方式连接在所述液晶显示装置用玻璃基板上。
CN2008801024078A 2007-08-10 2008-07-17 配线基板和液晶显示装置 Active CN101779525B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007210344 2007-08-10
JP2007-210344 2007-08-10
PCT/JP2008/062956 WO2009022522A1 (ja) 2007-08-10 2008-07-17 配線基板、及び、液晶表示装置

Publications (2)

Publication Number Publication Date
CN101779525A true CN101779525A (zh) 2010-07-14
CN101779525B CN101779525B (zh) 2012-06-27

Family

ID=40350577

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801024078A Active CN101779525B (zh) 2007-08-10 2008-07-17 配线基板和液晶显示装置

Country Status (3)

Country Link
US (1) US8319932B2 (zh)
CN (1) CN101779525B (zh)
WO (1) WO2009022522A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103369826A (zh) * 2012-03-30 2013-10-23 涌德电子股份有限公司 讯号滤波模块焊接的线路板焊盘布局结构
CN107808894A (zh) * 2016-09-09 2018-03-16 三星显示有限公司 显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180007738A (ko) 2016-07-13 2018-01-24 삼성디스플레이 주식회사 표시 장치
KR20180062508A (ko) 2016-11-30 2018-06-11 삼성디스플레이 주식회사 표시 장치
KR102481818B1 (ko) 2017-08-22 2022-12-28 삼성디스플레이 주식회사 전자 부품 및 이를 포함하는 전자 장치
KR102605586B1 (ko) * 2018-07-11 2023-11-24 삼성디스플레이 주식회사 디스플레이 장치
KR20210122401A (ko) * 2020-03-31 2021-10-12 삼성디스플레이 주식회사 연성 회로 기판 및 이를 포함한 표시 장치

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0529377A (ja) 1991-07-25 1993-02-05 Nec Corp 半導体装置
JPH10209210A (ja) 1997-01-20 1998-08-07 Sharp Corp 半導体装置及びその製造方法並びにその検査方法
JPH11282012A (ja) * 1998-03-30 1999-10-15 Seiko Epson Corp アクティブマトリクス基板および液晶表示装置
JPH11307902A (ja) 1998-04-27 1999-11-05 Toshiba Corp 回路基板
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
WO2002039179A1 (fr) * 2000-11-08 2002-05-16 Citizen Watch Co., Ltd. Dispositif d'affichage a cristaux liquides
KR100390456B1 (ko) 2000-12-13 2003-07-07 엘지.필립스 엘시디 주식회사 액정 디스플레이 패널 및 그 제조방법
KR100795344B1 (ko) * 2001-05-29 2008-01-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이 기판 및 그의 제조방법
KR20040075377A (ko) 2003-02-20 2004-08-30 삼성전자주식회사 구동 아이씨 및 이를 갖는 디스플레이 장치
TW200530655A (en) 2004-03-05 2005-09-16 Toppoly Optoelectronics Corp Display panel, lead pad structure, lead pad array structure and method of fabricating the same
JP2005294615A (ja) 2004-04-01 2005-10-20 Matsushita Electric Ind Co Ltd 配線基板
JP5226070B2 (ja) 2008-06-25 2013-07-03 シャープ株式会社 配線基板、及び、液晶表示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103369826A (zh) * 2012-03-30 2013-10-23 涌德电子股份有限公司 讯号滤波模块焊接的线路板焊盘布局结构
CN107808894A (zh) * 2016-09-09 2018-03-16 三星显示有限公司 显示装置
CN107808894B (zh) * 2016-09-09 2023-08-25 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
US8319932B2 (en) 2012-11-27
CN101779525B (zh) 2012-06-27
WO2009022522A1 (ja) 2009-02-19
US20110199569A1 (en) 2011-08-18

Similar Documents

Publication Publication Date Title
CN101779526A (zh) 配线基板和液晶显示装置
CN101779525B (zh) 配线基板和液晶显示装置
CN103941507B (zh) 一种阵列基板、显示面板及显示装置
CN102057482B (zh) 配线基板和液晶显示装置
EP3663845B1 (en) Display apparatus having grooved terminals
CN110018597B (zh) 显示面板及显示装置
CN109755412B (zh) 一种柔性基板、制作方法、柔性显示装置和电子器件
TWI300870B (en) Display device
CN109860253B (zh) 一种柔性显示面板及柔性显示装置
US10405437B2 (en) Display device
CN101452126B (zh) 液晶显示设备及其制造方法
CN111430421B (zh) 显示装置及其制造方法
CN100369258C (zh) 有源元件阵列基板
CN110112191A (zh) 一种显示面板、显示装置及其制造方法
CN112930516A (zh) 显示模组和显示装置
CN210271564U (zh) 显示基板和显示装置
CN100452379C (zh) 显示面板与其控制电路封装结构
TW466773B (en) Manufacturing method of thin film transistor liquid crystal display
CN107229166A (zh) 显示装置、阵列基板及其制造方法
WO2019225708A1 (ja) 表示装置用配線基板および表示装置、ならびに配線基板とその作製方法
CN111951682B (zh) 显示面板及显示装置
KR100824533B1 (ko) 디스플레이 구동 칩
CN114122051B (zh) 显示面板及其制作方法、显示装置
WO2023133938A1 (zh) 显示面板及显示装置
JP2010281905A (ja) 電気光学装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant