CN101778315B - 误差添加装置 - Google Patents

误差添加装置 Download PDF

Info

Publication number
CN101778315B
CN101778315B CN2010100001006A CN201010000100A CN101778315B CN 101778315 B CN101778315 B CN 101778315B CN 2010100001006 A CN2010100001006 A CN 2010100001006A CN 201010000100 A CN201010000100 A CN 201010000100A CN 101778315 B CN101778315 B CN 101778315B
Authority
CN
China
Prior art keywords
signal
mentioned
data
error
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010100001006A
Other languages
English (en)
Other versions
CN101778315A (zh
Inventor
古家隆志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Publication of CN101778315A publication Critical patent/CN101778315A/zh
Application granted granted Critical
Publication of CN101778315B publication Critical patent/CN101778315B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0079—Formats for control data

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

本发明提供一种误差添加装置，该装置即使以高速率添加误差也可在测试对象装置侧不引起帧失步而进行测试。在接收具有在前头插入特定信号的帧结构的数据信号D并向数据信号D添加误码而输出的误差添加装置中，设置有接收表示输入数据信号D的帧的前头的时刻的帧同步信号F，以控制误码添加在特定信号的区域以外的位置的误差添加控制器(30)，以免向特定信号添加误差。

Description

误差添加装置
技术领域
本发明涉及一种在误差添加装置中，即使以高速率添加误差也可在测试对象装置侧不引起帧失步而进行误差校正测试的技术，该误差添加装置向具有预定的帧结构的数据信号添加误差并给予测试对象装置进行所述误差校正功能测试。
背景技术
传输数据信号时，通常以预定格式的帧单位进行，具有这种帧结构的数据信号时，在各帧的前头插入预先确定的特定信号，以使在接收侧取得帧同步。
例如，在光网络中利用的OTN(光传输网)等同步数字传输系统的帧中，如图6所示，在前头具有插入称之为FAS(帧定位信号)的预定位长的特定信号的帧结构，将该FAS或者含有该FAS的数据送到前头。
在处理具有这种帧结构的数据信号的传输设备中，也具有对接收的数据信号的误码进行检测处理并更正该误码的功能，即FEC(前向纠错)功能。为了所述测试，使用了用于在数据信号中添加误差的误差添加装置。
图7是表示以往的误差添加装置10的结构的图，从数据信号发生器5将具有上述的帧结构并例如以N位宽(N为多个)输出的数据信号D和从误差信号发生器11以N位宽输出的误差信号E(例如伪随机信号)输入到误差添加器12，在误差添加器12中将对应于误差信号E的误差添加到数据信号D，输出添加该误差的N位宽的数据信号D′。
而且，在此，数据信号发生器5和误差信号发生器11，例如接收未图示的共同的时钟，误差信号发生器11所输出的N位数据时刻调整成同步于从数据信号发生器5输入的数据信号D的N位数据。
所述误差添加是通过下述方式进行的，例如将数据信号D的N位数据设为d1～dN，将误差信号E的N位数据设为e1～eN，则通过求出对于各位数据的组(d1、e1)、(d2、e2)、...(dN、eN)的各异或逻辑(EXOR)，将其结果作为添加误差的N位数据信号D′输出。
在此，误差信号E的输出速率在比数据信号D的输入速率低的范围内可通过未图示的控制器进行变化，使误差信号E的输出速率变化的同时，进行测试对象设备的FEC功能测试。其中，在实际进行测试对象设备的测试时，将N位宽的数据信号D′转换成串行数据并给予测试对象设备。
另外，对数据信号添加误差的技术在如下的专利文献1公开。
专利文献1：日本专利公开2002-330192号公报
然而，在上述的以往的误差添加装置中，因为未规定误差的添加时刻，所以以高速率添加误差时，存在如下问题：以高频率误差添加到帧前头的特定信号(FAS)的区域，在测试对象设备侧产生帧失步，而无法正确进行误差校正功能的测试。
发明内容
本发明的目的在于解决上述问题，提供一种误差添加装置，即：提供即使以高速率添加误差也可在测试对象装置侧不引起帧失步而进行测试的误差添加装置。
为了实现上述目的，本发明的一种误差添加装置，接收具有在前头插入特定信号的帧结构的数据信号，在该数据信号中添加误码而输出，其特征在于，
设置有接收表示输入上述数据信号的帧的前头的时刻的帧同步信号，以控制上述误码添加在上述特定信号的区域以外的位置的误差添加控制器(30)。
如上所述，因为本发明的误差添加装置设置有接收表示输入数据信号的帧的前头的时刻的帧同步信号以便控制误差添加在特定信号的区域以外位置的误差添加控制器，所以由于不能形成对特定信号的误差添加，因此即使以高速率添加误差也可在测试对象装置侧不引起帧失步而进行测试。
附图说明
图1是本发明的实施方式的结构图。
图2是实施方式的重要部分的电路实例。
图3是实施方式的重要部分的电路实例。
图4(a)～(f)是FAS的位长等于数据宽度时的工作说明图。
图5(a)～(f)是FAS的位长短于数据宽度时的工作说明图。
图6是表示帧结构一个例子的图。
图7是现有装置的结构图。
符号说明
5：数据信号发生器
11：误差信号发生器
12：误差添加器
20：误差添加装置
30：误差添加控制器
31：门控信号发生器
32：门控电路
具体实施方式
以下，根据附图对本发明的实施方式进行说明。
图1是表示应用本发明的误差添加装置20的结构图。
该误差添加装置20与上述的以往的误差添加装置10相同，具有误差信号发生器11和误差添加器12，并通过误差添加器12将与从误差信号发生器11以N位宽输出的误差信号E(例如伪随机信号)对应的误差添加到从数据信号发生器5以具有上述的帧结构并例如以N位宽输出的数据信号D而输出，但是，在本实施方式中，在误差信号发生器11与误差添加器12之间设置有误差添加控制器30。
误差添加控制器30接收表示从数据信号发生器5输入数据信号D的帧的前头信号(包括FAS的N位数据)的时刻的帧同步信号F，并根据从未图示的控制等预先接收的数据信号D的帧信息，控制误差添加器12中的误码添加于特定信号的区域以外的位置。
在本说明书中所说的“帧信息”是指例如基于所谓SDH或OTN的帧种的信息。
即，若在应用本发明的装置中将帧种设定为“SDH”，则SDH用的帧信息添加在数据信号。
根据该帧信息，能够向与各种帧对准的任意的位置插入误码。
该误差添加控制器30由门控信号发生器31及门控电路32构成。
门控信号发生器31接收帧同步信号F，并根据数据信号D的帧信息，结合包括数据信号D的前头的FAS的N位数据的输出时刻，生成用于控制以免相对于FAS的区域添加误差的N位门控信号G并输出到门控电路32。
在此，为了控制以免相对于FAS的区域添加误差，最小限度需要的帧信息是FAS的位长，在与帧同步信号F同步输出的门控信号G的N位中，与数据信号D的插入有FAS的区域相同的区域的数据均为0，并且其他区域的数据均为1。
例如，如图2所示，门控电路32由N个AND电路331～33N构成，取门控信号G与误差信号E的逻辑与，将其作为被控制的误差信号E′输出。
这样生成的误差信号E′与数据信号D一同输入到误差添加器12。
如图3所示，误差添加器12由N个EXOR电路(异或逻辑电路)121～12N构成，取关于数据信号D和误差信号E′的各位数据的异或逻辑，将其结果作为添加误差的数据信号D′输出。
另外，其中，数据信号发生器5、误差信号发生器11及门控信号发生器31接收未图示的共同的时钟，时刻调整为误差信号发生器11所输出的N位数据和门控信号发生器32所输出的N位数据同步于从数据信号发生器5输入的数据信号D的N位数据。
接着，表示上述结构的误差添加装置20的工作实例。
图4是如该图(a)所示的数据信号D的前头的FAS为N位时的工作实例，此时，门控信号发生器31在图4(b)的帧同步信号F的开始时刻如该图(c)将N位全为0的门控信号G输出到门控电路32。
由此，例如图4(d)所示，即使在输入数据信号D的FAS的时刻，从误差信号发生器11输出误差信号E(＝e1～eN)，该误差信号E(＝e1～eN)也被误差添加控制器30的门控电路32阻止，如图4(e)所示，仅在未包括FAS的N位的数据信号D的输入时刻输出生成的误差信号E′(＝eN+1～e2N)。
因此，在未包括FAS的N位数据信号D输入期间输出的误差信号E′(＝eN+1～e2N)作为有效的信号，与数据信号D一同输入到误差添加器12，如图4(f)所示，在插入有FAS的区域未添加误差，生成并输出FAS以外的区域被添加误差的数据信号D′。
利用这样得到的数据信号D′，如上所述，由误差信号发生器11引起的误差信号E的输出速率变化的同时进行测试对象设备的FEC功能测试，但是，因为向数据信号D′插入有FAS的区域添加误差被控制，所以即使提高误差率，也仍可以维持取得帧同步的状态进行测试。
图5是如该图(a)所示的数据信号D的前头的FAS短于N位的m位时的工作实例，此时，门控信号发生器31在图5(b)的帧同步信号F的开始时刻，如该图(c)将N位中的前头侧m位均为0且其余N-m位均为1的门控信号G输出到门控电路32。
其中，如图5(d)所示，即使在包括数据信号D的FAS的前头的N位数据的输入时刻，从误差信号发生器11输出误差信号E(＝e1～eN)，该误差信号E(＝e1～eN)中的m位(＝e1～em)也被误差添加控制器30的门控电路32阻止，如图5(e)所示，仅输出添加在插入有FAS的区域以外的误差信号E′(＝em+1～eN、＝eN+1～e2N)，该误差信号E′与数据信号D一同输入到误差添加器12，如图5(f)所示，在插入有FAS的区域未添加误差，生成并输出FAS以外的区域被添加误差的数据信号D′。
利用这样得到的数据信号D′，如上所述，由误差信号发生器11引起的误差信号E的输出速率变化的同时进行测试对象设备的FEC功能测试，但是，因为向数据信号D′的插入有FAS的区域添加误差被控制，所以即使提高误差率，也仍可以维持取得帧同步的状态进行测试。

Claims (5)

1.一种误差添加装置，用于接收具有在同步数字传输系统中被利用的在前头插入特定信号的帧结构的数据信号并向该数据信号添加误码而输出，其特征在于，
所述误差添加装置设置有误差添加控制器(30)，接收表示输入上述数据信号的帧的前头的时刻的帧同步信号，以控制上述误码添加在上述特定信号的区域以外的位置，
其中，上述误差添加控制器由门控信号发生器(31)及门控电路(32)构成，
上述门控信号发生器接收上述帧同步信号，根据上述数据信号的上述帧信息，结合输出含有上述数据信号的前头的上述FAS的区域的预定位数的位数据的时刻，生成用于控制以免相对于上述FAS的区域添加误码的上述预定位数的比特的门控信号并输出到上述门控电路，
其中，数据信号D的前头的FAS短于N位的m位，所述数据信号D的位宽是N位。
2.如权利要求1所述的误差添加装置，其特征在于，
上述误差添加控制器根据上述数据信号的上述帧同步信号和上述数据信号的帧信息，控制成上述误码添加在上述特定信号的区域以外的位置。
3.如权利要求1或2所述的误差添加装置，其特征在于，
上述帧信息为帧的前头的特定信号的FAS(帧定位信号)的位长。
4.一种误差添加方法，所述方法包括：接收具有在同步数字传输系统中被利用的在前头插入特定信号的帧结构的数据信号，在该数据信号添加误码而输出，其特征在于，
所述方法还包括：接收表示输入上述数据信号的帧的前头的时刻的帧同步信号，控制成上述误码添加在上述特定信号的区域以外的位置的步骤，
其中，所述接收表示输入上述数据信号的帧的前头的时刻的帧同步信号，控制成上述误码添加在上述特定信号的区域以外的位置的步骤的包括：通过门控信号发生器接收上述帧同步信号，根据上述数据信号的上述帧信息，结合输出含有上述数据信号的前头的上述FAS的区域的预定位数的位数据的时刻，生成用于控制以免相对于上述FAS的区域添加误码的上述预定位数的比特的门控信号并输出到门控电路，
其中，数据信号D的前头的FAS短于N位的m位，所述数据信号D的位宽是N位。
5.如权利要求4所述的误差添加方法，其特征在于，
控制成上述误码添加在上述特定信号的区域以外的位置的步骤根据上述数据信号的上述帧同步信号与上述数据信号的帧信息，控制成上述误码添加在上述特定信号的区域以外的位置。
CN2010100001006A 2009-01-08 2010-01-07 误差添加装置 Active CN101778315B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP002485/09 2009-01-08
JP2009002485A JP5215881B2 (ja) 2009-01-08 2009-01-08 エラー付加装置

Publications (2)

Publication Number Publication Date
CN101778315A CN101778315A (zh) 2010-07-14
CN101778315B true CN101778315B (zh) 2013-11-06

Family

ID=42312503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100001006A Active CN101778315B (zh) 2009-01-08 2010-01-07 误差添加装置

Country Status (3)

Country Link
US (1) US8352836B2 (zh)
JP (1) JP5215881B2 (zh)
CN (1) CN101778315B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6821719B2 (ja) 2019-01-23 2021-01-27 アンリツ株式会社 バーストエラー付加装置、それを用いた試験信号発生装置、及びバーストエラー付加方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1192831A (zh) * 1995-06-02 1998-09-09 Dsc通讯有限公司 在无线通信系统中建立和保持通信路径的装置和方法
US6487686B1 (en) * 1998-12-28 2002-11-26 Fujitsu Limited Error correction method and transmission apparatus

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63156447A (ja) * 1986-12-19 1988-06-29 Fujitsu Ltd フオワ−ドエラ−コレクシヨン回路
JPS63312754A (ja) * 1987-06-15 1988-12-21 Nec Corp エラ−発生回路
JPH0654036A (ja) * 1992-07-30 1994-02-25 Toshiba Corp 遠方監視制御装置
US5809093A (en) * 1995-06-02 1998-09-15 Dsc Communications Corporation Apparatus and method of frame aligning information in a wireless telecommunications system
GB2301752B (en) * 1995-06-02 2000-03-29 Dsc Communications Control message transmission in telecommunications systems
US6816992B2 (en) 2001-02-28 2004-11-09 Tektronix, Inc. Test generator having a poisson distribution error signal
CN100401715C (zh) * 2005-12-31 2008-07-09 华为技术有限公司 局域网信号在光传送网中传输的实现方法和装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1192831A (zh) * 1995-06-02 1998-09-09 Dsc通讯有限公司 在无线通信系统中建立和保持通信路径的装置和方法
US6487686B1 (en) * 1998-12-28 2002-11-26 Fujitsu Limited Error correction method and transmission apparatus

Also Published As

Publication number Publication date
JP2010161630A (ja) 2010-07-22
CN101778315A (zh) 2010-07-14
JP5215881B2 (ja) 2013-06-19
US20100174971A1 (en) 2010-07-08
US8352836B2 (en) 2013-01-08

Similar Documents

Publication Publication Date Title
US7890788B2 (en) Clock data recovery and synchronization in interconnected devices
EP2976866B1 (en) Timestamp correction in a multi-lane communication link with skew
US7830924B2 (en) Stuffing and destuffing operations when mapping low-order client signals into high-order transmission frames
US8594136B2 (en) Transmission of parallel data flows on a parallel bus
CN108737000B (zh) 用于时钟同步的方法和设备
CN104020820A (zh) 接收器以及发射和接收系统
CA2421649A1 (en) Method of synchronising data
EP3748512B1 (en) Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device
CN115834805B (zh) 一种mipi dphy偏斜消除电路和偏斜消除方法
US9991981B2 (en) Method for operating a node of a communications network, a node and a communications network
CN101778315B (zh) 误差添加装置
EP3072249B1 (en) Data serializer
JP5415381B2 (ja) ネットワーク試験システム及びネットワーク試験方法
US9654114B2 (en) Transmission circuit, integrated circuit, and parallel-to-serial conversion method
KR101746203B1 (ko) 멀티 칩 시스템에서 칩들 간의 클럭 신호의 위상차 보상방법 및 장치
JP2012109707A (ja) データ位相同期装置およびデータ位相同期方法
US20050129408A1 (en) Optical transmission system for removing skew between optical channels
CA1268269A (en) Transmision system using forward error correction
CN101159535A (zh) 时钟信号调节装置和方法
JP5523201B2 (ja) デスキュー装置およびデスキュー処理方法
KR101092850B1 (ko) 기지국과 단말기 통신 시스템의 클럭 주파수 옵셋 보상방법 및 장치
US8543897B2 (en) Transmission apparatus and parity calculation method
KR200202601Y1 (ko) 시스템 유니트간 데이터전송에서 기준신호를 자체적으로생성하는 버퍼링 장치
CN101764663B (zh) 集中式语音的同步处理方法、系统及语音通信处理设备
KR20080076463A (ko) 고속 기저대역 데이터 저장 시스템에서 수신 클럭 오차제어 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant