JP5415381B2 - ネットワーク試験システム及びネットワーク試験方法 - Google Patents

Description

本発明は、プリエンファシスまたはイコライジングによる制御を必要とするネットワークシステムの試験を行うためのネットワーク試験システム及びネットワーク試験方法に関する。

ＩＴＵ−Ｔ勧告Ｇ．７０９において、ＯＴＵ４（Ｏｐｔｉｃａｌ−ｃｈａｎｎｅｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ ４）フレーム及びＯＴＵ３（Ｏｐｔｉｃａｌ−ｃｈａｎｎｅｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ ３）フレームを送受信する旨が記載されている（例えば、非特許文献１参照。）。

図８に、ＯＴＵ４フレーム構造の一例を示す。ＯＴＵ４フレームは、大きく分けて、オーバーヘッドと、ペイロードと、ＦＥＣ（Ｆｏｒｗａｒｄ Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ）と、で構成される。オーバーヘッドのエリアのなかでも、先頭の６ｂｙｔｅにＦＡＳ（Ｆｒａｍｅ Ａｌｉｇｎｍｅｎｔ Ｓｉｇｎａｌ）が挿入され、それに続く７ｂｙｔｅ目にＭＦＡＳ（Ｍｕｌｔｉ Ｆｒａｍｅ Ａｌｉｇｎｍｅｎｔ Ｓｉｇｎａｌ）が挿入される。ＦＡＳの６ｂｙｔｅのうち、先頭のｂｙｔｅ１からｂｙｔｅ５まではフレームの先頭を示す識別子が挿入され、ｂｙｔｅ６はレーンの識別子を示すＬＭ（Ｌａｎｅ Ｍａｒｋｅｒ）が挿入される。ＭＦＡＳには０〜２５５の数が割り当てられ、ＬＭには０〜２３９の数が割り当てられる。

また、ＩＴＵ−Ｔ勧告Ｇ．７０９においては、ＭＬＤ（Ｍｕｌｔｉ Ｌａｎｅ Ｄｉｓｔｒｉｂｕｔｉｏｎ）ブロックを用いてフレームを送信するよう勧告されている（例えば、非特許文献１参照。）。ＯＴＵ４の場合のＭＬＤブロックでは、図８のフレームのデータを１６ｂｙｔｅごとに２０レーンに振り分け、さらにフレームごとにレーンのローテーションを行うことで、各２０レーンにＦＡＳが挿入されるようになっている。

図９に、ＭＬＤを用いたレーンのローテーションの一例を示す。１つ目のフレームの１ｂｙｔｅ目から１６ｂｙｔｅ目を第０レーンに挿入し、１７ｂｙｔｅ目から３２ｂｙｔｅ目を第１レーンに挿入して、順に１６ｂｙｔｅずつ各レーンに振り分けていく。このとき、１つ目のフレームのＦＡＳは第０レーンに挿入され、そして、１つ目のフレームの最後尾が第１９レーンに振り分けられる場合、それに続く２つ目のフレームの１ｂｙｔｅ目から１６ｂｙｔｅ目は第０レーンではなく、フレームのローテーションが行われ、第１レーンに挿入される。このように、全てのレーンにＦＡＳが挿入されるように、フレームがローテーションしつつ、各レーンに１６ｂｙｔｅずつ振り分けられる。

ＯＴＵ３フレームの場合は、レーンの識別子を示すＬＭが、ＭＦＡＳバイト（８ｂｉｔ）の下位２ｂｉｔとなっている。ＦＡＳのｂｙｔｅ６は、ｂｙｔｅ１〜５と同じように、フレームの先頭を示す識別子となる。レーン数は４レーンである。ＯＴＵ４フレームと同様に、ローテーションを行うことで、各レーンにＦＡＳが挿入される。

高速シリアル伝送では、伝送路上での波形品質の劣化（高周波成分の減衰、振幅の減衰など）の影響を大きく受け、受信部で正常に受信できないことがある。受信部で正常に信号を受信できるようにするため、伝送路上での波形品質劣化を考慮し、あらかじめ送信部にて伝送波形を制御するプリエンファシス（ｐｒｅ−ｅｍｐｈａｓｉｓ）や受信部にて受信した信号を補正するイコライジング（Ｅｑｕａｌｉｚｉｎｇ）などの技術が用いられる。

ＩＴＵ−Ｔ Ｇ．７０９

ＯＴＵ４フレーム又はＯＴＵ３フレームを伝送する装置又はデバイスでも高速シリアル伝送と同様に、プリエンファシスやイコライジングを採用している。プリエンファシスで調整する際、受信した信号のエラー検出状況を参考に行うが、ＯＴＵ４フレーム又はＯＴＵ３フレームの構造上、受信した複数のシリアル信号のうちのどのレーンにエラーが発生しているか判断できない。このため、どのレーンのシリアル信号にどのようなプリエンファシスをかけてよいかを判断できなかった。

そこで、本発明は、プリエンファシスを行うネットワーク試験システム及びネットワーク試験方法において、複数のシリアル信号のうちのどのレーンにエラーが発生しているかを判断することの可能なネットワーク試験システム及びネットワーク試験方法の提供を目的とする。

本願発明のネットワーク試験システムは、マルチレーン構造を有する監視単位フレームのデータのうちのどのレーンのシリアル信号にどのようなプリエンファシスをかけてよいかを判断するためのネットワーク試験システムであって、マルチレーン構造を有する監視単位フレームのデータを論理レーンごとに取得し、取得したデータを予め定められた演算規則に従って論理レーンごとに演算し、当該演算結果を、前記データを取得した論理レーンのデータにエラー検出符号として挿入して出力するエラー検出符号付与部（１３）と、前記エラー検出符号付与部の出力データの信号を、送信する信号波形を調整して送信する送信部（１４）と、前記送信部の送信する信号が被測定対象（１００）に入力されて出力された被測定信号を、受信する信号波形を補正して受信する受信部（２１）と、前記受信部の受信した被測定信号のフレーム同期を行い、前記エラー検出符号及び監視単位フレームのデータを論理レーンごとに取得するフレーム同期部（６１）と、前記フレーム同期部においてフレーム同期を行った被測定信号のデスキューを行い、監視単位フレームのデータを出力するデスキュー部（６３）と、前記フレーム同期部において取得した監視単位フレームのデータを前記演算規則に従って論理レーンごとに演算し、当該演算結果と前記フレーム同期部において取得した前記エラー検出符号との一致又は不一致を論理レーンごとに判定するエラー検出部（２２）と、前記エラー検出部が不一致と判定した論理レーンについて、前記送信部の送信する信号波形を、前記エラー量が任意の量となるように変化させる波形調整制御装置（１０３）と、を備える。

送信部及び受信部及び波形調整制御装置を備えるため、プリエンファシスを行うことができる。ここで、エラー検出符号付与部及びエラー検出部を備えるため、受信部の受信した被測定信号から得られたデータに誤りがあるか否かをレーンごとに判定することができる。したがって、本願発明のネットワーク試験システムは、プリエンファシスを行うネットワーク試験システムにおいて、複数のシリアル信号のうちのどのレーンにエラーが発生しているかを判断することができる。

本願発明のネットワーク試験システムでは、前記波形調整制御装置は、前記エラー検出部の判定結果を用いて各論理レーンのエラー量を算出し、前記エラー量が減少するように、前記送信部の送信する信号の信号波形を変化させてもよい。

本願発明のネットワーク試験システムでは、前記波形調整制御装置は、前記エラー量が最小になるように、前記送信部の送信する信号の信号波形を変化させてもよい。

本願発明のネットワーク試験システムでは、前記受信部は、前記被測定対象からの被測定信号の信号波形を補正して受信可能とし、前記波形調整制御装置は、前記エラー量が減少するように、前記受信部の受信する被測定信号の信号波形を変化させてもよい。

本願発明のネットワーク試験システムでは、前記波形調整制御装置は、前記送信部の送信する信号のエンファシス量を変化させてもよい。

本願発明のネットワーク試験システムでは、前記波形調整制御装置は、前記送信部の送信する信号の出力電圧を変化させてもよい。

本願発明のネットワーク試験方法は、マルチレーン構造を有する監視単位フレームのデータのうちのどのレーンのシリアル信号にどのようなプリエンファシスをかけてよいかを判断するためのネットワーク試験方法であって、前記送信装置が、マルチレーン構造を有するデータを論理レーンごとに取得し、取得したデータを予め定められた演算規則に従って論理レーンごとに演算し、当該演算結果を、前記データを取得した論理レーンのデータにエラー検出符号として挿入して送信する送信手順（Ｓ１０１）と、前記受信装置が、前記送信装置の送信した信号が被測定対象（１００）に入力されて出力された被測定信号を受信する受信手順（Ｓ１０２）と、前記受信手順で受信した被測定信号のフレーム同期を行い、前記エラー検出符号及び監視単位フレームのデータを論理レーンごとに取得し、フレーム同期を行った被測定信号のデスキューを行い、監視単位フレームのデータを出力するとともに、取得した監視単位フレームのデータを前記演算規則に従って論理レーンごとに演算し、当該演算結果と取得した前記エラー検出符号との一致又は不一致を論理レーンごとに判定する判定手順（Ｓ１０３）と、前記判定手順で不一致と判定した論理レーンについて、前記送信装置の送信する信号波形を変化させる波形調整制御手順（Ｓ１０４）と、を順に有する。

送信手順及び受信手順及び波形調整制御手順を有するため、プリエンファシスを行うことができる。ここで、送信手順においてエラー検出符号を挿入して送信し、受信手順の後に判定手順を有するため、受信部の受信した被測定信号から得られたデータに誤りがあるか否かをレーンごとに判定することができる。したがって、本願発明のネットワーク試験方法は、プリエンファシスを行うネットワーク試験方法において、複数のシリアル信号のうちのどのレーンにエラーが発生しているかを判断することができる。

なお、上記各発明は、可能な限り組み合わせることができる。

本発明によれば、プリエンファシスを行うネットワーク試験システム及びネットワーク試験方法において、複数のシリアル信号のうちのどのレーンにエラーが発生しているかを判断することの可能なネットワーク試験システム及びネットワーク試験方法を提供することができる。

本実施形態に係るネットワーク試験システムの一例を示す。 本実施形態に係るネットワーク試験方法の一例を示す。 送信部の送信する信号の一例を示す。 ＭＬＤ処理部１３−００の一例を示す。 ＢＩＰ計算・挿入部の計算方法の一例を示す。 ＭＬＤ処理部２２−００の一例を示す。 送信部の送信する信号の波形の変化の一例を示す。 ＯＴＵ４フレーム構造の一例を示す。 ＭＬＤを用いたレーンのローテーションの一例を示す。

添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。

（実施形態１）
図１に、本実施形態に係るネットワーク試験システムの一例を示す。本実施形態に係るネットワーク試験システムは、ＯＴＵデータの信号ＳＴ_００〜ＳＴ_１９を、送信する信号波形を調整して送信する送信装置１０１と、被測定対象１００からのＯＴＵデータの信号ＳＲ_００〜ＳＲ_１９を、受信する信号波形を補正して受信する受信装置１０２と、送信装置１０１及び受信装置１０２の信号波形調整機能を制御する波形調整制御装置１０３と、を備える。

送信装置１０１は、ＯＴＵデータ発生部１１と、データ分配部１２と、エラー検出符号付与部１３と、送信部１４と、を備える。受信装置１０２は、受信部２１と、エラー検出部２２と、データ集約部２３と、ＯＴＵデータ解析部２４と、を備える。送信部１４と受信部２１の間に、被測定対象１００が配置される。

波形調整制御装置１０３は、エラー検出部２２から判定結果ＥＲを受信し、エラーが少なくなるように信号ＳＴ_００〜ＳＴ_１９を変化させる旨の波形制御命令ＯＴを送信部１４に出力する。これにより、プリエンファシスを行う。本実施形態に係るネットワーク試験システムでは、波形調整制御装置１０３がエラー検出符号付与部１３及びエラー検出部２２に対して、プリエンファシスのための処理の実行を命令するモード切替命令ＭＴ及びＭＲを出力できるようになっており、これによってプリエンファシスを行いながらエラーを検出するエラー検出モードと、エラーを検出せずにプリエンファシスを行うプリエンファシスモードとを選択可能になっている。以下、エラー検出モードの場合について説明する。

被測定対象１００は、マルチレーン構造を有するデータを伝送する装置又はデバイスである。マルチレーン構造を有するデータは、例えばＯＴＵ４フレームのデータであるが、ＯＴＵ３フレームのデータなどマルチレーン構造を有するデータであればよい。

図２に、本実施形態に係るネットワーク試験方法の一例を示す。本実施形態に係るネットワーク試験方法は、送信手順Ｓ１０１と、受信手順Ｓ１０２と、判定手順Ｓ１０３と、波形調整制御手順Ｓ１０４と、を順に有する。以下、本実施形態に係るネットワーク試験方法の詳細について、図１を参照しながら説明する。

送信手順Ｓ１０１では、送信装置１０１が、信号ＳＴ_００〜ＳＴ_１９を送信する。信号ＳＴ_００〜ＳＴ_１９は、マルチレーン構造を有し、それぞれ異なるレーンから送信される。例えば、送信装置１０１は、第０レーンから信号ＳＴ_００を送信し、第１レーンから信号ＳＴ_０１を送信し、・・・第１９レーンから信号ＳＴ_１９を送信する。

図３に、送信部の送信する信号の一例を示す。送信部の送信する信号は、レーンごとに複数の監視単位フレームＦＵ−０，ＦＵ−１及びＦＵ−２のデータを伝送する。ここで、監視単位フレームは、例えば、図９において、ＦＡＳが挿入される１ｂｙｔｅ目のデータからマルチフレーム（１周期）の末尾に相当する１６３２０ｂｙｔｅ目のデータまでである。各監視単位フレームＦＵ−０，ＦＵ−１，ＦＵ−２は、少なくとも一部にエラー検出符号ＭＥを含む。エラー検出符号ＭＥの挿入場所は、任意であるが、後述するエラー検出符号ＭＥの演算との関係で、各監視単位フレームの先頭又は最後尾であると処理が容易になる。各監視単位フレームの先頭に挿入する場合は、監視単位フレームＦＵ−０のエラーを検出するためのエラー検出符号ＭＥを、監視単位フレームＦＵ−１以降のフレームである監視単位フレームＦＵ−１又は監視単位フレームＦＵ−２に挿入する。各監視単位フレームの最後尾に挿入する場合は、監視単位フレームＦＵ−０のエラーを検出するためのエラー検出符号ＭＥを、監視単位フレームＦＵ−０に挿入することができる。

送信手順Ｓ１０１において、送信装置１０１は、例えば以下のように動作する。
ＯＴＵデータ発生部１１が、ＯＴＵデータＤＴを発生する。データ分配部１２が、ＯＴＵデータ発生部１１からのＯＴＵデータＤＴを第０レーンから第１９レーンに分配し、マルチレーン構造を有するデータＤＴ_００〜ＤＴ_１９を出力する。

エラー検出符号付与部１３は、データ分配部１２からの監視単位フレームのデータＤＴ_００〜ＤＴ_１９をレーンごとに取得し、取得したデータを予め定められた演算規則に従ってレーンごとに演算し、演算結果を、データを取得したレーンのデータＤＴ_００〜ＤＴ_１９にエラー検出符号として挿入して出力する。エラー検出符号付与部１３は、例えば、レーンごとにＭＬＤ処理部１３−００〜１３−１９を備える。ＭＬＤ処理部１３−００〜１３−１９は、それぞれ、予め定められた演算規則に従って算出し、演算結果をデータにエラー検出符号ＭＥとして挿入してデータＤＭ_００〜ＤＭ_１９を出力する。

図４に、ＭＬＤ処理部１３−００の一例を示す。ＭＬＤ処理部１３−００は、ＢＩＰ（Ｂｉｔ Ｉｎｔｅｒｌｅａｖｅｄ Ｐａｒｉｔｙ）計算・挿入部５１と、データアライメント部５２と、を備える。ＢＩＰ計算・挿入部５１は、予め定められた演算規則に従ってデータＤＴ_００の演算を行う。ＢＩＰ計算・挿入部５１では、予め定められた演算規則は８ｂｉｔのパリティ演算を行う。このとき、ＢＩＰ計算・挿入部５１は、ＢＩＰタイミング信号に合わせて演算を行う。予め定められた演算規則は、パリティ演算に限らず、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）などの種々の演算方法を用いることができる。そして、演算結果をデータにエラー検出符号ＭＥとして挿入してデータＤＭ_００を出力する。データアライメント部５２は、送信部１４から適切に信号ＳＴ_００〜ＳＴ_１９が送信されるよう、データＤＭ_００のデータアライメントを行う。

図５に、ＢＩＰ計算・挿入部の計算方法の一例を示す。第０レーンの監視単位フレームのデータＤＴ_００が１６３２０ｂｙｔｅであって、エラー検出符号ＭＥがＢＩＰを算出する場合、ＦＡＳの先頭バイト（１ｂｙｔｅ目）を１ｂｉｔずつのデータＢ_１−１〜Ｂ_１−８で表し、同２ｂｙｔｅ目を１ｂｉｔずつのデータＢ_２−１〜Ｂ_２−８で表し、・・・同１６３２０ｂｙｔｅ目を１ｂｉｔずつのデータＢ_{１６３２０}−１〜Ｂ_{１６３２０}−８で表す。この場合、各１ｂｉｔ目同士の排他的論理和演算を、データＢ_１−１、データＢ_２−１、・・・データＢ_{１６３１９}−１について順に行い、１ｂｉｔの演算結果を得る。第２ｂｉｔ目〜第８ｂｉｔ目も同様にして演算を行い、それぞれ１ｂｉｔの演算結果を得る。これによって、計８ｂｉｔのエラー検出符号ＭＥを演算することができる。そして、１６３２０ｂｙｔｅ目に、エラー検出符号ＭＥを挿入する。

送信部１４が、エラー検出符号付与部１３からのデータＤＭ_００〜ＤＭ_１９を、送信用の信号ＳＴ_００〜ＳＴ_１９に変換し、送信する信号波形を調整して送信する。信号ＳＴ_００〜ＳＴ_１９は、光信号であってもよいし、電気信号であってもよい。以上が送信装置１０１の動作である。

信号ＳＴ_００〜ＳＴ_１９が被測定対象１００に入力される。被測定対象１００によって伝送された後の信号ＳＲ_００〜ＳＲ_１９が、受信装置１０２に入力される。

受信手順Ｓ１０２では、受信装置１０２が、被測定信号ＳＲ_００〜ＳＲ_１９を、受信する信号波形を補正して受信し、データＤＲ_００〜ＤＲ_１９を出力する。例えば、受信部２１が、信号ＳＲ_００を第０レーンで受信してデータＤＲ_００を出力し、信号ＳＲ_０１を第１レーンで受信してデータＤＲ_０１を出力し、・・・信号ＳＲ_１９を第１９レーンで受信してデータＤＲ_１９を出力する。

判定手順Ｓ１０３では、エラー検出部２２が、受信部２１からのデータＤＲ_００〜ＤＲ_１９からエラー検出符号ＭＥ及び監視単位フレームＦＵ−０，ＦＵ−１，ＦＵ−２のデータをレーンごとに取得し、取得した監視単位フレームＦＵ−０，ＦＵ−１，ＦＵ−２のデータを予め定められた演算規則に従ってレーンごとに演算し、当該演算結果と取得したエラー検出符号ＭＥとの一致又は不一致をレーンごとに判定する。一致していればデータＤＲ_００にエラーがなく、不一致であればデータＤＲ_００にエラーが存在する。そして、エラー検出部２２は、エラーの有無を示す判定結果ＥＲを波形調整制御部１０３に通知する。

エラー検出部２２は、例えば、レーンごとにＭＬＤ処理部２２−００〜２２−１９を備える。ＭＬＤ処理部２２−００〜２２−１９は、それぞれ、監視単位フレームＦＵ−０，ＦＵ−１，ＦＵ−２のデータを予め定められた演算規則に従って演算し、当該演算結果と取得したエラー検出符号ＭＥとの一致又は不一致を判定する。

判定手順Ｓ１０３の後、データ集約部２３は、データＤＤ_００〜ＤＤ_１９を集約してデータＤＲをＯＴＵデータ解析部２４に出力する。ＯＴＵデータ解析部２４は、データＤＲについての任意の解析を行う。

図６に、ＭＬＤ処理部２２−００の一例を示す。ＭＬＤ処理部２２−００は、フレーム同期部６１と、レーンリカバリ部６２と、デスキュー部６３と、ＢＩＰ計算・比較部６４と、を備える。フレーム同期部６１は、受信部２１からデータＤＲ_００を取得し、各フレームのＦＡＳを検出してフレーム同期を行う。このとき、フレーム同期部６１がエラー検出符号ＭＥを抜き出す。レーンリカバリ部６２は、デスキューのためのデータをデータＤＲ_００から抽出する。デスキュー部６３は、デスキューを行い、データＤＤ_００を出力する。

ＢＩＰ計算・比較部６４は、監視単位フレームＦＵ−０，ＦＵ−１，ＦＵ−２のデータＤＲ_００を予め定められた演算規則に従って演算する。例えば、ＦＡＳの直後のビットから演算を開始する。予め定められた演算規則は、送信側のＢＩＰ計算・挿入部５１と同じ演算規則を用いる。そして、ＢＩＰ計算・比較部６４は、演算結果と取得したエラー検出符号ＭＥとの一致又は不一致を判定する。

波形調整制御手順Ｓ１０４では、波形調整制御装置１０３が、送信部１４の送信する信号ＳＴ_００〜ＳＴ_１９のうちのエラー検出部２２が不一致と判定したレーンの信号の信号波形を、エラー量が任意の量となるように変化させる。例えば、ＭＬＤ処理部２２−００がエラーを検出した旨の判定結果ＥＲを通知した場合、波形調整制御装置１０３は、第０レーンの信号ＳＴ_００の波形を変化させる旨の波形制御命令ＯＴを送信部１４に出力する。送信部１４は、波形制御命令ＯＴに従って、信号ＳＴ_００の波形を変化させる。このように、第０レーンの信号ＳＴ_００の波形を変化させることで、プリエンファシスを行う。

図７に、送信部の送信する信号の波形の変化の一例を示す。送信部の送信する信号の信号波形８１を変化させる場合、信号波形８１のエンファシス量を変化させてもよいし、送信部の送信する信号の出力電圧を変化させてもよい。信号波形８１のエンファシス量を変化させる場合、例えば、信号波形８１の一部である時間ｔ１から時間ｔ２までの振幅を波形８２のように変化させる。振幅の変化は、高くしてもよいし、低くしてもよい。また、振幅を変化させる時間帯を、時間ｔ１から時間ｔ３までに拡大してもよいし、さらに時間ｔ６から時間ｔ７までの振幅を変化させてもよい。また、時間ｔ１から時間ｔ７までの時間幅を時間ｔ１から時間ｔ８までの時間幅に変化させてデューティ比を変更してもよい。送信部の送信する信号の出力電圧を変化させて信号波形８１全体の振幅が変化させてもよく、これによりエラー曲線の形状を変化させてエラー量を減少させることもできる。

ここで、波形調整制御手順Ｓ１０４において、判定手順Ｓ１０３での判定結果ＥＲを用いて各レーンのエラー量を算出し、算出したエラー量が減少するように、送信部１４の送信する信号ＳＴ_００〜ＳＴ_１９の信号波形を変化させることが好ましい。この場合、波形調整制御装置１０３は、判定結果ＥＲを用いて、各レーンのエラー量を算出する。例えば、第０レーンが不一致になる確率を算出する。そして、波形調整制御装置１０３は、エラー量が減少するように、送信部１４の送信する信号ＳＴ_００〜ＳＴ_１９の信号波形を変化させる。例えば、第０レーンの信号ＳＴ_００のエンファシス量を増加させたときにデータＤＲ_００のエラー量が増加すると、波形調整制御装置１０３は、第０レーンのＳＴ_００のエンファシス量を減少させる旨の波形制御命令ＯＴを送信部１４に出力する。第０レーンの信号ＳＴ_００のエンファシス量を減少させたときにデータＤＲ_００のエラー量が増加すると、波形調整制御装置１０３は、第０レーンのＳＴ_００のエンファシス量を増加させる旨の波形制御命令ＯＴを送信部１４に出力する。

ここで、波形調整制御装置１０３は、エラー量が予め定められた任意の量になるように、送信部１４の送信する信号ＳＴ_００〜ＳＴ_１９の信号波形を変化させてもよい。例えば、第０レーンの信号ＳＴ_００のエンファシス量を変化させていったときに、データＤＲ_００のエラー量が予め定められた任意の量になると、波形調整制御装置１０３は、その時点でのエンファシス量に設定する旨の波形制御命令ＯＴを送信部１４に出力する。

また、波形調整制御装置１０３は、エラー量が最小になるように、送信部１４の送信する信号ＳＴ_００〜ＳＴ_１９の信号波形を変化させることが好ましい。例えば、第０レーンの信号ＳＴ_００のエンファシス量を増加させるとデータＤＲ_００のエラー量が増加するが、第０レーンの信号ＳＴ_００のエンファシス量を減少させてもデータＤＲ_００のエラー量が増加するような特定のエンファシス量が存在する場合、波形調整制御装置１０３は、第０レーンの信号ＳＴ_００のエンファシス量を当該特定のエンファシス量に設定する旨の波形制御命令ＯＴを送信部１４に出力する。

さらに、波形調整制御手順Ｓ１０４において、受信装置１０２の受信する被測定信号ＳＲ_００〜ＳＲ_１９の信号波形を、エラー量が任意の量となるように変化させてもよい。この場合、受信部２１は、波形調整制御装置１０３からの補正命令ＯＲに従って被測定信号ＳＲ_００〜ＳＲ_１９の信号波形を補正し、補正した信号を受信する。波形調整制御装置１０３は、エラー量が減少するように、受信部２１の受信する被測定信号ＳＲ_００〜ＳＲ_１９の信号波形を変化させる補正命令ＯＲを受信部２１に出力する。例えば、第０レーンの信号ＳＲ_００の補正値を増加したときにデータＤＲ_００のエラー量が増加すると、第０レーンの信号ＳＲ_００の補正値を減少させる補正命令ＯＲを出力する。これにより、データＤＲ_００のエラー量をさらに減少させることができる。

ここで、波形調整制御装置１０３は、エラー量が予め定められた任意の量になるように、受信部２１の受信する被測定信号ＳＲ_００〜ＳＲ_１９の信号波形を変化させる補正命令ＯＲを受信部２１に出力してもよい。例えば、第０レーンの信号ＳＲ_００の補正値を変化させていったときに、データＤＲ_００のエラー量が予め定められた任意の量になると、波形調整制御装置１０３は、その時点での第０レーンの信号ＳＲ_００の補正値に設定する旨の補正命令ＯＲを受信部２１に出力する。

また、波形調整制御装置１０３は、エラー量が最小になるように、被測定信号ＳＲ_００〜ＳＲ_１９の信号波形を変化させてもよい。例えば、第０レーンの信号ＳＲ_００の補正値を増加させるとデータＤＲ_００のエラー量が増加するが、第０レーンの信号ＳＲ_００の補正値を減少させてもデータＤＲ_００のエラー量増加するような特定の補正値が存在する場合、波形調整制御装置１０３は、第０レーンの信号ＳＲ_００の当該特定の補正値に設定する旨の補正命令ＯＲを受信部２１に出力する。

上記の送信手順Ｓ１０１から波形調整制御手順Ｓ１０４を繰り返す。これにより、エラー検出部２２で検出されるエラーが少なくなり、波形調整制御部１０３の算出するエラー量が減少する。そして、エラー検出部２２で検出されるエラーが予め定められた閾値以下になったとき、又は、一定時間が経過したとき、波形調整制御部１０３は、モード切替命令ＭＴ及びＭＲをエラー検出符号付与部１３及びエラー検出部２２に出力し、エラー検出モードをプリエンファシスモードに切り替える。

プリエンファシスモードでは、図４に示すＢＩＰ計算・挿入部５１の機能を停止し、データアライメント部５２がＯＴＵデータ発生部１１からのデータをそのままアライメントして送信部１４に出力する。また、図６に示すＢＩＰ計算・比較部６４の機能を停止する。このとき、受信部２１の受信する被測定信号ＳＲ_００〜ＳＲ_１９にエラーが生じないように、送信部１４が信号ＳＴ_００〜ＳＴ_１９の信号波形を調整しているか、又は、送信部１４が信号ＳＴ_００〜ＳＴ_１９の信号波形を調整するとともに受信部２１が被測定信号ＳＲ_００〜ＳＲ_１９に補正を行っている。これにより、本実施形態に係るネットワーク試験システム及びネットワーク試験方法は、複数のシリアル信号のうちのどのレーンにエラーが発生しているかを判断し、エラーを減少させた上で、プリエンファシスを行うことができる。

なお、本実施形態では、第０レーンの信号ＳＲ_００にエラーが発生する場合について説明したが、第１レーンから第１９レーンのすべてのレーンについても同様に、エラーを検出して信号ＳＲ_０１〜ＳＲ_１９の信号波形を補正し、信号ＳＴ_０１〜ＳＴ_１９の信号波形を補正する。また、本実施形態では、レーンの数が２０レーンである場合について説明したが、レーンの数を任意の数にしても本発明の効果を得られる。

本発明は、情報通信産業に適用することができる。

１１：ＯＴＵデータ発生部
１２：データ分配部
１３：エラー検出符号付与部
１３−００〜１３−１９：ＭＬＤ処理部
１４：送信部
２１：受信部
２２：エラー検出部
２２−００〜２２−１９：ＭＬＤ処理部
２３：データ集約部
２４：ＯＴＵデータ解析部
５１：ＢＩＰ計算・挿入部
５２：データアライメント部
６１：フレーム同期部
６２：レーンリカバリ部
６３：デスキュー部
６４：ＢＩＰ計算・比較部
１００：被測定対象
１０１：送信装置
１０２：受信装置
１０３：波形調整制御装置

Claims (7)

1. マルチレーン構造を有する監視単位フレームのデータのうちのどのレーンのシリアル信号にどのようなプリエンファシスをかけてよいかを判断するためのネットワーク試験システムであって、
   マルチレーン構造を有する監視単位フレームのデータを論理レーンごとに取得し、取得したデータを予め定められた演算規則に従って論理レーンごとに演算し、当該演算結果を、前記データを取得した論理レーンのデータにエラー検出符号として挿入して出力するエラー検出符号付与部（１３）と、
   前記エラー検出符号付与部の出力データの信号を、送信する信号波形を調整して送信する送信部（１４）と、
   前記送信部の送信する信号が被測定対象（１００）に入力されて出力された被測定信号を、受信する信号波形を補正して受信する受信部（２１）と、
   前記受信部の受信した被測定信号のフレーム同期を行い、前記エラー検出符号及び監視単位フレームのデータを論理レーンごとに取得するフレーム同期部（６１）と、
   前記フレーム同期部においてフレーム同期を行った被測定信号のデスキューを行い、監視単位フレームのデータを出力するデスキュー部（６３）と、
   前記フレーム同期部において取得した監視単位フレームのデータを前記演算規則に従って論理レーンごとに演算し、当該演算結果と前記フレーム同期部において取得した前記エラー検出符号との一致又は不一致を論理レーンごとに判定するエラー検出部（２２）と、
   前記エラー検出部が不一致と判定した論理レーンについて、前記送信部の送信する信号波形を、前記エラー量が任意の量となるように変化させる波形調整制御装置（１０３）と、
   を備えるネットワーク試験システム。
2. 前記波形調整制御装置は、前記エラー検出部の判定結果を用いて各論理レーンのエラー量を算出し、前記エラー量が減少するように、前記送信部の送信する信号の信号波形を変化させる
   ことを特徴とする請求項１に記載のネットワーク試験システム。
3. 前記波形調整制御装置は、前記エラー量が最小になるように、前記送信部の送信する信号の信号波形を変化させる
   ことを特徴とする請求項２に記載のネットワーク試験システム。
4. 前記受信部は、前記被測定対象からの被測定信号の信号波形を補正して受信可能とし、
   前記波形調整制御装置は、前記エラー量が減少するように、前記受信部の受信する被測定信号の信号波形を変化させることを特徴とする請求項２又は３に記載のネットワーク試験システム。
5. 前記波形調整制御装置は、前記送信部の送信する信号のエンファシス量を変化させる
   ことを特徴とする請求項１から４のいずれかに記載のネットワーク試験システム。
6. 前記波形調整制御装置は、前記送信部の送信する信号の出力電圧を変化させる
   ことを特徴とする請求項１から５のいずれかに記載のネットワーク試験システム。
7. マルチレーン構造を有する監視単位フレームのデータのうちのどのレーンのシリアル信号にどのようなプリエンファシスをかけてよいかを判断するためのネットワーク試験方法であって、
   前記送信装置が、マルチレーン構造を有するデータを論理レーンごとに取得し、取得したデータを予め定められた演算規則に従って論理レーンごとに演算し、当該演算結果を、前記データを取得した論理レーンのデータにエラー検出符号として挿入して送信する送信手順（Ｓ１０１）と、
   前記受信装置が、前記送信装置の送信した信号が被測定対象（１００）に入力されて出力された被測定信号を受信する受信手順（Ｓ１０２）と、
   前記受信手順で受信した被測定信号のフレーム同期を行い、前記エラー検出符号及び監視単位フレームのデータを論理レーンごとに取得し、フレーム同期を行った被測定信号のデスキューを行い、監視単位フレームのデータを出力するとともに、取得した監視単位フレームのデータを前記演算規則に従って論理レーンごとに演算し、当該演算結果と取得した前記エラー検出符号との一致又は不一致を論理レーンごとに判定する判定手順（Ｓ１０３）と、
   前記判定手順で不一致と判定した論理レーンについて、前記送信装置の送信する信号波形を変化させる波形調整制御手順（Ｓ１０４）と、
   を順に有するネットワーク試験方法。

Images