JP5248573B2 - Ｏｏｒ試験用パターン挿入回路及びｏｏｒ試験用パターン挿入方法 - Google Patents

Ｏｏｒ試験用パターン挿入回路及びｏｏｒ試験用パターン挿入方法 Download PDF

Info

Publication number
JP5248573B2
JP5248573B2 JP2010240741A JP2010240741A JP5248573B2 JP 5248573 B2 JP5248573 B2 JP 5248573B2 JP 2010240741 A JP2010240741 A JP 2010240741A JP 2010240741 A JP2010240741 A JP 2010240741A JP 5248573 B2 JP5248573 B2 JP 5248573B2
Authority
JP
Japan
Prior art keywords
oor
bit
frame data
data
test pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010240741A
Other languages
English (en)
Other versions
JP2012095104A (ja
Inventor
剛 小川
隆志 古家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2010240741A priority Critical patent/JP5248573B2/ja
Publication of JP2012095104A publication Critical patent/JP2012095104A/ja
Application granted granted Critical
Publication of JP5248573B2 publication Critical patent/JP5248573B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/14—Monitoring arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0602—Systems characterised by the synchronising information used
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1652—Optical Transport Network [OTN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Description

本発明は、ＯＴＵ３（Ｏｐｔｉｃａｌ−ｃｈａｎｎｅｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ ３）におけるＯＯＲ試験用パターン挿入回路及びＯＯＲ試験用パターン挿入方法に関する。
ＩＴＵ−Ｔ勧告Ｇ．７０９には、ＬＬＤ（Ｌｏｇｉｃａｌ Ｌａｎｅ Ｄｉｓｔｒｉｂｕｔｉｏｎ）を用いて、ＯＴＵ３フレームデータを伝送する方式について記載されている（例えば、非特許文献１参照。）。ＯＴＵ３フレームデータをＬＬＤを用いて伝送する場合、ＯＴＵ３の信号列はＬＬＤにおいて４つのレーンに振り分けられる。また、ＩＴＵ−Ｔ勧告Ｇ．７９８には、ＯＴＵフレームデータをＬＬＤを用いて伝送する際に、障害があった場合の障害箇所の特定のために様々なアラームが定義されており、その１つにＯＯＲ（Ｏｕｔ ｏｆ Ｒｅｃｏｖｅｒｙ）がある（例えば、非特許文献２参照。）。
図７に、ＬＬＤを用いたＯＴＵ３フレームデータのレーン振り分けの一例を示す。全てのレーンにＭＦＡＳ（Ｍｕｌｔｉ Ｆｒａｍｅ Ａｌｉｇｎｍｅｎｔ Ｓｉｇｎａｌ）が挿入されるように、フレームがローテーションしつつ、各レーンに振り分けられる。ＭＦＡＳには、レーンを区別するためにＬＭ（Ｌａｎｅ Ｍａｒｋｅｒ）が挿入される。
図８にＯＴＵ３フレームにおけるＬＭの位置を示す。ＭＦＡＳは、１０進数表示では０〜２５５の値、１６進数表示では０ｘ００〜０ｘＦＦの値、バイナリ表示では００００００００〜１１１１１１１１の値をとる。ＭＦＡＳは、フレーム毎に１インクリメントされる。ＭＦＡＳ「ａ７ａ６ａ５ａ４ａ３ａ２ａ１ａ０」の最下位２ｂｉｔ「ａ１ａ０」がＬＭとなる。
４つの各レーンのＬＭはそれぞれ異なる値をもつことになる。受信側においては、正常にＯＴＵ３フレームデータを受信している場合には、レーンごとにＯＴＵ３フレームデータに埋め込まれた一定の値のＬＭを受信する。信号断や各レーン間のスキュー変動などでＯＴＵ３フレームデータに異常があった場合には、同じ値のＬＭを受信できなくなるために、ＯＯＲとしてアラームを検出する。ＯＯＲを検出する際の検出条件は、５フレーム連続で正常時と異なる値のＬＭの受信である。ＯＯＲを解除する際の解除条件は、５フレーム連続で一定の値のＬＭの受信である。測定器の送信側機能として、受信側がＯＯＲの検出及び解除を正しく行えることを確認するために、ＬＭの値の擾乱を起こす機能が必要となる。
ＩＴＵ−Ｔ Ｇ．７０９ ＩＴＵ−Ｔ Ｇ．７９８
ＯＴＵ３フレームデータをＬＬＤを用いて伝送する方法は新規技術であるため、ＯＯＲの挿入機能も新規技術である。
また、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためには、送信側でＬＭを変更してＯＴＵ３フレームに埋め込むことになる。その際には以下の条件を満たす必要がある。
第１の条件は、ＬＭのみ、すなわちＭＦＡＳの下位２ｂｉｔのみが変更されていることである。
第２の条件は、検出条件数（５フレーム）以内に正常時に受信していたＬＭが含まれないことである。
第３の条件は、同じＬＭが解除条件数（５フレーム）以上連続しないことである。
第４の条件は、レーン番号とＬＭが一致するとは限らないことである。すなわち第０レーンのＬＭが０とは限らず、例えば第０レーンのＬＭが１で他のレーンに０のＬＭが割り当てられている可能性がある。
受信側がＯＯＲの検出及び解除を正しく行えることを確認するために、送信側で前記４つの条件を満たすＬＭを生成する方法として、範囲外の固定値に変更する方法が考えられる。しかし、ＬＭはＭＦＡＳの下位２ｂｉｔを用いているため、０〜３の４値以外の値を用いることができない。このため、レーンも４つであることから、範囲外の固定値に変更することはできない問題がある。
また、値をインクリメントまたはデクリメントする方法が考えられる。しかし、ＬＭは０〜３の４値以外の値を用いることができないため、５フレーム以内で正常時のＬＭになってしまう。このため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第２の条件を満たすことができず、受信側はＯＯＲの検出を正しく行えない問題がある。
そこで、本発明は、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験用パターン挿入回路、ＯＴＵ３フレームデータ送信装置、ＯＯＲ試験システム、ＯＯＲ試験用パターン挿入方法、ＯＴＵ３フレームデータ送信方法及びＯＯＲ試験方法の提供を目的とする。
本願発明のＯＯＲ試験用パターン挿入回路は、
マルチレーン構造を有するＯＴＵ３フレームデータのうちの任意のレーンのＯＴＵ３フレームデータが入力され、入力された前記任意のレーンの前記ＯＴＵ３フレームデータに含まれるＭＦＡＳをバイナリ形式で表したときの最下位の２つのビットに配置されているＬＭのうちの一方のビットを反転させる符号反転部（３２）と、
前記任意のレーンの前記ＯＴＵ３フレームデータに含まれる前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換し、前記符号反転部からの符号を前記一方のビットに配置して、２ｂｉｔのＯＯＲ（Ｏｕｔ ｏｆ Ｒｅｃｏｖｅｒｙ）試験用パターンを生成するアラームパターン生成部（３３）と、
前記任意のレーンの前記ＬＭを前記アラームパターン生成部の生成する前記ＯＯＲ試験用パターンに置換するアラームパターン挿入部（３４）と、
を備える。
符号反転部と、アラームパターン生成部と、を備えるため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記４つの条件を満たすＯＯＲ試験用パターンを生成することができる。アラームパターン挿入部を備えるため、ＯＯＲ試験用パターンをＯＴＵ３フレームデータに挿入することができる。したがって、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験用パターン挿入回路を提供することができる。
本願発明のＯＯＲ試験用パターン挿入回路では、前記アラームパターン生成部は、前記ＬＭの他方のビットを、前記ＭＦＡＳの下位第２ビット、下位第３ビット又は下位第４ビットのいずれかと置換することによって、前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換してもよい。
本発明により、アラームパターン生成部は、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記４つの条件を満たすＯＯＲ試験用パターンを生成することができる。
本願発明のＯＯＲ試験用パターン挿入回路では、同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータを出力するビット生成部（３５）をさらに備え、前記アラームパターン生成部は、前記ＬＭの他方のビットを前記ビット生成部からの出力データと置換することによって、前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換してもよい。
本発明により、アラームパターン生成部は、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記４つの条件を満たすＯＯＲ試験用パターンを生成することができる。
本願発明のＯＴＵ３フレームデータ送信装置は、前記ＯＴＵ３フレームデータを生成するＯＴＵ３フレームデータ生成回路（１１）と、前記ＯＴＵ３フレームデータ生成回路からの前記ＯＴＵ３フレームデータを第０レーンから第３レーンの４つのレーンに分配する分配回路（１２）と、前記分配回路によって分配された前記ＯＴＵ３フレームデータのうちの任意のレーンのＯＴＵ３フレームデータが入力され、入力された前記ＯＴＵ３フレームデータに含まれる前記ＬＭを前記ＯＯＲ試験用パターンに置換する、本願発明のＯＯＲ試験用パターン挿入回路（１３）と、前記ＯＯＲ試験用パターン挿入回路によって前記ＬＭが前記ＯＯＲ試験用パターンに置換された前記ＯＴＵ３フレームデータを伝送路に送信する送信回路（１４）と、を備える。
ＯＴＵ３フレームデータ生成回路と、分配回路と、送信回路と、を備えるため、ＯＴＵ３フレームデータを送信することができる。ここで、本願発明のＯＯＲ試験用パターン挿入回路を備えるため、ＯＯＲ試験用パターンをＯＴＵ３フレームデータに挿入することができる。したがって、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＴＵ３フレームデータ送信装置を提供することができる。
本願発明のＯＯＲ試験システムは、本願発明のＯＴＵ３フレームデータ送信装置（１０１）と、前記伝送路を介して伝送された前記ＯＴＵ３フレームデータを受信し、当該受信によって得られた前記ＯＴＵ３フレームデータのレーンごとの前記ＬＭの位置に配置されているビット列が５回以上連続して同じ場合は同期状態となり、前記ＬＭの位置に配置されているビット列と同期しているビット列とが５回以上連続して異なる場合は同期状態が外れてＯＯＲのアラームを出力するＯＴＵ３フレームデータを受信する被測定対象（１０２）と、を備える。
本願発明のＯＴＵ３フレームデータ送信装置と、ＯＴＵ３フレームデータを受信する被測定対象と、を備えるため、ＯＯＲ試験用パターンを挿入したＯＴＵ３フレームデータを送信して、被測定対象である受信側がＯＯＲの検出及び解除を正しく行えることを確認することができる。したがって、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験システムを提供することができる。
本願発明のＯＯＲ試験用パターン挿入方法は、
マルチレーン構造を有するＯＴＵ３フレームデータのうちの任意のレーンのＯＴＵ３フレームデータに含まれるＭＦＡＳをバイナリ形式で表したときの最下位の２つのビットに配置されているＬＭのうちの一方のビットを反転させて前記一方のビットに配置するとともに、前記任意のレーンの前記ＯＴＵ３フレームデータに含まれる前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換して、２ｂｉｔのＯＯＲ試験用パターンを生成するアラームパターン生成手順（Ｓ３０２）と、
前記任意のレーンの前記ＬＭを前記アラームパターン生成手順で生成した前記ＯＯＲ試験用パターンに置換するアラームパターン挿入手順（Ｓ３０３）と、
を順に有する。
アラームパターン生成手順と、アラームパターン挿入手順と、を有するため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記４つの条件を満たすＯＯＲ試験用パターンを生成してＯＴＵ３フレームデータに挿入することができる。したがって、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験用パターン挿入方法を提供することができる。
本願発明のＯＯＲ試験用パターン挿入方法では、前記アラームパターン生成手順において、前記ＬＭの他方のビットを、前記ＭＦＡＳの下位第２ビット、下位第３ビット又は下位第４ビットのいずれかと置換することによって、前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換してもよい。
本発明により、アラームパターン生成手順において、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記４つの条件を満たすＯＯＲ試験用パターンを生成することができる。
本願発明のＯＯＲ試験用パターン挿入方法では、前記アラームパターン生成手順において、同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータを生成し、前記ＬＭの他方のビットを生成したデータと置換することによって、前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換してもよい。
本発明により、アラームパターン生成手順において、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記４つの条件を満たすＯＯＲ試験用パターンを生成することができる。
本願発明のＯＴＵ３フレームデータ送信方法は、本願発明のＯＯＲ試験用パターン挿入方法と、前記アラームパターン生成手順の前に、前記ＯＴＵ３フレームデータを生成するＯＴＵ３フレームデータ生成手順（Ｓ１０１）と、前記アラームパターン挿入手順の後に、前記アラームパターン挿入手順によって前記ＬＭが前記ＯＯＲ試験用パターンに置換された前記ＯＴＵ３フレームデータを伝送路に送信する送信手順（Ｓ１０４）と、を有する。
ＯＴＵ３フレームデータ生成手順と、送信手順と、を有するため、ＯＴＵ３フレームデータを送信することができる。ここで、本願発明のＯＯＲ試験用パターン挿入方法を有するため、ＯＯＲ試験用パターンをＯＴＵ３フレームデータに挿入することができる。したがって、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＴＵ３フレームデータ送信方法を提供することができる。
本願発明のＯＯＲ試験方法は、本願発明のＯＴＵ３フレームデータ送信方法と、前記ＯＴＵ３フレームデータ送信方法によって送信された前記ＯＴＵ３フレームデータを受信する受信手順（Ｓ２０１）と、前記受信手順によって得られた前記ＯＴＵ３フレームデータのレーンごとの前記ＬＭの位置に配置されているビット列が５回以上連続して同じ場合は同期状態となり、前記ＬＭの位置に配置されているビット列と同期しているビット列とが５回以上連続して異なる場合は同期状態がはずれてＯＯＲのアラームを出力するＯＯＲ判定手順（Ｓ２０２）と、を順に有する。
本願発明のＯＴＵ３フレームデータ送信方法と、受信手順と、ＯＯＲ判定手順と、を有するため、ＯＯＲ試験用パターンを挿入したＯＴＵ３フレームデータを送信して、受信側がＯＯＲの検出及び解除を正しく行えることを確認することができる。したがって、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験方法を提供することができる。
なお、上記各発明は、可能な限り組み合わせることができる。
本発明によれば、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験用パターン挿入回路、ＯＴＵ３フレームデータ送信装置、ＯＯＲ試験システム、ＯＯＲ試験用パターン挿入方法、ＯＴＵ３フレームデータ送信方法及びＯＯＲ試験方法を提供することができる。
実施形態１に係るＯＯＲ試験システムの一例を示す。 実施形態１に係るＯＯＲ試験方法の一例を示す。 ＯＯＲ試験用パターン挿入回路の第１形態を示す。 ＭＦＡＳとＯＯＲ試験用パターンの具体例を示す。 ＯＯＲ判定回路２５−０の一例を示す。 ＯＯＲ試験用パターン挿入回路の第２形態を示す。 ＬＬＤを用いたＯＴＵ３フレームデータのレーン振り分けの一例を示す。 ＯＴＵ３フレームにおけるＬＭの位置を示す。
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施の例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。
（実施形態１）
図１に、本実施形態に係るＯＯＲ試験システムの一例を示す。本実施形態に係るＯＯＲ試験システムは、ＯＴＵ３フレームデータ送信装置１０１と、ＯＴＵ３フレームデータを受信する被測定対象１０２と、を備える。ＯＴＵ３フレームデータを受信する被測定対象１０２は、ＯＴＵ３フレームデータを受信する装置又はデバイスである。
ＯＴＵ３フレームデータ送信装置１０１は、ＯＴＵ３フレームデータ生成回路１１と、分配回路１２と、ＯＯＲ試験用パターン挿入回路１３と、送信回路１４と、を備える。ＯＴＵ３フレームデータを受信する被測定対象１０２は、受信回路２１と、フレーム検出回路２２と、集約回路２３と、ＯＴＵ３フレームデータ解析回路２４と、ＯＯＲ判定回路２５と、を備える。
図２に、本実施形態に係るＯＯＲ試験方法の一例を示す。本実施形態に係るＯＯＲ試験方法は、ＯＴＵ３フレームデータ送信方法Ｓ１００と、受信手順Ｓ２０１と、ＯＯＲ判定手順Ｓ２０２と、を順に有する。ＯＴＵ３フレームデータ送信方法Ｓ１００は、ＯＴＵ３フレームデータ生成手順Ｓ１０１と、本実施形態に係るＯＯＲ試験用パターン挿入方法Ｓ３００と、送信手順Ｓ１０４と、を順に有する。ＯＯＲ試験用パターン挿入方法Ｓ３００は、アラームパターン生成手順Ｓ３０２と、アラームパターン挿入手順Ｓ３０３と、を順に有する。
ＯＴＵ３フレームデータ生成手順Ｓ１０１では、ＯＴＵ３フレームデータ生成回路１１が、ＯＴＵ３フレームデータＤＴを生成する。例えば、データが入力され、データを予め定められた長さのフレームに分割して、フレームごとにＭＦＡＳを付す。このときに、ＭＦＡＳを１つずつインクリメントする。これにより、ＯＴＵ３フレームデータ生成回路１１は、ＯＴＵ３フレームデータＤＴを生成する。
分配回路１２は、ＯＴＵ３フレームデータ生成回路１１からのＯＴＵ３フレームデータＤＴを第０レーンから第３レーンの４つのレーンに分配する。例えば、分配回路１２は、ＯＴＵ３フレームデータＤＴをフレームごとのＯＴＵ３フレームデータＤＴ０〜ＤＴ３に分割する。そして、分配回路１２は、ＯＴＵ３フレームデータＤＴ０を第０レーンに分配し、ＯＴＵ３フレームデータＤＴ１を第１レーンに分配し、ＯＴＵ３フレームデータＤＴ２を第２レーンに分配し、ＯＴＵ３フレームデータＤＴ３を第３レーンに分配する。
アラームパターン生成手順Ｓ３０２では、ＯＯＲ試験用パターン挿入回路１３が、ＯＴＵ３フレームデータＤＴ０〜ＤＴ３のＬＭを用いてＯＯＲ試験用パターンを生成する。例えば、ＯＯＲ試験用パターン挿入回路１３は、レーンごとにＯＯＲ試験用パターン挿入回路１３−０〜１３−３を備える。ＯＯＲ試験用パターン挿入回路１３−０〜１３−３は、それぞれ、ＯＴＵ３フレームデータＤＴ０〜ＤＴ３のＬＭを用いてＯＯＲ試験用パターンを生成する。
例えば、ＯＯＲ試験用パターン挿入回路１３−０が、ＯＴＵ３フレームデータＤＴ０に含まれるＭＦＡＳをバイナリ形式で表したときの最下位の２つのビットに配置されているＬＭのうちの一方のビットを反転させて一方のビットに配置するとともに、ＭＦＡＳの下位２ｂｉｔに配置されているＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換して、２ｂｉｔのＯＯＲ試験用パターンを生成する。同符号の連続が４回以下となるようにとは、例えば、符号「０」のデータと置換し、その次は符号「０」のデータと置換し、その次は符号「０」のデータと置換し、その次は符号「０」のデータと置換した場合、その次は符号「１」のデータとなるようにという意味である。
図３に、ＯＯＲ試験用パターン挿入回路１３−０の第１形態を示す。図３に示すＯＯＲ試験用パターン挿入回路１３−０は、ＭＦＡＳ抽出部３１と、符号反転部３２と、アラームパターン生成部３３と、アラームパターン挿入部３４と、遅延回路３７と、アラーム挿入タイミング信号生成部３８と、を備える。
ＭＦＡＳ抽出部３１には、フレーム先頭信号とＯＴＵ３フレームデータＤＴ０が入力される。そして、ＭＦＡＳ抽出部３１は、フレーム先頭信号に従って、ＯＴＵ３フレームデータＤＴ０からＭＦＡＳを抽出する。そして、ＭＦＡＳをバイナリ形式で表した８つのビット「ａ７ａ６ａ５ａ４ａ３ａ２ａ１ａ０」を取得し、最下位の２つのビット「ａ１ａ０」を符号反転部３２に出力する。
符号反転部３２は、２つのビット「ａ１ａ０」のうちの一方のビットを反転させる。例えば、一方のビットが第０ビットａ０、他方のビットが第１ビットａ１である場合、ビットａ０を反転させ、反転させたビットｒ０をアラームパターン生成部３３に出力する。反転とは、例えば、ビットａ０の符号が「１」であればビットｒ０の符号は「０」となり、ビットａ０の符号が「０」であればビットｒ０の符号は「１」となる。
図４に、ＭＦＡＳとＯＯＲ試験用パターンの具体例を示す。第０レーンにＬＭ「０」、第１レーンにＬＭ「１」、第２レーンにＬＭ「２」、第３レーンにＬＭ「３」が割り振られている。なお、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第４条件で説明したとおり、これは一例であって、第０レーンにＬＭ「０」が割り振られているとは限らず、第０レーンのＬＭは、「１」であってもよいし、「２」であってもよいし、「３」であってもよい。
第０レーンのＭＦＡＳは「０」、「４」、「８」、・・・「２５２」となる。これらＭＦＡＳをバイナリ形式で表すと、「００００００００」、「０００００１００」、「００００１０００」、・・・「１１１１１１００」である。このように、ＭＦＡＳをバイナリ形式で表したときの最下位の２つのビットは全て「００」であり、ＬＭ「０」が割り振られている。この場合、ビットａ０は「０」であり、これを反転させたビットｒ０は「１」となる。
アラームパターン生成部３３は、ＬＭの他方のビットａ１をビットｂ１に置換し、ビットｒ０をビットａ０の位置に配置して、２ｂｉｔのＯＯＲ試験用パターンを生成する。ここで、ビットａ１からビットｂ１への置換は、同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換する。これによって、ＯＯＲ試験用パターン「ｂ１ｒ０」を生成する。
例えば、図４に示す第０レーンのＭＦＡＳの下位第２ビットａ２は、「０」、「１」、「０」、「１」、・・・「１」のように、同符号の連続が１回以下となる。このため、ビットａ１をＭＦＡＳの下位第２ビットａ２に置換することによって、ＬＭの他方のビットａ１を同符号の連続が１回以下となるように符号「０」のデータ又は符号「１」のデータと置換することができる。これにより、「０１」、「１１」、「０１」、「１１」、・・・「１１」、すなわち値「１」と「３」の繰り返しとなるＯＯＲ試験用パターン「ｂ１ｒ０」を生成することができる。
このように、ＬＭが０から３であること、及びＭＦＡＳが０から２５５でＯＴＵ３フレーム毎に１インクリメントすることを利用しており、あるレーンにおけるＬＭの下位第０ビットａ０を反転した値ｒ０とＭＦＡＳの下位第２ビットａ２の値ｂ１を組み合わせてＯＯＲ試験用パターン「ｂ１ｒ０」を生成する。
図２に示すアラームパターン挿入手順Ｓ３０３では、アラームパターン挿入部３４に、ＯＴＵ３フレームデータＤＴ０及びＯＯＲ試験用パターン「ｂ１ｒ０」が入力される。このとき、遅延回路３７が、ＯＴＵ３フレームデータＤＴ０及びＯＯＲ試験用パターン「ｂ１ｒ０」の入力タイミングを調整する。また、アラーム挿入タイミング信号生成部３８が、アラーム挿入指示に従って、ＯＴＵ３フレームデータＤＴ０のアラームパターンに置換するＬＭの位置を示すタイミング信号をアラームパターン挿入部３４に出力する。そして、アラームパターン挿入部３４が、アラーム挿入タイミング信号生成部３８からのタイミング信号に従って、ＯＴＵ３フレームデータＤＴ０のＬＭ「ａ１ａ０」をＯＯＲ試験用パターン「ｂ１ｒ０」に置換してＯＴＵ３フレームデータＤＡ０を出力する。
ＯＴＵ３フレームデータＤＡ０のＭＦＡＳは「ａ７ａ６ａ５ａ４ａ３ａ２ｂ１ｒ０」となっているため、ＬＭのみ、すなわちＭＦＡＳの下位２ｂｉｔのみが変更されている。このため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件を満たす。また、図４に示すＭＦＡＳにおいて、第０レーンのＯＯＲ試験用パターン「ｂ１ｒ０」は、値「１」と値「３」の繰り返しであり、正常時に受信していたＬＭ「０」が含まれないため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第２の条件を満たす。また、同じＬＭが連続しないため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第３の条件を満たす。さらに、第０レーンにＬＭ「１」の割り振られている場合も同様に正常時のＬＭ「１」とは異なる値「０」と値「２」を繰り返すＯＯＲ試験用パターンとなり、第０レーンにＬＭ「２」が割り振られている場合も同様に正常時のＬＭ「２」とは異なる値「１」と値「３」を繰り返すＯＯＲ試験用パターンとなり、第０レーンにＬＭ「３」が割り振られている場合も同様に正常時のＬＭ「３」とは異なる値「０」と値「２」を繰り返すＯＯＲ試験用パターンとなるため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第４の条件を満たす。
したがって、本実施形態に係るＯＯＲ試験用パターン挿入回路１３及び本実施形態に係るＯＯＲ試験用パターン挿入方法Ｓ３００は、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たすＯＴＵ３フレームデータＤＡ０を出力することができる。
図１に示すＯＯＲ試験用パターン挿入回路１３−１，１３−２及び１３−３は、それぞれ、ＯＯＲ試験用パターン挿入回路１３−０と同様にして、正常時のＬＭとは異なる２値を繰り返すＯＯＲ試験用パターンが挿入されたＯＴＵ３フレームデータＤＡ１，ＤＡ２及びＤＡ３を出力することができる。
したがって、本実施形態に係るＯＯＲ試験用パターン挿入回路１３及び本実施形態に係るＯＯＲ試験用パターン挿入方法Ｓ３００は、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たすＯＴＵ３フレームデータＤＡ０〜ＤＡ３を出力することができる。
送信手順Ｓ１０４では、ＯＯＲ試験用パターン挿入回路１３によってＬＭがＯＯＲ試験用パターンに置換されたＯＴＵ３フレームデータＤＡ０〜ＤＡ３が送信回路１４に入力される。そして、送信回路１４は、ＯＴＵ３フレームデータＤＡ０〜ＤＡ３を伝送路に送信する。
受信手順Ｓ２０１では、ＯＴＵ３フレームデータ送信装置１０１から出力されたＯＴＵ３フレームデータを受信する。例えば、受信回路２１が、ＯＴＵ３フレームデータを受信し、第０レーンから第３レーンのそれぞれのレーンにＯＴＵ３フレームデータＤＲ０〜ＤＲ３を出力する。フレーム検出回路２２は、受信回路２１からのＯＴＵ３フレームデータＤＲ０〜ＤＲ３のフレームの先頭を検出してフレーム間のデスキューなどのフレーム処理を行う。このとき、各レーンに備わるフレーム検出回路２２−０〜２２−３が、レーンごとにフレーム処理を行う。集約回路２３は、フレーム検出回路２２からのＯＴＵ３フレームデータＤＤ０〜ＤＤ３を集約してＯＴＵ３フレームデータＤＤを構築する。ＯＴＵ３フレームデータ解析回路２４は、集約回路２３からのＯＴＵ３フレームデータＤＤを解析する。
ＯＯＲ判定手順Ｓ２０２では、ＯＯＲ判定回路２５が、受信手順Ｓ２０１で受信したＯＴＵ３フレームデータＤＲ０〜ＤＲ３のＯＯＲの検出及び解除を行う。例えば、ＯＯＲ判定回路２５は、ＯＴＵ３フレームデータＤＤ０のＯＯＲの検出及び解除を行うＯＯＲ判定回路２５−０と、ＯＴＵ３フレームデータＤＤ１のＯＯＲの検出及び解除を行うＯＯＲ判定回路２５−１と、ＯＴＵ３フレームデータＤＤ２のＯＯＲの検出及び解除を行うＯＯＲ判定回路２５−２と、ＯＴＵ３フレームデータＤＤ３のＯＯＲの検出及び解除を行うＯＯＲ判定回路２５−３と、を備える。
図５に、ＯＯＲ判定回路２５−０の一例を示す。ＯＯＲ判定回路２５−０は、ＭＦＡＳ抽出部５１と、連続性検出部５２と、を備える。フレーム検出回路２２−０からＭＦＡＳ抽出部５１に、フレーム先頭信号及びＯＴＵ３フレームデータＤＤ０が入力される。ＭＦＡＳ抽出部５１は、ＯＴＵ３フレームデータＤＤ０からＬＭの位置に配置されているビット列を抽出する。連続性検出部５２は、ＭＦＡＳ抽出部５１からのＬＭの位置に配置されているビット列が５回以上連続して同じ場合は同期状態となり、ＬＭの位置に配置されているビット列と同期しているビット列とが５回以上連続して異なる場合は同期状態がはずれてＯＯＲのアラームを出力する。
例えば、正常なＬＭである「００」のビット列が５回以上連続している状態では、同期状態となる。その後、ビット列が「０１」となっても同期状態を維持している。そして、「０１」の後に、「１１」、「０１」、「１１」、「０１」と続き、検出条件数（５フレーム）に至る。すると、同期状態がはずれてＯＯＲのアラームを出力する。本実施形態では、第０レーンのＤＤ０のＬＭの位置に配置されているビット列は、ＯＯＲ試験用パターンが挿入されているときには値「１」と値「３」の繰り返しであり、正常時に受信していたＬＭ「０」が含まれない。このため、検出条件数が５フレームの場合、送信側でＯＯＲ試験用パターンを５回以上挿入すれば、ＯＯＲ判定回路２５−０はＯＯＲのアラームを出力する。
ＯＯＲ判定回路２５−１〜２５−３についてもＯＯＲ判定回路２５−０と同様に、送信側でＯＯＲ試験用パターンを５回以上挿入すれば、ＯＯＲ判定回路２５−１〜２５−３はＯＯＲのアラームを出力する。
以上説明したように、ＯＯＲ試験用パターン挿入回路１３及びＯＯＲ試験用パターン挿入方法Ｓ３００は、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たすＯＴＵ３フレームデータＤＡ０〜ＤＡ３を出力することができる。したがって、ＯＴＵ３フレームデータ送信装置１０１及びＯＴＵ３フレームデータ送信方法Ｓ１００は、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験用パターンをＯＴＵ３フレームデータＤＴ０〜ＤＴ３に挿入したＯＴＵ３フレームデータＤＡ０〜ＤＡ３を送信することができる。
また、本実施形態に係るＯＯＲ試験システムはＯＴＵ３フレームデータ送信装置１０１を備え、本実施形態に係るＯＯＲ試験方法はＯＴＵ３フレームデータ送信方法Ｓ１００を有する。したがって、本実施形態に係るＯＯＲ試験システム及びＯＯＲ試験方法は、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験用パターンをＯＴＵ３フレームデータＤＴ０〜ＤＴ３に挿入したＯＴＵ３フレームデータＤＡ０〜ＤＡ３を送受信して、ＯＯＲの検出及び解除を正しく行えることを確認することができる。
なお、アラームパターン生成手順Ｓ３０２において第０レーンのアラームパターン生成部３３が反転させる一方のビットはＭＦＡＳの下位第１ビットａ１であってもよい。この場合、他方のビットがＭＦＡＳの下位第０ビットａ０となる。例えば、ビットａ１を反転させてビット「ｒ１」を生成する。また、ビットａ０を、同符号の連続が４回以下となるようにビットｂ０に置換する。これにより、２ｂｉｔのＯＯＲ試験用パターン「ｒ１ｂ０」を生成する。図４に示すＭＦＡＳであれば、ＯＯＲ試験用パターン「ｒ１ｂ０」は「２」と「３」の繰り返しとなる。このように、ＯＯＲ試験用パターンが「ｒ１ｂ０」であっても、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たす。第１レーンから第３レーンのＯＯＲ試験用パターンについても同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たす。
また、本実施形態では、すべてのレーンにＯＯＲ試験用パターン挿入回路１３−０，１３−１，１３−２，１３−３を備える構成としたが、これに限定されない。例えば、各レーンに共通のＯＯＲ試験用パターン挿入回路を１つ備え、ＯＯＲ試験用パターン挿入回路をいずれかのレーンに挿入可能にしてもよい。本実施形態に係るＯＯＲ試験用パターン挿入回路は、入力されたＭＦＡＳを用いてＯＯＲ試験用パターンを生成するため、いずれのレーンに挿入しても適切なＯＯＲ試験用パターンを生成することができる。
また、本実施形態では、検出条件数及び解除条件数が５フレームである場合について説明したが、これに限定されない。例えば、検出条件数及び解除条件数は４フレーム以下であってもよい。本実施形態では、ビットａ１をＭＦＡＳの下位第２ビットａ２に置換することによって、正常時のＬＭ「０」とは異なる値「１」と値「３」を繰り返すＯＯＲ試験用パターンを生成することができる。このため、検出条件数及び解除条件数が２フレームの場合であっても、受信側がＯＯＲの検出及び解除を正しく行えることを確認することができる。したがって、検出条件数及び解除条件数が４以下に設定されている場合であっても、受信側がＯＯＲの検出及び解除を正しく行えることを確認することができる。
（実施形態２）
本実施形態に係るＯＯＲ試験システムは、図３に示すアラームパターン生成部３３が、ＬＭの他方のビットａ１を、ＭＦＡＳの下位第３ビットａ３と置換することによって、ＬＭの他方のビットａ１を同符号の連続が２回以下となるように符号「０」のデータ又は符号「１」のデータと置換する。
例えば、図４に示す第０レーンのＭＦＡＳの下位第３ビットは、「０」、「０」、「１」、「１」、「０」、「０」、「１」、「１」、・・・「１」のように、同符号の連続が２回以下となる。このため、ビットａ１をＭＦＡＳの下位第３ビットａ３に置換することによって、ＬＭの他方のビットａ１を同符号の連続が２回以下となるように符号「０」のデータ又は符号「１」のデータと置換することができる。
この場合、第０レーンのＯＯＲ試験用パターン「ｂ１ｒ０」は、「０１」、「０１」、「１１」、「１１」、「０１」、「０１」、「１１」、「１１」、・・・「１１」のように、「１」、「１」、「３」、「３」の繰り返しとなる。このため、同じＬＭが２回以内となっており、３回以上連続しない。このように、正常時に受信していたＬＭ「０」が含まれないため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第２の条件を満たす。また、同じＬＭが３回以上連続しないため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第３の条件を満たす。さらに、第０レーンにＬＭ「１」又はＬＭ「２」又はＬＭ「３」が割り振られている場合も同様に、正常時のＬＭとは異なる２値となり、同じ値が２回以内となっており、３回以上連続しない。このため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第４の条件を満たす。
ＯＯＲ試験用パターン挿入回路１３−１，１３−２及び１３−３は、それぞれ、ＯＯＲ試験用パターン挿入回路１３−０と同様にして、正常時のＬＭとは異なる２値となり、同じ値が２回以内となっており、３回以上連続しないＯＯＲ試験用パターンが挿入されたＯＴＵ３フレームデータＤＡ１，ＤＡ２及びＤＡ３を出力することができる。
したがって、本実施形態に係るＯＯＲ試験用パターン挿入回路１３及び本実施形態に係るＯＯＲ試験用パターン挿入方法Ｓ３００は、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たすＯＴＵ３フレームデータＤＡ０〜ＤＡ３を出力することができる。
なお、アラームパターン生成手順Ｓ３０２においてアラームパターン生成部３３が反転させる一方のビットはＭＦＡＳの下位第１ビットａ１であってもよい。この場合、他方のビットがＭＦＡＳの下位第０ビットａ０となる。例えば、ビットａ１を反転させてビット「ｒ１」を生成する。また、ビットａ０を、同符号の連続が４回以下となるようにビットｂ０に置換する。これにより、２ｂｉｔのＯＯＲ試験用パターン「ｒ１ｂ０」を生成する。図４に示すＭＦＡＳであれば、第０レーンの場合、ＯＯＲ試験用パターン「ｒ１ｂ０」は「２」、「２」、「３」、「３」の繰り返しとなる。このように、ＯＯＲ試験用パターンが「ｒ１ｂ０」であっても、ＯＯＲ試験用パターンが「ｂ１ｒ０」の場合と同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たす。第１レーンから第３レーンのＯＯＲ試験用パターンについても同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たす。
したがって、本実施形態に係るＯＯＲ試験用パターン挿入回路１３及び本実施形態に係るＯＯＲ試験用パターン挿入方法Ｓ３００を用いた場合も、実施形態１と同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験用パターンをＯＴＵ３フレームデータＤＴ０〜ＤＴ３に挿入したＯＴＵ３フレームデータＤＡ０〜ＤＡ３を出力することができる。
（実施形態３）
本実施形態に係るＯＯＲ試験システムは、図３に示すアラームパターン生成部３３が、ＬＭの他方のビットａ１を、ＭＦＡＳの下位第４ビットａ４と置換することによって、ＬＭの他方のビットａ１を同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換する。
例えば、図４に示す第０レーンのＭＦＡＳの下位第４ビットは、「０」、「０」、「０」、「０」、「１」、「１」、「１」、「１」、「０」、・・・「１」のように、同符号の連続が４回以下となる。このため、ビットａ１をＭＦＡＳの下位第４ビットに置換することによって、ＬＭの他方のビットａ１を同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換することができる。
この場合、第０レーンのＯＯＲ試験用パターン「ｂ１ｒ０」は、「０１」、「０１」、「０１」、「０１」、「１１」、「１１」、「１１」、「１１」、「０１」、「０１」、「０１」、「０１」、「１１」、・・・「１１」のように、「１」、「１」、「１」、「１」、「３」、「３」、「３」、「３」の繰り返しとなる。このため、同じＬＭが４回以内となっており、５回以上連続しない。このように、正常時に受信していたＬＭ「０」が含まれないため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第２の条件を満たす。また、同じＬＭが５回以上連続しないため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第３の条件を満たす。さらに、第０レーンにＬＭ「１」又はＬＭ「２」又はＬＭ「３」が割り振られている場合も同様に、正常時のＬＭとは異なる２値となり、同じ値が４回以内となっており、５回以上連続しない。このため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第４の条件を満たす。
ＯＯＲ試験用パターン挿入回路１３−１，１３−２及び１３−３は、それぞれ、ＯＯＲ試験用パターン挿入回路１３−０と同様にして、正常時のＬＭとは異なる２値となり、同じ値が４回以内となっており、５回以上連続しないＯＯＲ試験用パターンが挿入されたＯＴＵ３フレームデータＤＡ１，ＤＡ２及びＤＡ３を出力することができる。
したがって、本実施形態に係るＯＯＲ試験用パターン挿入回路１３及び本実施形態に係るＯＯＲ試験用パターン挿入方法Ｓ３００は、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たすＯＴＵ３フレームデータＤＡ０〜ＤＡ３を出力することができる。
なお、アラームパターン生成手順Ｓ３０２においてアラームパターン生成部３３が反転させる一方のビットはＭＦＡＳの下位第１ビットａ１であってもよい。この場合、他方のビットがＭＦＡＳの下位第０ビットａ０となる。例えば、ビットａ１を反転させてビット「ｒ１」を生成する。また、ビットａ０を、同符号の連続が４回以下となるようにビットｂ０に置換する。これにより、２ｂｉｔのＯＯＲ試験用パターン「ｒ１ｂ０」を生成する。図４に示すＭＦＡＳであれば、第０レーンの場合、ＯＯＲ試験用パターン「ｒ１ｂ０」は「２」、「２」、「２」、「２」、「３」、「３」、「３」、「３」の繰り返しとなる。このように、ＯＯＲ試験用パターンが「ｒ１ｂ０」であっても、ＯＯＲ試験用パターンが「ｂ１ｒ０」の場合と同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たす。第１レーンから第３レーンのＯＯＲ試験用パターンについても同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たす。
したがって、本実施形態に係るＯＯＲ試験用パターン挿入回路１３及び本実施形態に係るＯＯＲ試験用パターン挿入方法Ｓ３００を用いた場合も、実施形態１と同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するためのＯＯＲ試験用パターンをＯＴＵ３フレームデータＤＴ０〜ＤＴ３に挿入したＯＴＵ３フレームデータＤＡ０〜ＤＡ３を出力することができる。
（実施形態４）
本実施形態に係るＯＯＲ試験システムは、図３に示すＯＯＲ試験用パターン挿入回路１３−０の第１形態に代えて、ＯＯＲ試験用パターン挿入回路１３−０の第２形態を備える。そして、図２に示すアラームパターン生成手順Ｓ３０２において、ＯＯＲ試験用パターン挿入回路１３−０の第２形態が、ＯＴＵ３フレームデータＤＴ０〜ＤＴ３のＬＭを用いてＯＯＲ試験用パターンを生成する。図６に、ＯＯＲ試験用パターン挿入回路の第２形態を示す。
図６に示すＯＯＲ試験用パターン挿入回路１３−０は、ＭＦＡＳ抽出部３１と、符号反転部３２と、アラームパターン生成部３６と、アラームパターン挿入部３４と、ビット生成部３５と、遅延回路３７と、アラーム挿入タイミング信号生成部３８と、を備える。ＭＦＡＳ抽出部３１、符号反転部３２、アラームパターン生成部３６、アラームパターン挿入部３４、遅延回路３７及びアラーム挿入タイミング信号生成部３８については、実施形態１で説明したとおりである。
バイナリ形式で表したＭＦＡＳが「ａ７ａ６ａ５ａ４ａ３ａ２ａ１ａ０」であり、ＬＭの一方のビットがＭＦＡＳの下位第０ビットａ０、ＬＭの他方のビットがＭＦＡＳの下位第１ビットａ１である場合、符号反転部３２は、ビットａ０を反転させ、反転させたビットｒ０をアラームパターン生成部３６に出力する。
ビット生成部３５は、同符号の連続が４回以下となるようなビットｂ１を出力する。例えば、ビット生成部３５は、「０」、「１」、「０」、「１」、・・・「１」のように、同符号の連続が１回以下となるようなビット列を出力する。
アラームパターン生成部３６は、ＬＭの他方のビットａ１をビットｂ１に置換し、ビットｒ０をビットａ０の位置に配置して、２ｂｉｔのＯＯＲ試験用パターン「ｂ１ｒ０」を生成する。
例えば、ビットｂ１は「０」、「１」、「０」、「１」、・・・「１」のように、同符号の連続が１回以下となるようなビット列である。このため、ビットａ１をビットｂ１に置換することによって、ＬＭの他方のビットａ１を同符号の連続が１回以下となるように符号「０」のデータ又は符号「１」のデータと置換することができる。
図２に示すアラームパターン挿入手順Ｓ３０３では、アラームパターン挿入部３４が、ＯＴＵ３フレームデータＤＴ０のＬＭ「ａ１ａ０」をアラームパターン生成手順Ｓ３０２で生成したＯＯＲ試験用パターン「ｂ１ｒ０」に置換する。これにより、アラームパターン挿入部３４からＯＴＵ３フレームデータＤＡ０が出力される。
ＯＴＵ３フレームデータＤＡ０のＭＦＡＳは「ａ７ａ６ａ５ａ４ａ３ａ２ｂ１ｒ０」となっているため、ＬＭのみ、すなわちＭＦＡＳの下位２ｂｉｔのみが変更されている。このため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件を満たす。また、図４に示すＭＦＡＳにおいて、第０レーンのＯＯＲ試験用パターン「ｂ１ｒ０」は、値「１」と値「３」の繰り返しであり、正常時に受信していたＬＭ「０」が含まれないため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第２の条件を満たす。また、同じＬＭが連続しないため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第３の条件を満たす。さらに、第０レーンにＬＭ「１」又はＬＭ「２」又はＬＭ「３」が割り振られている場合も同様に、正常時のＬＭとは異なる２値を繰り返す。このため、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第４の条件を満たす。
ＯＯＲ試験用パターン挿入回路１３−１，１３−２及び１３−３は、それぞれ、ＯＯＲ試験用パターン挿入回路１３−０と同様にして、正常時のＬＭとは異なる２値を繰り返すＯＯＲ試験用パターンが挿入されたＯＴＵ３フレームデータＤＡ１，ＤＡ２及びＤＡ３を出力することができる。
したがって、本実施形態に係るＯＯＲ試験用パターン挿入回路１３及び本実施形態に係るＯＯＲ試験用パターン挿入方法Ｓ３００は、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たすＯＴＵ３フレームデータＤＡ０〜ＤＡ３を出力することができる。
なお、アラームパターン生成手順Ｓ３０２においてアラームパターン生成部３３が反転させる一方のビットはＭＦＡＳの下位第１ビットａ１であってもよい。この場合、他方のビットがＭＦＡＳの下位第０ビットａ０となる。例えば、ビットａ１を反転させてビット「ｒ１」を生成する。また、ビットａ０を、同符号の連続が４回以下となるようにビットｂ０に置換する。これにより、２ｂｉｔのＯＯＲ試験用パターン「ｒ１ｂ０」を生成する。図４に示すＭＦＡＳであれば、第０レーンの場合、ＯＯＲ試験用パターン「ｒ１ｂ０」は「２」と「３」の繰り返しとなる。このように、ＯＯＲ試験用パターンが「ｒ１ｂ０」であっても、ＯＯＲ試験用パターンが「ｂ１ｒ０」の場合と同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たす。第１レーンから第３レーンのＯＯＲ試験用パターンについても同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たす。
また、ビット生成部３５は、「０」、「０」、「１」、「１」、「０」、「０」、「１」、「１」、・・・「１」のように、同符号の連続が２回以下となるようなビット列を出力してもよい。また、ビット生成部３５は、「０」、「０」、「０」、「１」、「１」、「１」、「０」、「０」、「０」、・・・「１」のように、同符号の連続が３回以下となるようなビット列を出力してもよい。また、ビット生成部３５は、「０」、「０」、「０」、「０」、「１」、「１」、「１」、「１」、「０」、・・・「１」のように、同符号の連続が４回以下となるようなビット列を出力してもよい。これらの場合も、実施形態２及び３において説明したように、受信側がＯＯＲの検出及び解除を正しく行えることを確認可能なＬＭを発生するための前記第１の条件から前記第４の条件を満たすことができる。
したがって、本実施形態に係るＯＯＲ試験用パターン挿入回路１３及び本実施形態に係るＯＯＲ試験用パターン挿入方法Ｓ３００を用いた場合も、実施形態１と同様に、受信側がＯＯＲの検出及び解除を正しく行えることを確認するためにＬＭの擾乱を起こすＯＯＲ試験用パターンをＯＴＵ３フレームデータＤＴ０〜ＤＴ３に挿入したＯＴＵ３フレームデータＤＡ０〜ＤＡ３を出力することができる。
本発明は情報通信産業に適用することができる。
１１：ＯＴＵ３フレームデータ生成回路
１２：分配回路
１３、１３−０、１３−１、１３−２、１３−３：ＯＯＲ試験用パターン挿入回路
１４：送信回路
２１：受信回路
２２：フレーム検出回路
２３：集約回路
２４：ＯＴＵ３フレームデータ解析回路
２５、２５−０、２５−１、２５−２、２５−３：ＯＯＲ判定回路
３１：ＭＦＡＳ抽出部
３２：符号反転部
３３、３６：アラームパターン生成部
３４：アラームパターン挿入部
３５：ビット生成部
３７：遅延回路
３８：アラーム挿入タイミング信号生成部
５１：ＭＦＡＳ抽出部
５２：連続性検出部
１０１：ＯＴＵ３フレームデータ送信装置
１０２：ＯＴＵ３フレームデータを受信する被測定対象

Claims (10)

  1. マルチレーン構造を有するＯＴＵ３（Ｏｐｔｉｃａｌ−ｃｈａｎｎｅｌ Ｔｒａｎｓｐｏｒｔ Ｕｎｉｔ ３）フレームデータのうちの任意のレーンのＯＴＵ３フレームデータが入力され、入力された前記任意のレーンの前記ＯＴＵ３フレームデータに含まれるＭＦＡＳ（Ｍｕｌｔｉ Ｆｒａｍｅ Ａｌｉｇｎｍｅｎｔ Ｓｉｇｎａｌ）をバイナリ形式で表したときの最下位の２つのビットに配置されているＬＭ（Ｌａｎｅ Ｍａｒｋｅｒ）のうちの一方のビットを反転させる符号反転部（３２）と、
    前記任意のレーンの前記ＯＴＵ３フレームデータに含まれる前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換し、前記符号反転部からの符号を前記一方のビットに配置して、２ｂｉｔのＯＯＲ（Ｏｕｔ ｏｆ Ｒｅｃｏｖｅｒｙ）試験用パターンを生成するアラームパターン生成部（３３）と、
    前記任意のレーンの前記ＬＭを前記アラームパターン生成部の生成する前記ＯＯＲ試験用パターンに置換するアラームパターン挿入部（３４）と、
    を備えるＯＯＲ試験用パターン挿入回路。
  2. 前記アラームパターン生成部は、前記ＬＭの他方のビットを、前記ＭＦＡＳの下位第２ビット、下位第３ビット又は下位第４ビットのいずれかと置換することによって、前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換することを特徴とする請求項１に記載のＯＯＲ試験用パターン挿入回路。
  3. 同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータを出力するビット生成部（３５）をさらに備え、
    前記アラームパターン生成部は、前記ＬＭの他方のビットを前記ビット生成部からの出力データと置換することによって、前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換することを特徴とする請求項１に記載のＯＯＲ試験用パターン挿入回路。
  4. 前記ＯＴＵ３フレームデータを生成するＯＴＵ３フレームデータ生成回路（１１）と、
    前記ＯＴＵ３フレームデータ生成回路からの前記ＯＴＵ３フレームデータを第０レーンから第３レーンの４つのレーンに分配する分配回路（１２）と、
    前記分配回路によって分配された前記ＯＴＵ３フレームデータのうちの任意のレーンのＯＴＵ３フレームデータが入力され、入力された前記ＯＴＵ３フレームデータに含まれる前記ＬＭを前記ＯＯＲ試験用パターンに置換する、請求項１から３のいずれかに記載のＯＯＲ試験用パターン挿入回路（１３）と、
    前記ＯＯＲ試験用パターン挿入回路によって前記ＬＭが前記ＯＯＲ試験用パターンに置換された前記ＯＴＵ３フレームデータを伝送路に送信する送信回路（１４）と、
    を備えるＯＴＵ３フレームデータ送信装置。
  5. 請求項４に記載のＯＴＵ３フレームデータ送信装置（１０１）と、
    前記伝送路を介して伝送された前記ＯＴＵ３フレームデータを受信し、当該受信によって得られた前記ＯＴＵ３フレームデータのレーンごとの前記ＬＭの位置に配置されているビット列が５回以上連続して同じ場合は同期状態となり、前記ＬＭの位置に配置されているビット列と同期しているビット列とが５回以上連続して異なる場合は同期状態が外れてＯＯＲのアラームを出力するＯＴＵ３フレームデータを受信する被測定対象（１０２）と、
    を備えるＯＯＲ試験システム。
  6. マルチレーン構造を有するＯＴＵ３フレームデータのうちの任意のレーンのＯＴＵ３フレームデータに含まれるＭＦＡＳをバイナリ形式で表したときの最下位の２つのビットに配置されているＬＭのうちの一方のビットを反転させて前記一方のビットに配置するとともに、前記任意のレーンの前記ＯＴＵ３フレームデータに含まれる前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換して、２ｂｉｔのＯＯＲ試験用パターンを生成するアラームパターン生成手順（Ｓ３０２）と、
    前記任意のレーンの前記ＬＭを前記アラームパターン生成手順で生成した前記ＯＯＲ試験用パターンに置換するアラームパターン挿入手順（Ｓ３０３）と、
    を順に有するＯＯＲ試験用パターン挿入方法。
  7. 前記アラームパターン生成手順において、前記ＬＭの他方のビットを、前記ＭＦＡＳの下位第２ビット、下位第３ビット又は下位第４ビットのいずれかと置換することによって、前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換することを特徴とする請求項６に記載のＯＯＲ試験用パターン挿入方法。
  8. 前記アラームパターン生成手順において、同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータを生成し、前記ＬＭの他方のビットを生成したデータと置換することによって、前記ＬＭの他方のビットを同符号の連続が４回以下となるように符号「０」のデータ又は符号「１」のデータと置換することを特徴とする請求項６に記載のＯＯＲ試験用パターン挿入方法。
  9. 請求項６から８のいずれかに記載のＯＯＲ試験用パターン挿入方法と、
    前記アラームパターン生成手順の前に、前記ＯＴＵ３フレームデータを生成するＯＴＵ３フレームデータ生成手順（Ｓ１０１）と、
    前記アラームパターン挿入手順の後に、前記アラームパターン挿入手順によって前記ＬＭが前記ＯＯＲ試験用パターンに置換された前記ＯＴＵ３フレームデータを伝送路に送信する送信手順（Ｓ１０４）と、
    を有するＯＴＵ３フレームデータ送信方法。
  10. 請求項９に記載のＯＴＵ３フレームデータ送信方法と、
    前記ＯＴＵ３フレームデータ送信方法によって送信された前記ＯＴＵ３フレームデータを受信する受信手順（Ｓ２０１）と、
    前記受信手順によって得られた前記ＯＴＵ３フレームデータのレーンごとの前記ＬＭの位置に配置されているビット列が５回以上連続して同じ場合は同期状態となり、前記ＬＭの位置に配置されているビット列と同期しているビット列とが５回以上連続して異なる場合は同期状態がはずれてＯＯＲのアラームを出力するＯＯＲ判定手順（Ｓ２０２）と、
    を順に有するＯＯＲ試験方法。
JP2010240741A 2010-10-27 2010-10-27 Ｏｏｒ試験用パターン挿入回路及びｏｏｒ試験用パターン挿入方法 Active JP5248573B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010240741A JP5248573B2 (ja) 2010-10-27 2010-10-27 Ｏｏｒ試験用パターン挿入回路及びｏｏｒ試験用パターン挿入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010240741A JP5248573B2 (ja) 2010-10-27 2010-10-27 Ｏｏｒ試験用パターン挿入回路及びｏｏｒ試験用パターン挿入方法

Publications (2)

Publication Number Publication Date
JP2012095104A JP2012095104A (ja) 2012-05-17
JP5248573B2 true JP5248573B2 (ja) 2013-07-31

Family

ID=46387972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010240741A Active JP5248573B2 (ja) 2010-10-27 2010-10-27 Ｏｏｒ試験用パターン挿入回路及びｏｏｒ試験用パターン挿入方法

Country Status (1)

Country Link
JP (1) JP5248573B2 (ja)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5359202B2 (ja) * 2008-11-06 2013-12-04 富士通株式会社 フレーム生成装置、光伝送システム、フレーム生成方法および光伝送方法
KR101036939B1 (ko) * 2008-12-19 2011-05-25 한국전자통신연구원 다중 레인용 신호 송신장치와 그 수신장치
JP4964927B2 (ja) * 2009-09-11 2012-07-04 日本電信電話株式会社 マルチレーン伝送方法及びシステム
JP5242619B2 (ja) * 2010-03-29 2013-07-24 アンリツ株式会社 スキュー検出装置及びスキュー検出方法
JP5415381B2 (ja) * 2010-08-20 2014-02-12 アンリツ株式会社 ネットワーク試験システム及びネットワーク試験方法

Also Published As

Publication number Publication date
JP2012095104A (ja) 2012-05-17

Similar Documents

Publication Publication Date Title
JP4696167B2 (ja) 伝送システム、中継機及び受信機
JP5850047B2 (ja) データ受信装置、マーカ情報抽出方法、及びマーカ位置検出方法
KR102091302B1 (ko) 스큐가 있는 다중 레인 통신 링크에서의 타임스탬프 보정
JP5203153B2 (ja) パラレル伝送方法及びパラレル伝送装置
EP2207315B1 (en) Transmission of parallel data flows on a parallel bus
JP6203121B2 (ja) 信号変換装置および方法、信号復元装置および方法、ならびに情報処理装置
JP6096693B2 (ja) バルク伝送装置およびバルク伝送システムおよびバルク伝送方法
JP5248573B2 (ja) Ｏｏｒ試験用パターン挿入回路及びｏｏｒ試験用パターン挿入方法
JP5252361B2 (ja) 伝送システム
JP4965719B2 (ja) 伝送システム、中継機及び受信機
JP5523201B2 (ja) デスキュー装置およびデスキュー処理方法
US10873391B2 (en) MFAS-aligned pseudorandom binary sequence (PRBS) patterns for optical transport network (OTN) testing
JP5461963B2 (ja) デスキュー回路及びエラー測定装置
JP6360578B1 (ja) デスキュー回路及びデスキュー方法
Song et al. Multiplexing and DQPSK precoding of 10.7-Gb/s client signals to 107 Gb/s using an FPGA
JP5252360B2 (ja) 伝送システム、中継機及び受信機
JP5215881B2 (ja) エラー付加装置
JP2009044292A (ja) Ｆｓｋ変調器
KR101110114B1 (ko) 데이터 동기화 방법, 데이터 동기화 회로, 및 이를 포함하는 데이터 동기화 장치
JP2009296318A (ja) プリコーダ回路及び受信装置
JP5215971B2 (ja) 信号発生検出装置及び信号発生検出方法
JP5533422B2 (ja) エレベータの信号伝送装置
KR102079729B1 (ko) 통신 에러 검출 장치 및 이를 구비하는 통신 시스템
JP2010206533A (ja) シリアル通信方式
JP2008278135A (ja) シリアルデータ通信装置およびこれを用いた測定器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130410

R150 Certificate of patent or registration of utility model

Ref document number: 5248573

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250