CN115834805B - 一种mipi dphy偏斜消除电路和偏斜消除方法 - Google Patents
一种mipi dphy偏斜消除电路和偏斜消除方法 Download PDFInfo
- Publication number
- CN115834805B CN115834805B CN202310152488.9A CN202310152488A CN115834805B CN 115834805 B CN115834805 B CN 115834805B CN 202310152488 A CN202310152488 A CN 202310152488A CN 115834805 B CN115834805 B CN 115834805B
- Authority
- CN
- China
- Prior art keywords
- skew
- data
- skew correction
- periodic
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003379 elimination reaction Methods 0.000 title claims abstract description 310
- 230000008030 elimination Effects 0.000 title claims abstract description 309
- 238000000034 method Methods 0.000 title claims abstract description 31
- 230000000737 periodic effect Effects 0.000 claims abstract description 399
- 238000006243 chemical reaction Methods 0.000 claims description 34
- 238000004364 calculation method Methods 0.000 claims description 22
- 230000005540 biological transmission Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 5
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000007613 environmental effect Effects 0.000 description 2
- 238000013213 extrapolation Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种MIPI DPHY偏斜消除电路和方法，该电路包括：时钟通道；至少一个数据通道；至少一个偏斜纠正电路，偏斜纠正电路与数据通道是一一对应的；偏斜纠正电路与时钟通道和数据通道分别连接，用于产生偏斜纠正时钟和偏斜纠正数据；并在初始偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行初始偏斜消除，在周期性偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行周期性偏斜消除，在周期性偏斜消除的每个周期内根据偏斜纠正时钟和偏斜纠正数据对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。上述电路通过偏斜纠正电路在每个周期性偏斜消除的周期内对时钟信号和数据信号进行偏斜纠正，在每个周期内实时调整偏斜纠正值，提高了偏斜消除的准确性。
Description
技术领域
本发明涉及集成电路技术领域，具体涉及一种MIPI DPHY偏斜消除电路和偏斜消除方法。
背景技术
现有的偏斜消除技术是基于MIPI协议规定的，在初始偏斜消除后，随着温度或电压等外界环境变化，会重新产生偏斜，MIPI协议规定了用周期性偏斜消除方法或者序言偏斜消除方法来解决该问题。周期性偏斜消除是通过在一帧数据的空白处，比如VBP或VFP，插入偏斜消除序列。序言偏斜消除是在每次高速数据传输开始时，可以预先发送偏斜消除序列来消除偏斜，序列长度最长为512UI。由于序列长度较短，序言偏斜消除方法很难完全消除偏斜，通常只能消除部分偏斜。
对于非压缩的图像，通常可以通过周期性偏斜消除或者序言偏斜消除来消除外界环境变化导致的偏斜。但是对于压缩后的图像，会按块传输，极端情况下会在一次高速数据传输中传完一帧图像数据，在传输期间不能在插入任何偏斜消除序列。如果在一帧数据传输期间因外界环境变化发生较大的偏斜，就不能及时得到纠正，从而导致数据采样错误。
发明内容
因此，本发明实施例提供的MIPI DPHY偏斜消除电路和偏斜消除方法，以解决现有技术中偏斜不能及时消除的问题，并提高了偏斜消除的准确性。
为达到上述目的，本发明提供如下技术方案：
第一方面，本发明实施例提供一种MIPI DPHY偏斜消除电路，包括：
时钟通道，所述时钟通道包括时钟接收模块、时钟差分转单端模块和第一时钟偏差消除模块；
其中，时钟接收模块用于接收输入的差分时钟信号；时钟差分转单端模块，与时钟接收模块连接，用于将差分时钟信号转换成单端时钟信号；第一时钟偏差消除模块，与时钟差分转单端模块连接，用于单端时钟信号的初始偏斜消除和周期性偏斜消除，并输出偏差消除时钟信号；
至少一个数据通道，所述数据通道包括数据接收模块、数据差分转单端模块、第一数据偏差消除模块、第一触发器模块和第一串并转换模块；
其中，数据接收模块用于接收输入的差分数据信号；数据差分转单端模块，与数据接收模块连接，用于将差分数据信号转换成单端数据信号；第一数据偏差消除模块，与数据差分转单端模块连接，用于单端数据信号的初始偏斜消除和周期性偏斜消除，并输出偏差消除数据信号；第一触发器模块，与第一时钟偏差消除模块和第一数据偏差消除模块连接，用于根据偏差消除时钟信号和偏差消除数据信号进行数据传输；第一串并转换模块，与第一触发器模块连接，用于将第一触发器模块输出的数据进行串并转换；
第一偏差校准模块，分别与第一串并转换模块、第一时钟偏差消除模块和第一数据偏差消除模块连接，用于对第一串并转换模块输出的并行数据进行初始偏差计算和周期性偏差计算，得到并行数据对应的第一初始偏斜纠正值和第一周期性偏斜纠正值，所述第一周期性偏斜纠正值包括每个周期性偏斜消除时并行数据对应的并行数据第一周期性偏斜纠正值；并在初始偏斜消除时将第一初始偏斜纠正值传输至第一时钟偏差消除模块和第一数据偏差消除模块以用于单端数据信号的初始偏斜消除和单端时钟信号的初始偏斜消除，在周期性偏斜消除时将第一周期性偏斜纠正值传输至第一时钟偏差消除模块和第一数据偏差消除模块以用于单端数据信号的周期性偏斜消除和单端时钟信号的周期性偏斜消除；
所述MIPI DPHY偏斜消除电路还包括：
至少一个偏斜纠正电路，所述偏斜纠正电路与数据通道是一一对应的；
所述偏斜纠正电路，与时钟通道和数据通道分别连接，用于产生偏斜纠正时钟和偏斜纠正数据；并在初始偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行初始偏斜消除，在周期性偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行周期性偏斜消除，在周期性偏斜消除的每个周期内根据偏斜纠正时钟和偏斜纠正数据对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
在一实施例中，所述偏斜纠正电路包括第一分频模块、第二分频模块、第二时钟偏差消除模块、第二数据偏差消除模块、第二触发器模块、第二串并转换模块和第二偏差校准模块；
所述第一分频模块，与时钟通道中的时钟差分转单端模块连接，用于将单端时钟信号进行二分频，得到偏斜纠正时钟；
所述第二时钟偏差消除模块，与所述第一分频模块连接，用于偏斜纠正时钟的初始偏斜消除和周期性偏斜消除，并输出偏差消除的偏斜纠正时钟；
所述第二分频模块，与时钟通道中的时钟差分转单端模块连接，用于将单端时钟信号进行二分频，得到偏斜纠正数据，所述偏斜纠正数据与所述偏斜纠正时钟的相位差为90度；
所述第二数据偏差消除模块，与所述第二分频模块连接，用于偏斜纠正数据的初始偏斜消除和周期性偏斜消除，并输出偏差消除的偏斜纠正数据；
所述第二触发器模块，与第二时钟偏差消除模块和第二数据偏差消除模块连接，用于根据偏斜纠正时钟和偏斜纠正数据进行数据传输；
所述第二串并转换模块，与第二触发器模块连接，用于将第二触发器模块输出的数据进行串并转换；
所述第二偏差校准模块，分别与第二串并转换模块、第二时钟偏差消除模块和第二数据偏差消除模块连接，用于对第二串并转换模块输出的偏斜纠正数据进行初始偏差计算和周期性偏差计算，得到偏斜纠正数据对应的第二初始偏斜纠正值和第二周期性偏斜纠正值，所述第二周期性偏斜纠正值包括每个周期性偏斜消除时偏斜纠正数据对应的偏斜纠正数据第二周期性偏斜纠正值；并在初始偏斜消除时将第二初始偏斜纠正值传输至第二时钟偏差消除模块和第二数据偏差消除模块以用于偏斜纠正数据的初始偏斜消除和偏斜纠正时钟的初始偏斜消除，在周期性偏斜消除时将第二周期性偏斜纠正值传输至第二时钟偏差消除模块和第二数据偏差消除模块以用于偏斜纠正数据的周期性偏斜消除和偏斜纠正时钟的周期性偏斜消除；
所述第二偏差校准模块，还与第一偏差校准模块连接，还用于在周期性偏斜消除的每个周期内对第二串并转换模块输出的偏斜纠正数据进行预设次数的偏斜纠正误差计算，得到偏斜纠正数据偏斜纠正误差值，所述偏斜纠正数据偏斜纠正误差值包括在每个周期性偏斜消除的周期内偏斜纠正数据对应的预设次数的偏斜纠正数据偏斜纠正误差值；并在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
在一实施例中，所述第二偏差校准模块，还用于接收第一偏差校准模块发送的第一周期性偏斜纠正值，根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值，并将所述并行数据偏斜纠正值发送至第一偏差校准模块以用于在周期性偏斜消除的每个周期内对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
在一实施例中，所述第一偏差校准模块，还用于接收第二偏差校准模块发送的偏斜纠正数据偏斜纠正误差值和第二周期性偏斜纠正值，根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值，并根据并行数据偏斜纠正值在周期性偏斜消除的每个周期内对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
在一实施例中，根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值的计算公式为：
其中，M为周期内偏斜纠正的次数编号；N为周期性偏斜消除的次数编号；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次并行数据对应的并行数据偏斜纠正值；
为第N次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N+1次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次偏斜纠正数据对应的偏斜纠正数据偏斜纠正误差值。
在一实施例中，从数据接收模块到第一触发器模块的数据端延迟、从时钟接收模块到第一触发器模块的时钟端延迟、从时钟接收模块到第二触发器模块的数据端延迟、从时钟接收模块到第二触发器模块的时钟端延迟均相等。
第二方面，本发明实施例提供一种MIPI DPHY偏斜消除方法，包括：
获取每一个数据通道中第一串并转换器模块输出的并行数据对应的第一周期性偏斜纠正值，所述第一周期性偏斜纠正值包括每个周期性偏斜消除时并行数据对应的并行数据第一周期性偏斜纠正值；
获取每一个偏斜纠正电路中偏斜纠正时钟和偏斜纠正数据对应的第二周期性偏斜纠正值和偏斜纠正数据偏斜纠正误差值；所述第二周期性偏斜纠正值包括每个周期性偏斜消除时偏斜纠正数据对应的偏斜纠正数据第二周期性偏斜纠正值，所述偏斜纠正数据偏斜纠正误差值包括在每个周期性偏斜消除的周期内偏斜纠正数据对应的预设次数的偏斜纠正数据偏斜纠正误差值；所述偏斜纠正电路与数据通道是一一对应的；
在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
在一实施例中，在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值对单端时钟信号和单端数据信号进行预设次数的偏斜纠正的步骤中包括：
在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值；
根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值的计算公式为：
其中，M为周期内偏斜纠正的次数编号；N为周期性偏斜消除的次数编号；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次并行数据对应的并行数据偏斜纠正值；
为第N次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N+1次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次偏斜纠正数据对应的偏斜纠正数据偏斜纠正误差值；
根据并行数据偏斜纠正值在周期性偏斜消除的每个周期内对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
在一实施例中，该方法还包括：
获取每一个数据通道中第一串并转换器模块输出的并行数据对应的第一初始偏斜纠正值和每一个偏斜纠正电路中偏斜纠正数据对应的第二初始偏斜纠正值；
在初始偏斜消除时，根据第一初始偏斜纠正值对单端数据信号进行初始偏斜消除和对单端时钟信号进行初始偏斜消除；
在初始偏斜消除时，根据第二初始偏斜纠正值对偏斜纠正数据进行初始偏斜消除和对偏斜纠正时钟进行初始偏斜消除。
在一实施例中，该方法还包括：
在周期性偏斜消除时，根据第一周期性偏斜纠正值对单端数据信号进行周期性偏斜消除和对单端时钟信号进行周期性偏斜消除；
在周期性偏斜消除时，根据第二周期性偏斜纠正值对偏斜纠正数据进行周期性偏斜消除和对偏斜纠正时钟进行周期性偏斜消除。
本发明技术方案，具有如下优点：
本发明提供的MIPI DPHY偏斜消除电路和方法，其中，该MIPI DPHY偏斜消除电路包括：时钟通道，上述时钟通道包括时钟接收模块、时钟差分转单端模块和第一时钟偏差消除模块；至少一个数据通道，上述数据通道包括数据接收模块、数据差分转单端模块、第一数据偏差消除模块、第一触发器模块和第一串并转换模块；至少一个偏斜纠正电路，偏斜纠正电路与数据通道是一一对应的；偏斜纠正电路与时钟通道和数据通道分别连接，用于产生偏斜纠正时钟和偏斜纠正数据；并在初始偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行初始偏斜消除，在周期性偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行周期性偏斜消除，在周期性偏斜消除的每个周期内根据偏斜纠正时钟和偏斜纠正数据对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。上述电路通过偏斜纠正电路在每个周期性偏斜消除的周期内对时钟信号和数据信号进行偏斜纠正，在每个周期内偏斜纠正电路一直做偏斜纠正检测，检测到偏斜纠正后实时调整时钟通道和数据通道的偏斜纠正值，提高了偏斜消除的准确性。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中提供的MIPI DPHY偏斜消除电路的一个具体示例的示意图；
图2为本发明实施例中提供的MIPI DPHY偏斜消除电路的另一个具体示例的示意图；
图3为本发明实施例中提供的MIPI DPHY偏斜消除电路的另一个具体示例的示意图；
图4为本发明实施例中提供的MIPI DPHY偏斜消除电路的另一个具体示例的示意图；
图5为本发明实施例中提供的MIPI DPHY偏斜消除电路的并行数据对应的第M次并行数据偏斜纠正值的外推示意图；
图6为本发明实施例中提供的MIPI DPHY偏斜消除方法的一个具体示例的流程图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
实施例1
本发明实施例提供一种MIPI DPHY偏斜消除电路，如图1所示，该电路包括：时钟通道1，至少一个数据通道2，第一偏差校准模块3和至少一个偏斜纠正电路4。
本实施例中，时钟通道1可记为Clock lane，时钟通道1包括时钟接收模块11、时钟差分转单端模块12和第一时钟偏差消除模块13。
其中，时钟接收模块11用于接收输入的差分时钟信号，具体如图1中所示，正向时钟信号记为CLKP，反向时钟信号记为CLKN；时钟差分转单端模块12，与时钟接收模块11连接，用于将差分时钟信号转换成单端时钟信号；第一时钟偏差消除模块13，与时钟差分转单端模块12连接，用于单端时钟信号的初始偏斜消除和周期性偏斜消除，并输出偏差消除时钟信号。
本实施例中，第一时钟偏差消除模块13可以是由现有技术中的模拟电路构成时钟偏差消除模块，也可采用数字电路实现时钟偏差消除模块，根据需要合理设置即可。
至少一个数据通道2，数据通道2包括数据接收模块21、数据差分转单端模块22、第一数据偏差消除模块23、第一触发器模块24和第一串并转换模块25。
本实施例中，如图1所示，MIPI DPHY偏斜消除电路包括1个数据通道2，数据通道2可记为第一通道，也可记为Data lane 0。当然，在其它实施例中，数据通道2的个数还可以是2个，3个，4个或者更多个，根据实际需要合理设置即可。如图2所示，数据通道2的个数为2个，具体可记为第一通道和第二通道，也可记为Data lane 0和Data lane 1。
其中，数据接收模块21用于接收输入的差分数据信号；数据差分转单端模块22，与数据接收模块21连接，用于将差分数据信号转换成单端数据信号；第一数据偏差消除模块23，与数据差分转单端模块22连接，用于单端数据信号的初始偏斜消除和周期性偏斜消除，并输出偏差消除数据信号；第一触发器模块24，与第一时钟偏差消除模块13和第一数据偏差消除模块23连接，用于根据偏差消除时钟信号和偏差消除数据信号进行数据传输；第一串并转换模块25，与第一触发器模块24连接，用于将第一触发器模块输出的数据进行串并转换。
本实施例中，如图1所示，数据通道2的个数为1个，记为第一通道，也可记为Datalane 0；第一通道中的数据接收模块21输入的差分数据信号分别记为第一通道正向数据信号DATA0P和第一通道负向数据信号DATA0N。如图2所示，数据通道2的个数为2个，分别记为第一通道和第二通道，也可记为Data lane 0和Data lane 1；第一通道中的数据接收模块21输入的差分数据信号分别记为第一通道正向数据信号DATA0P和第一通道负向数据信号DATA0N；第二通道中的数据接收模块21输入的差分数据信号分别记为第二通道正向数据信号DATA1P和第二通道负向数据信号DATA1N。
本实施例中，第一数据偏差消除模块23与第一时钟偏差消除模块13结构相同。
第一偏差校准模块3，分别与第一串并转换模块25、第一时钟偏差消除模块13和第一数据偏差消除模块23连接，用于对第一串并转换模块25输出的并行数据进行初始偏差计算和周期性偏差计算，得到并行数据对应的第一初始偏斜纠正值和第一周期性偏斜纠正值，第一周期性偏斜纠正值包括每个周期性偏斜消除时并行数据对应的并行数据第一周期性偏斜纠正值；并在初始偏斜消除时将第一初始偏斜纠正值传输至第一时钟偏差消除模块13和第一数据偏差消除模块23以用于单端数据信号的初始偏斜消除和单端时钟信号的初始偏斜消除；在周期性偏斜消除时将第一周期性偏斜纠正值传输至第一时钟偏差消除模块13和第一数据偏差消除模块23以用于单端数据信号的周期性偏斜消除和单端时钟信号的周期性偏斜消除。
本实施例中，在初始偏斜消除过程中，对并行数据进行偏斜检测，在初始偏斜过程结束时，得到第一初始偏斜纠正值，将第一初始偏斜纠正值传输至第一时钟偏差消除模块13和第一数据偏差消除模块23进行偏斜消除，使得输入至第一触发器模块24的偏差消除时钟信号和偏差消除数据信号均中间对齐以消除初始偏斜。
本实施例中，在每次周期性偏斜消除序列发生时，通过第一周期性偏斜纠正值对第一时钟偏差消除模块13和第一数据偏差消除模块23做一次校准。需要说明的是第一周期性偏斜纠正值包括每个周期性偏斜消除时并行数据对应的并行数据第一周期性偏斜纠正值，也就是说每次周期性偏斜消除时对应一个并行数据第一周期性偏斜纠正值。具体过程为：第N次周期性偏斜消除序列发生时，并行数据对应的第一周期性偏斜纠正值为EAN；第N+1次周期性偏斜消除序列发生时，并行数据对应的第一周期性偏斜纠正值为EAN+1；那么，在第N+2次周期性偏斜消除序列发生时，并行数据对应的第一周期性偏斜纠正值为EAN+2；依次类推，得到每一个周期对应的第一周期性偏斜纠正值。
上述MIPI DPHY偏斜消除电路还包括：至少一个偏斜纠正电路4，偏斜纠正电路4与数据通道2是一一对应的。
本实施例中，如图1所示，MIPI DPHY偏斜消除电路包括1个数据通道2，则偏斜纠正电路4的个数也是1个。这个数据通道记为第一通道，这个偏斜纠正电路记为第一偏斜纠正电路，第一通道对应第一偏斜纠正电路。当然，在其它实施例中，偏斜纠正电路4的个数和数据通道2的个数保持一一对应即可。
如图2所示，当数据通道2的个数为2个时，偏斜纠正电路4的个数也是2个。上述两个数据通道分别记为第一通道和第二通道，上述两个偏斜纠正电路分别记为第一偏斜纠正电路和第二偏斜纠正电路，第一通道对应第一偏斜纠正电路，第二通道对应第二偏斜纠正电路。在其它实施例中，当数据通道2的个数为4个时，偏斜纠正电路4的个数也是4个，本实施例对此仅作示意性描述，在实际应用中可根据实际需要合理设置数据通道2和偏斜纠正电路4的个数，只要数据通道2和偏斜纠正电路4一一对应即可。
偏斜纠正电路4，与时钟通道1和数据通道2分别连接，用于产生偏斜纠正时钟和偏斜纠正数据；并在初始偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行初始偏斜消除，在周期性偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行周期性偏斜消除，在周期性偏斜消除的每个周期内根据偏斜纠正时钟和偏斜纠正数据对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
本实施例中，预设次数可根据预设时间间隔确定，例如，预设时间间隔可以是10微秒，也就是每隔10微秒进行一次偏斜纠正。本实施例对此仅作示意性说明，不以此为限，在其它实施例中，可根据实际需要合理确定。
本实施例中，在周期性偏斜消除的每个周期内根据偏斜纠正时钟和偏斜纠正数据对单端时钟信号和单端数据信号进行预设次数的偏斜纠正，也就是在每个偏斜消除的周期内偏斜纠正电路一直做偏斜纠正检测，在一帧数据传输期间实现了偏斜纠正。具体地，通过偏斜纠正电路中的偏斜纠正数据和偏斜纠正时钟一直做偏斜纠正检测，然后通过第一偏差校准模块可以在每个周期内对单端数据和单端时钟进行偏斜纠正，进而实现了在一帧数据传输期间的偏斜纠正，解决现有技术中偏斜不能及时消除的问题，并提高了偏斜消除的准确性。
上述电路中的偏斜纠正电路与时钟通道和数据通道分别连接，产生偏斜纠正时钟和偏斜纠正数据，在初始偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行初始偏斜消除；在周期性偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行周期性偏斜消除；在每个周期性偏斜消除的周期内通过偏斜纠正时钟和偏斜纠正数据进行周期内的偏斜纠正检测，也就是在每个周期内偏斜纠正电路一直做偏斜纠正检测；检测到偏斜纠正后实时调整时钟通道和数据通道的偏斜值，进而在每个周期内对时钟信号和数据信号进行实时偏斜纠正，达到实时调整偏斜的目的，提高了偏斜消除的准确性。
作为示例性的实施例，如图3和4所示，偏斜纠正电路4包括第一分频模块41、第二分频模块42、第二时钟偏差消除模块43、第二数据偏差消除模块44、第二触发器模块45、第二串并转换模块46和第二偏差校准模块47。
第一分频模块41，与时钟通道1中的时钟差分转单端模块12连接，用于将单端时钟信号进行二分频，得到偏斜纠正时钟。
第二时钟偏差消除模块43，与第一分频模块41连接，用于偏斜纠正时钟的初始偏斜消除和周期性偏斜消除，并输出偏差消除的偏斜纠正时钟。
本实施例中，第二时钟偏差消除模块43与第一时钟偏差消除模块13结构相同。
第二分频模块42，与时钟通道1中的时钟差分转单端模块12连接，用于将单端时钟信号进行二分频，得到偏斜纠正数据，偏斜纠正数据与偏斜纠正时钟的相位差为90度。
本实施例中，具体可以是单端时钟信号基于正沿二分频后得到偏斜纠正时钟，单端时钟信号基于负沿二分频后得到偏斜纠正数据。当然，在其它实施例中，也可以是基于正沿二分频得到偏斜纠正数据，基于负沿二分频得到偏斜纠正时钟，根据需要合理设置即可。
第二数据偏差消除模块44，与第二分频模块42连接，用于偏斜纠正数据的初始偏斜消除和周期性偏斜消除，并输出偏差消除的偏斜纠正数据。
本实施例中，第二数据偏差消除模块44与第一时钟偏差消除模块13结构相同。
第二触发器模块45，与第二时钟偏差消除模块43和第二数据偏差消除模块44连接，用于根据偏斜纠正时钟和偏斜纠正数据进行数据传输。
第二串并转换模块46，与第二触发器模块45连接，用于将第二触发器模块45输出的数据进行串并转换。
第二偏差校准模块47，分别与第二串并转换模块46、第二时钟偏差消除模块43和第二数据偏差消除模块44连接，用于对第二串并转换模块46输出的偏斜纠正数据进行初始偏差计算和周期性偏差计算，得到偏斜纠正数据对应的第二初始偏斜纠正值和第二周期性偏斜纠正值，第二周期性偏斜纠正值包括每个周期性偏斜消除时偏斜纠正数据对应的偏斜纠正数据第二周期性偏斜纠正值；并在初始偏斜消除时将第二初始偏斜纠正值传输至第二时钟偏差消除模块43和第二数据偏差消除模块44以用于偏斜纠正数据的初始偏斜消除和偏斜纠正时钟的初始偏斜消除，在周期性偏斜消除时将第二周期性偏斜纠正值传输至第二时钟偏差消除模块43和第二数据偏差消除模块44以用于偏斜纠正数据的周期性偏斜消除和偏斜纠正时钟的周期性偏斜消除。
本实施例中，在初始偏斜消除过程中，对偏斜纠正数据进行偏斜检测，在初始偏斜过程结束时，得到第二初始偏斜纠正值，将第二初始偏斜纠正值传输至第二时钟偏差消除模块43和第二数据偏差消除模块44进行偏斜消除，使得输入至第二触发器模块45的偏斜纠正时钟和偏斜纠正数据均中间对齐以消除初始偏斜。
本实施例中，在每次周期性偏斜消除序列发生时，通过第二周期性偏斜纠正值对第二时钟偏差消除模块43和第二数据偏差消除模块44做一次校准。需要说明的是第二周期性偏斜纠正值包括每个周期性偏斜消除时偏斜纠正数据对应的偏斜纠正数据第二周期性偏斜纠正值，也就是说每次周期性偏斜消除时对应一个偏斜纠正数据第二周期性偏斜纠正值。具体过程为：第N次周期性偏斜消除序列发生时，偏斜纠正数据对应的第二周期性偏斜纠正值为EBN；第N+1次周期性偏斜消除序列发生时，偏斜纠正数据对应的第二周期性偏斜纠正值为EBN+1；那么，在第N+2次周期性偏斜消除序列发生时，偏斜纠正数据对应的第二周期性偏斜纠正值为EBN+2；依次类推，得到每一个周期对应的第二周期性偏斜纠正值。
第二偏差校准模块47，还与第一偏差校准模块3连接，还用于在周期性偏斜消除的每个周期内对第二串并转换模块46输出的偏斜纠正数据进行预设次数的偏斜纠正误差计算，得到偏斜纠正数据偏斜纠正误差值，偏斜纠正数据偏斜纠正误差值包括在每个周期性偏斜消除的周期内偏斜纠正数据对应的预设次数的偏斜纠正数据偏斜纠正误差值；并在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
本实施例中，如图3所示，当数据通道2的数量为1个时，记为第一通道，此时，第一通道对应的偏斜纠正电路4的个数也是1个，其偏斜纠正时钟记为CLK0B，偏斜纠正数据记为DATA0B。
本实施例中，如图4所示，当数据通道2的数量为2个时，记为第一通道和第二通道，此时，偏斜纠正电路4的个数也是2个，记为第一偏斜纠正电路和第二偏斜纠正电路；第一偏斜纠正电路对应第一通道，第二偏斜纠正电路对应第二通道。第一偏斜纠正电路中的偏斜纠正时钟记为CLK0B，偏斜纠正数据记为DATA0B；第二偏斜纠正电路中的偏斜纠正时钟记为CLK1B，偏斜纠正数据记为DATA1B。
上述电路通过第一分频模块对单端时钟信号二分频得到偏斜纠正时钟，通过第二分频模块对单端时钟信号二分频得到偏斜纠正数据，第二偏差校准模块根据偏斜纠正时钟和偏斜纠正数据得到第二初始偏斜纠正值、第二周期性偏斜纠正值和偏斜纠正数据偏斜纠正误差值；在初始偏斜消除时，将第二初始偏斜纠正值传输至第二时钟偏差消除模块和第二数据偏差消除模块中对偏斜纠正时钟和偏斜纠正数据进行初始偏斜消除；在每次周期性偏斜消除时，将第二周期性偏斜纠正值传输至第二时钟偏差消除模块和第二数据偏差消除模块中对偏斜纠正时钟和偏斜纠正数据进行周期性偏斜消除；在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值对单端时钟信号和单端数据信号进行预设次数的偏斜误差纠正；在每个周期内对单端时钟信号和单端数据信号进行实时偏斜误差纠正，实现偏斜的实时调整，提高了偏斜消除的准确性。
作为示例性的实施例，第二偏差校准模块47，还用于接收第一偏差校准模块3发送的第一周期性偏斜纠正值，根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值，并将并行数据偏斜纠正值发送至第一偏差校准模块以用于在周期性偏斜消除的每个周期内对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
本实施例中，第一偏差校准模块3将第一周期性偏斜纠正值发送给第二偏差校准模块47，第二偏差校准模块47根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值，第二偏差校准模块47又将并行数据偏斜纠正值发送至第一偏差校准模块3，第一偏差校准模块3接收上述并行数据偏斜纠正值，并在周期性偏斜消除的每个周期内将并行数据偏斜纠正值发送至第一时钟偏差消除模块13对单端时钟信号进行预设次数的偏斜纠正，在周期性偏斜消除的每个周期内将并行数据偏斜纠正值发送第一数据偏差消除模块23对单端数据信号进行预设次数的偏斜纠正。
上述电路通过第二偏差校准模块进行偏斜纠正值的计算，以达到实时调整偏斜的目的，提高了偏斜消除的准确性。
作为示例性的实施例，第一偏差校准模块3，还用于接收第二偏差校准模块47发送的偏斜纠正数据偏斜纠正误差值和第二周期性偏斜纠正值，根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值，并根据并行数据偏斜纠正值在周期性偏斜消除的每个周期内对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
本实施例中，第一偏差校准模块3接收第二偏差校准模块47发送的偏斜纠正数据偏斜纠正误差值和第二周期性偏斜纠正值，并根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值，在周期性偏斜消除的每个周期内将并行数据偏斜纠正值发送至第一时钟偏差消除模块13对单端时钟信号进行预设次数的偏斜纠正，在周期性偏斜消除的每个周期内将并行数据偏斜纠正值发送第一数据偏差消除模块23对单端数据信号进行预设次数的偏斜纠正。
上述电路通过第一偏差校准模块进行偏斜纠正值的计算，以达到实时调整偏斜的目的，提高了偏斜消除的准确性。
作为示例性的实施例，根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值的计算公式为：
其中，M为周期内偏斜纠正的次数编号；N为周期性偏斜消除的次数编号；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次并行数据对应的并行数据偏斜纠正值；
为第N次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N+1次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次偏斜纠正数据对应的偏斜纠正数据偏斜纠正误差值。
具体过程如下所示，如图5所示，第N次周期性偏斜消除序列发生时，并行数据对应的第一周期性偏斜纠正值为EAN，偏斜纠正数据对应的第二周期性偏斜纠正值为EBN。第N+1次周期性偏斜消除序列发生时，并行数据对应的第一周期性偏斜纠正值为EAN+1，偏斜纠正数据对应的第二周期性偏斜纠正值为EBN+1。
第N+1次周期性偏斜消除序列发生之后，在N+2次周期性偏斜消除序列发生之前，每隔预设时间（如10微秒）对并行数据完成一次偏斜纠正。偏斜纠正数据在第M次做完偏斜纠正后，得到偏斜纠正数据对应的偏斜纠正数据偏斜纠正值为
。
由于温度和电源电压等外部环境的变化比较缓慢，所以在很短时间内（ms级别），外部环境对电路性能的影响接近线性，即
，则
。
因此，并行数据对应的第M次并行数据偏斜纠正值为：
其中，M为周期内偏斜纠正的次数编号；N为周期性偏斜消除的次数编号；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次并行数据对应的并行数据偏斜纠正值；
为第N次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N+1次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次并行数据对应的并行数据偏斜纠正误差值；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次偏斜纠正数据对应的偏斜纠正数据偏斜纠正误差值；
为第N次周期性偏斜消除时和第N+1次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正误差值；
为第N次周期性偏斜消除时和第N+1次周期性偏斜消除时纠正数据对应的第二周期性偏斜纠正误差值。
需要说明的是，上述并行数据偏斜纠正值计算公式中的所有参数均为同一个数据通道对应的参数值。
作为示例性的实施例，从数据接收模块到第一触发器模块的数据端延迟、从时钟接收模块到第一触发器模块的时钟端延迟、从时钟接收模块到第二触发器模块的数据端延迟、从时钟接收模块到第二触发器模块的时钟端延迟均相等。
本实施例中，如图1所示，从第一通道中数据接收模块21的差分数据信号输入端（第一通道差分数据信号DATA0P和DATA0N）到第一通道中第一触发器模块24的数据端延迟，时钟接收模块11的差分时钟信号（CLKP和CLKN）到第一通道中第一触发器模块24的时钟端延迟，时钟接收模块11的差分时钟信号（CLKP和CLKN）到第一通道对应的偏斜纠正电路中第二触发器模块45的数据端延迟，时钟接收模块11的差分时钟信号（CLKP和CLKN）到第一通道对应的偏斜纠正电路中第二触发器模块45的时钟端延迟，全部相等。
本实施例中，如图2所示，从第一通道中的数据接收模块21的差分数据信号输入端（第一通道差分数据信号DATA0P和DATA0N）到第一通道中第一触发器模块24的数据端延迟，时钟接收模块11的差分时钟信号（CLKP和CLKN）到第一通道中第一触发器模块24的时钟端延迟；时钟接收模块11的差分时钟信号（CLKP和CLKN）到第一通道对应的偏斜纠正电路中第二触发器模块45的数据端延迟，时钟接收模块11的差分时钟信号（CLKP和CLKN）到第一通道对应的偏斜纠正电路中第二触发器模块45的时钟端延迟；从第二通道中的数据接收模块21的差分数据信号输入端（第二通道差分数据信号DATA1P和DATA1N）到第二通道中第一触发器模块24的数据端延迟，时钟接收模块11的差分时钟信号（CLKP和CLKN）到第二通道中第一触发器模块24的时钟端延迟；时钟接收模块11的差分时钟信号（CLKP和CLKN）到第二通道对应的偏斜纠正电路中第二触发器模块45的数据端延迟，时钟接收模块11的差分时钟信号（CLKP和CLKN）到第二通道对应的偏斜纠正电路中第二触发器模块45的时钟端延迟；上述延迟全部相等。
本实施例中，在电路布局上，要求第一触发器模块24和其对应的第一时钟偏差消除模块13、第一数据偏差消除模块23与第二触发器模块45和其对应的第二时钟偏差消除模块43、第二数据偏差消除模块44，在距离接近，保证两个电路受到的外部环境影响基本相同。也就是在版图布局上，保证第一触发器模块24和其对应的第一时钟偏差消除模块13、第一数据偏差消除模块23与第二触发器模块45和其对应的第二时钟偏差消除模块43、第二数据偏差消除模块44的对称性。
通过电路布局使得延迟全部相等，保证外部环境对输入数据、输入时钟、纠正数据和纠正时钟的影响相同，提高偏斜纠正的准确性。
实施例2
本发明实施例提供一种MIPI DPHY偏斜消除方法，如图6所示，包括步骤S1-S3。
步骤S1：获取每一个数据通道2中第一串并转换器模块输出的并行数据对应的第一周期性偏斜纠正值，第一周期性偏斜纠正值包括每个周期性偏斜消除时并行数据对应的并行数据第一周期性偏斜纠正值。
本实施例中，通过第一偏差校准模块3获取每一个数据通道2中第一串并转换器模块25输出的并行数据对应的第一周期性偏斜纠正值，也就是一个数据通道对应一个该通道的第一周期性偏斜纠正值。第一周期性偏斜纠正值包括每个周期性偏斜消除时并行数据对应的并行数据第一周期性偏斜纠正值。
步骤S2：获取每一个偏斜纠正电路4中偏斜纠正时钟和偏斜纠正数据对应的第二周期性偏斜纠正值和偏斜纠正数据偏斜纠正误差值；第二周期性偏斜纠正值包括每个周期性偏斜消除时偏斜纠正数据对应的偏斜纠正数据第二周期性偏斜纠正值，偏斜纠正数据偏斜纠正误差值包括在每个周期性偏斜消除的周期内偏斜纠正数据对应的预设次数的偏斜纠正数据偏斜纠正误差值；偏斜纠正电路与数据通道是一一对应的。
本实施例中，如图1所示，当MIPI DPHY偏斜消除电路中的数据通道2的个数是1个时，则偏斜纠正电路4的个数也是1个。当然，在其它实施例中，偏斜纠正电路4的个数和数据通道2的个数保持一一对应即可。如图2所示，当数据通道2的个数为2个时，偏斜纠正电路4的个数也是2个。在其它实施例中，当数据通道2的个数为4个时，偏斜纠正电路4的个数也是4个，本实施例对此仅作示意性描述，在实际应用中可根据实际需要合理设置数据通道2和偏斜纠正电路4的个数，只要数据通道2和偏斜纠正电路4一一对应即可。
本实施例中，通过第二偏差校准模块47获取每一个偏斜纠正电路4中第二并转换器模块46输出的偏斜纠正数据对应的第二周期性偏斜纠正值，也就是一个偏斜纠正电路对应一个该电路的第二周期性偏斜纠正值。第二周期性偏斜纠正值包括每个周期性偏斜消除时偏斜纠正数据对应的偏斜纠正数据第二周期性偏斜纠正值。
本实施例中，通过第二偏差校准模块47获取每一个偏斜纠正电路4的偏斜纠正数据第二周期性偏斜纠正值，偏斜纠正数据第二周期性偏斜纠正值包括在每个周期性偏斜消除的周期内偏斜纠正数据对应的预设次数的偏斜纠正数据第二周期性偏斜纠正值。
本实施例中，预设次数可根据预设时间间隔确定，例如，预设时间间隔可以是10微秒，也就是每隔10微秒进行一次偏斜纠正。本实施例对此仅作示意性说明，不以此为限，在其它实施例中，可根据实际需要合理确定。
步骤S3：在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
本实施例中，步骤S3具体包括步骤S31-S32。
步骤S31：在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值。
根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值的计算公式为：
其中，M为周期内偏斜纠正的次数编号；N为周期性偏斜消除的次数编号；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次并行数据对应的并行数据偏斜纠正值；
为第N次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N+1次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次偏斜纠正数据对应的偏斜纠正数据偏斜纠正误差值。
步骤S32：根据并行数据偏斜纠正值在周期性偏斜消除的每个周期内对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
本实施例中，在周期性偏斜消除的每个周期内，将并行数据偏斜纠正值发送至第一时钟偏差消除模块13对单端时钟信号进行预设次数的偏斜纠正，将并行数据偏斜纠正值发送第一数据偏差消除模块23对单端数据信号进行预设次数的偏斜纠正。
上述方法先获取每一个数据通道中并行数据对应的第一周期性偏斜纠正值、每一个偏斜纠正电路中偏斜纠正时钟和偏斜纠正数据对应的第二周期性偏斜纠正值和偏斜纠正数据偏斜纠正误差值；之后，在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。该方法在每个周期性偏斜消除的周期内对时钟信号和数据信号进行偏斜纠正，在每个周期内一直做偏斜纠正检测，检测到偏斜纠正后实时调整时钟通道和数据通道的偏斜值，提高了偏斜消除的准确性。
作为示例性的实施例，上述方法还包括步骤S4-S6。
步骤S4：获取每一个数据通道中第一串并转换器模块输出的并行数据对应的第一初始偏斜纠正值和每一个偏斜纠正电路中偏斜纠正数据对应的第二初始偏斜纠正值。
本实施例中，通过第一偏差校准模块3获取每一个数据通道2中第一串并转换器模块25输出的并行数据对应的第一初始偏斜纠正值；通过第二偏差校准模块47获取每一个偏斜纠正电路4中偏斜纠正数据对应的第二初始偏斜纠正值。
步骤S5：在初始偏斜消除时，根据第一初始偏斜纠正值对单端数据信号进行初始偏斜消除和对单端时钟信号进行初始偏斜消除。
本实施例中，在初始偏斜消除时，将第一初始偏斜纠正值传输至第一时钟偏差消除模块13中对单端时钟信号进行初始偏斜消除，将第一初始偏斜纠正值传输至第一数据偏差消除模块23对单端数据信号进行初始偏斜消除，使得输入至第一触发器模块24的单端时钟信号和单端数据信号均中间对齐以消除初始偏斜，实现单端时钟信号和单端数据信号的初始化校准。
步骤S6：在初始偏斜消除时，根据第二初始偏斜纠正值对偏斜纠正数据进行初始偏斜消除和对偏斜纠正时钟进行初始偏斜消除。
本实施例中，在初始偏斜消除时，将第二初始偏斜纠正值传输至第二时钟偏差消除模块43中对偏斜纠正时钟进行初始偏斜消除，将第二初始偏斜纠正值传输至第二数据偏差消除模块44对偏斜纠正数据进行初始偏斜消除，使得输入至第二触发器模块45的偏斜纠正时钟和偏斜纠正数据均中间对齐以消除初始偏斜，实现偏斜纠正时钟和偏斜纠正数据的初始化校准。
需要说明的是，初始偏斜消除通常在周期性偏斜消除之前进行，也就是先做初始偏斜消除，再做周期性偏斜消除。
上述步骤根据获取到的每一个数据通道对应的第一初始偏斜纠正值对该通道对应的单端数据信号和单端时钟信号进行初始偏斜消除；根据获取到的每一个偏斜纠正电路对应的第二初始偏斜纠正值对该偏斜纠正电路对应的偏斜纠正数据和偏斜纠正时钟进行初始偏斜消除；通过初始偏斜消除实现单端数据信号和单端时钟信号的对齐，偏斜纠正数据和偏斜纠正时钟的对齐，实现初始化校准，提高后续偏斜消除的准确性。
作为示例性的实施例，上述方法还包括步骤S7-S8。
步骤S7：在周期性偏斜消除时，根据第一周期性偏斜纠正值对单端数据信号进行周期性偏斜消除和对单端时钟信号进行周期性偏斜消除。
本实施例中，在每次周期性偏斜消除序列发生时，通过第一周期性偏斜纠正值对第一时钟偏差消除模块13和第一数据偏差消除模块23做一次校准。需要说明的是第一周期性偏斜纠正值包括每个周期性偏斜消除时并行数据对应的并行数据第一周期性偏斜纠正值，也就是说每次周期性偏斜消除时对应一个并行数据第一周期性偏斜纠正值。具体过程为：第N次周期性偏斜消除序列发生时，并行数据对应的第一周期性偏斜纠正值为EAN；第N+1次周期性偏斜消除序列发生时，并行数据对应的第一周期性偏斜纠正值为EAN+1；那么，在第N+2次周期性偏斜消除序列发生时，并行数据对应的第一周期性偏斜纠正值为EAN+2；依次类推，得到每一个周期对应的第一周期性偏斜纠正值。
本实施例中，在每次周期性偏斜消除时，将第一周期性偏斜纠正值传输至第一时钟偏差消除模块13中对单端时钟信号进行周期性偏斜消除，将第一周期性偏斜纠正值传输至第一数据偏差消除模块23对单端数据信号进行周期性偏斜消除，实现单端时钟信号和单端数据信号的周期性校准。
步骤S8：在周期性偏斜消除时，根据第二周期性偏斜纠正值对偏斜纠正数据进行周期性偏斜消除和对偏斜纠正时钟进行周期性偏斜消除。
本实施例中，在每次周期性偏斜消除序列发生时，通过第二周期性偏斜纠正值对第二时钟偏差消除模块43和第二数据偏差消除模块44做一次校准。需要说明的是第二周期性偏斜纠正值包括每个周期性偏斜消除时偏斜纠正数据对应的偏斜纠正数据第二周期性偏斜纠正值，也就是说每次周期性偏斜消除时对应一个偏斜纠正数据第二周期性偏斜纠正值。具体过程为：第N次周期性偏斜消除序列发生时，偏斜纠正数据对应的第二周期性偏斜纠正值为EBN；第N+1次周期性偏斜消除序列发生时，偏斜纠正数据对应的第二周期性偏斜纠正值为EBN+1；那么，在第N+2次周期性偏斜消除序列发生时，偏斜纠正数据对应的第二周期性偏斜纠正值为EBN+2；依次类推，得到每一个周期对应的第二周期性偏斜纠正值。
本实施例中，在每次周期性偏斜消除时，将第二周期性偏斜纠正值传输至第二时钟偏差消除模块43中对偏斜纠正时钟进行周期性偏斜消除，将第二周期性偏斜纠正值传输至第二数据偏差消除模块44对偏斜纠正数据进行周期性偏斜消除，实现偏斜纠正时钟和偏斜纠正数据的周期性校准。
上述步骤根据获取到的每一个数据通道对应的第一周期性偏斜纠正值对该通道对应的单端数据信号和单端时钟信号进行周期性偏斜消除；根据获取到的每一个偏斜纠正电路对应的第二周期性偏斜纠正值对该偏斜纠正电路对应的偏斜纠正数据和偏斜纠正时钟进行周期性偏斜消除；通过周期性偏斜消除实现单端数据信号和单端时钟信号的周期性校准，偏斜纠正数据和偏斜纠正时钟的周期性校准，提高偏斜消除的准确性。
Claims (10)
1.一种MIPI DPHY偏斜消除电路，其特征在于，包括：
时钟通道，所述时钟通道包括时钟接收模块、时钟差分转单端模块和第一时钟偏差消除模块；
其中，时钟接收模块用于接收输入的差分时钟信号；时钟差分转单端模块，与时钟接收模块连接，用于将差分时钟信号转换成单端时钟信号；第一时钟偏差消除模块，与时钟差分转单端模块连接，用于单端时钟信号的初始偏斜消除和周期性偏斜消除，并输出偏差消除时钟信号；
至少一个数据通道，所述数据通道包括数据接收模块、数据差分转单端模块、第一数据偏差消除模块、第一触发器模块和第一串并转换模块；
其中，数据接收模块用于接收输入的差分数据信号；数据差分转单端模块，与数据接收模块连接，用于将差分数据信号转换成单端数据信号；第一数据偏差消除模块，与数据差分转单端模块连接，用于单端数据信号的初始偏斜消除和周期性偏斜消除，并输出偏差消除数据信号；第一触发器模块，与第一时钟偏差消除模块和第一数据偏差消除模块连接，用于根据偏差消除时钟信号和偏差消除数据信号进行数据传输；第一串并转换模块，与第一触发器模块连接，用于将第一触发器模块输出的数据进行串并转换；
第一偏差校准模块，分别与第一串并转换模块、第一时钟偏差消除模块和第一数据偏差消除模块连接，用于对第一串并转换模块输出的并行数据进行初始偏差计算和周期性偏差计算，得到并行数据对应的第一初始偏斜纠正值和第一周期性偏斜纠正值，所述第一周期性偏斜纠正值包括每个周期性偏斜消除时并行数据对应的并行数据第一周期性偏斜纠正值；并在初始偏斜消除时将第一初始偏斜纠正值传输至第一时钟偏差消除模块和第一数据偏差消除模块以用于单端数据信号的初始偏斜消除和单端时钟信号的初始偏斜消除，在周期性偏斜消除时将第一周期性偏斜纠正值传输至第一时钟偏差消除模块和第一数据偏差消除模块以用于单端数据信号的周期性偏斜消除和单端时钟信号的周期性偏斜消除；
所述MIPI DPHY偏斜消除电路还包括：
至少一个偏斜纠正电路，所述偏斜纠正电路与数据通道是一一对应的；
所述偏斜纠正电路，与时钟通道和数据通道分别连接，用于产生偏斜纠正时钟和偏斜纠正数据；并在初始偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行初始偏斜消除，在周期性偏斜消除时对偏斜纠正时钟和偏斜纠正数据进行周期性偏斜消除，在周期性偏斜消除的每个周期内根据偏斜纠正时钟和偏斜纠正数据对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
2.根据权利要求1所述的MIPI DPHY偏斜消除电路，其特征在于，
所述偏斜纠正电路包括第一分频模块、第二分频模块、第二时钟偏差消除模块、第二数据偏差消除模块、第二触发器模块、第二串并转换模块和第二偏差校准模块；
所述第一分频模块，与时钟通道中的时钟差分转单端模块连接，用于将单端时钟信号进行二分频，得到偏斜纠正时钟；
所述第二时钟偏差消除模块，与所述第一分频模块连接，用于偏斜纠正时钟的初始偏斜消除和周期性偏斜消除，并输出偏差消除的偏斜纠正时钟；
所述第二分频模块，与时钟通道中的时钟差分转单端模块连接，用于将单端时钟信号进行二分频，得到偏斜纠正数据，所述偏斜纠正数据与所述偏斜纠正时钟的相位差为90度；
所述第二数据偏差消除模块，与所述第二分频模块连接，用于偏斜纠正数据的初始偏斜消除和周期性偏斜消除，并输出偏差消除的偏斜纠正数据；
所述第二触发器模块，与第二时钟偏差消除模块和第二数据偏差消除模块连接，用于根据偏斜纠正时钟和偏斜纠正数据进行数据传输；
所述第二串并转换模块，与第二触发器模块连接，用于将第二触发器模块输出的数据进行串并转换；
所述第二偏差校准模块，分别与第二串并转换模块、第二时钟偏差消除模块和第二数据偏差消除模块连接，用于对第二串并转换模块输出的偏斜纠正数据进行初始偏差计算和周期性偏差计算，得到偏斜纠正数据对应的第二初始偏斜纠正值和第二周期性偏斜纠正值，所述第二周期性偏斜纠正值包括每个周期性偏斜消除时偏斜纠正数据对应的偏斜纠正数据第二周期性偏斜纠正值；并在初始偏斜消除时将第二初始偏斜纠正值传输至第二时钟偏差消除模块和第二数据偏差消除模块以用于偏斜纠正数据的初始偏斜消除和偏斜纠正时钟的初始偏斜消除，在周期性偏斜消除时将第二周期性偏斜纠正值传输至第二时钟偏差消除模块和第二数据偏差消除模块以用于偏斜纠正数据的周期性偏斜消除和偏斜纠正时钟的周期性偏斜消除；
所述第二偏差校准模块，还与第一偏差校准模块连接，还用于在周期性偏斜消除的每个周期内对第二串并转换模块输出的偏斜纠正数据进行预设次数的偏斜纠正误差计算，得到偏斜纠正数据偏斜纠正误差值，所述偏斜纠正数据偏斜纠正误差值包括在每个周期性偏斜消除的周期内偏斜纠正数据对应的预设次数的偏斜纠正数据偏斜纠正误差值；并在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
3.根据权利要求2所述的MIPI DPHY偏斜消除电路，其特征在于，
所述第二偏差校准模块，还用于接收第一偏差校准模块发送的第一周期性偏斜纠正值，根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值，并将所述并行数据偏斜纠正值发送至第一偏差校准模块以用于在周期性偏斜消除的每个周期内对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
4.根据权利要求2所述的MIPI DPHY偏斜消除电路，其特征在于，
所述第一偏差校准模块，还用于接收第二偏差校准模块发送的偏斜纠正数据偏斜纠正误差值和第二周期性偏斜纠正值，根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值，并根据并行数据偏斜纠正值在周期性偏斜消除的每个周期内对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
5.根据权利要求3或者4所述的MIPI DPHY偏斜消除电路，其特征在于，根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值的计算公式为：
其中，M为周期内偏斜纠正的次数编号；N为周期性偏斜消除的次数编号；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次并行数据对应的并行数据偏斜纠正值；
为第N次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N+1次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次偏斜纠正数据对应的偏斜纠正数据偏斜纠正误差值。
6.根据权利要求2所述的MIPI DPHY偏斜消除电路，其特征在于，
从数据接收模块到第一触发器模块的数据端延迟、从时钟接收模块到第一触发器模块的时钟端延迟、从时钟接收模块到第二触发器模块的数据端延迟、从时钟接收模块到第二触发器模块的时钟端延迟均相等。
7.一种MIPI DPHY偏斜消除方法，其特征在于，包括：
获取每一个数据通道中第一串并转换器模块输出的并行数据对应的第一周期性偏斜纠正值，所述第一周期性偏斜纠正值包括每个周期性偏斜消除时并行数据对应的并行数据第一周期性偏斜纠正值；
获取每一个偏斜纠正电路中偏斜纠正时钟和偏斜纠正数据对应的第二周期性偏斜纠正值和偏斜纠正数据偏斜纠正误差值；所述第二周期性偏斜纠正值包括每个周期性偏斜消除时偏斜纠正数据对应的偏斜纠正数据第二周期性偏斜纠正值，所述偏斜纠正数据偏斜纠正误差值包括在每个周期性偏斜消除的周期内偏斜纠正数据对应的预设次数的偏斜纠正数据偏斜纠正误差值；所述偏斜纠正电路与数据通道是一一对应的；
在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
8.根据权利要求7所述的MIPI DPHY偏斜消除方法，其特征在于，在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值对单端时钟信号和单端数据信号进行预设次数的偏斜纠正的步骤中包括：
在周期性偏斜消除的每个周期内根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正值和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值；
根据偏斜纠正数据偏斜纠正误差值、第二周期性偏斜纠正和第一周期性偏斜纠正值得到并行数据对应的并行数据偏斜纠正值的计算公式为：
其中，M为周期内偏斜纠正的次数编号；N为周期性偏斜消除的次数编号；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次并行数据对应的并行数据偏斜纠正值；
为第N次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N+1次周期性偏斜消除时并行数据对应的第一周期性偏斜纠正值；
为第N次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除时偏斜纠正数据对应的第二周期性偏斜纠正值；
为第N+1次周期性偏斜消除之后且第N+2次周期性偏斜消除之前的第M次偏斜纠正数据对应的偏斜纠正数据偏斜纠正误差值；
根据并行数据偏斜纠正值在周期性偏斜消除的每个周期内对单端时钟信号和单端数据信号进行预设次数的偏斜纠正。
9.根据权利要求7所述的MIPI DPHY偏斜消除方法，其特征在于，还包括：
获取每一个数据通道中第一串并转换器模块输出的并行数据对应的第一初始偏斜纠正值和每一个偏斜纠正电路中偏斜纠正数据对应的第二初始偏斜纠正值；
在初始偏斜消除时，根据第一初始偏斜纠正值对单端数据信号进行初始偏斜消除和对单端时钟信号进行初始偏斜消除；
在初始偏斜消除时，根据第二初始偏斜纠正值对偏斜纠正数据进行初始偏斜消除和对偏斜纠正时钟进行初始偏斜消除。
10.根据权利要求7-9任一所述的MIPI DPHY偏斜消除方法，其特征在于，还包括：
在周期性偏斜消除时，根据第一周期性偏斜纠正值对单端数据信号进行周期性偏斜消除和对单端时钟信号进行周期性偏斜消除；
在周期性偏斜消除时，根据第二周期性偏斜纠正值对偏斜纠正数据进行周期性偏斜消除和对偏斜纠正时钟进行周期性偏斜消除。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310152488.9A CN115834805B (zh) | 2023-02-23 | 2023-02-23 | 一种mipi dphy偏斜消除电路和偏斜消除方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310152488.9A CN115834805B (zh) | 2023-02-23 | 2023-02-23 | 一种mipi dphy偏斜消除电路和偏斜消除方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115834805A CN115834805A (zh) | 2023-03-21 |
| CN115834805B true CN115834805B (zh) | 2023-04-18 |
Family
ID=85522124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310152488.9A Active CN115834805B (zh) | 2023-02-23 | 2023-02-23 | 一种mipi dphy偏斜消除电路和偏斜消除方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115834805B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117667815B (zh) * | 2023-12-01 | 2024-10-18 | 广东高云半导体科技股份有限公司 | 一种抗扭斜处理的电路、方法、计算机存储介质及终端 |
| CN117997449B (zh) * | 2024-04-07 | 2024-06-07 | 上海芯炽科技集团有限公司 | 一种用于dphy接收器的偏斜校准结构 |
| CN118072692B (zh) * | 2024-04-12 | 2024-07-30 | 北京数字光芯集成电路设计有限公司 | 一种mipi偏斜纠正期间采样值不稳定的处理方法和系统 |
| CN118473628B (zh) * | 2024-07-10 | 2024-10-11 | 此芯科技(无锡)有限公司 | 一种偏斜消除方法、系统及电子设备 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104536924A (zh) * | 2014-12-11 | 2015-04-22 | 中国人民解放军国防科学技术大学 | 面向板级高速传输总线的多通道延迟斜偏纠正方法及装置 |
| CN104765706A (zh) * | 2014-01-07 | 2015-07-08 | 全视技术有限公司 | 基于数字校准的长距离mipi d-phy串行链路的偏斜消除 |
| US9832006B1 (en) * | 2016-05-24 | 2017-11-28 | Intel Corporation | Method, apparatus and system for deskewing parallel interface links |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102396170A (zh) * | 2009-04-16 | 2012-03-28 | 日本电气株式会社 | 检测并行信号之间时滞的方法和系统 |
| KR102166908B1 (ko) * | 2014-02-13 | 2020-10-19 | 삼성전자주식회사 | 고속 데이터 인터페이스 장치 및 상기 장치의 스큐 보정 방법 |
-
2023
- 2023-02-23 CN CN202310152488.9A patent/CN115834805B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104765706A (zh) * | 2014-01-07 | 2015-07-08 | 全视技术有限公司 | 基于数字校准的长距离mipi d-phy串行链路的偏斜消除 |
| CN104536924A (zh) * | 2014-12-11 | 2015-04-22 | 中国人民解放军国防科学技术大学 | 面向板级高速传输总线的多通道延迟斜偏纠正方法及装置 |
| US9832006B1 (en) * | 2016-05-24 | 2017-11-28 | Intel Corporation | Method, apparatus and system for deskewing parallel interface links |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115834805A (zh) | 2023-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN115834805B (zh) | 一种mipi dphy偏斜消除电路和偏斜消除方法 | |
| US8552781B2 (en) | Digital quadrature phase correction | |
| US9722590B1 (en) | Skew adjustment circuit, semiconductor device, and skew calibration method | |
| US10530376B2 (en) | Phase interpolation and rotation apparatus and method | |
| CN114556784A (zh) | 正交时钟偏斜校准电路 | |
| US20210159908A1 (en) | System and method for background calibration of time interleaved adc | |
| CN115412064A (zh) | 延时调制电路、方法、芯片及服务器 | |
| US20170093415A1 (en) | Background calibration of interleave timing errors in time-interleaved analog to digital converters | |
| US9654114B2 (en) | Transmission circuit, integrated circuit, and parallel-to-serial conversion method | |
| CN112017702B (zh) | 内存接口电路、phy芯片及处理器 | |
| US7197053B1 (en) | Serializer with programmable delay elements | |
| CN107769778B (zh) | 信号采样装置及信号采样校准方法 | |
| WO2018225366A1 (ja) | 電子制御装置 | |
| US20230238975A1 (en) | Method for synchronizing analogue-digital or digital-analogue converters, and corresponding system | |
| JP2019052976A (ja) | アレイアンテナ装置およびキャリブレーション方法 | |
| JP7169781B2 (ja) | 信号処理装置および方法 | |
| US12132813B2 (en) | Calibration method, storage medium and electronic apparatus | |
| CN114268401B (zh) | 一种量子测控输出同步方法 | |
| US20240163072A1 (en) | Calibration method, storage medium and electronic apparatus | |
| CN101778315B (zh) | 误差添加装置 | |
| KR102644052B1 (ko) | 데이터 수신 회로 | |
| CN114731155B (zh) | 一种时钟产生电路 | |
| JP6738028B2 (ja) | 受信回路及び半導体集積回路 | |
| US7656203B2 (en) | Receiving circuit and method thereof | |
| RU2444113C2 (ru) | Устройство ввода и совмещения корректируемых и корректирующих сигналов на входах модуляторов-корректоров |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |