WO2018225366A1 - 電子制御装置 - Google Patents

電子制御装置 Download PDF

Info

Publication number
WO2018225366A1
WO2018225366A1 PCT/JP2018/014678 JP2018014678W WO2018225366A1 WO 2018225366 A1 WO2018225366 A1 WO 2018225366A1 JP 2018014678 W JP2018014678 W JP 2018014678W WO 2018225366 A1 WO2018225366 A1 WO 2018225366A1
Authority
WO
WIPO (PCT)
Prior art keywords
timer
value
timer value
signal
electronic control
Prior art date
Application number
PCT/JP2018/014678
Other languages
English (en)
French (fr)
Inventor
広津　鉄平
寛 岩澤
純之 荒田
Original Assignee
日立オートモティブシステムズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日立オートモティブシステムズ株式会社 filed Critical 日立オートモティブシステムズ株式会社
Priority to US16/608,567 priority Critical patent/US11449091B2/en
Publication of WO2018225366A1 publication Critical patent/WO2018225366A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B60—VEHICLES IN GENERAL
    • B60W—CONJOINT CONTROL OF VEHICLE SUB-UNITS OF DIFFERENT TYPE OR DIFFERENT FUNCTION; CONTROL SYSTEMS SPECIALLY ADAPTED FOR HYBRID VEHICLES; ROAD VEHICLE DRIVE CONTROL SYSTEMS FOR PURPOSES NOT RELATED TO THE CONTROL OF A PARTICULAR SUB-UNIT
    • B60W50/00—Details of control systems for road vehicle drive control not related to the control of a particular sub-unit, e.g. process diagnostic or vehicle driver interfaces
    • B60W50/06—Improving the dynamic response of the control system, e.g. improving the speed of regulation or avoiding hunting or overshoot
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F02—COMBUSTION ENGINES; HOT-GAS OR COMBUSTION-PRODUCT ENGINE PLANTS
    • F02D—CONTROLLING COMBUSTION ENGINES
    • F02D45/00—Electrical control not provided for in groups F02D41/00 - F02D43/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage

Definitions

  • the present invention relates to an electronic control device that controls the operation of a vehicle.
  • Patent Document 1 a first timer that counts up with an internal clock is provided, a first timer value is stored based on a synchronization signal input from the outside, and the first timer value is corrected using the stored value.
  • the ECUs are synchronized with high accuracy with a simple circuit.
  • Patent Document 2 states, “In an electronic control device composed of a driver ECU, a sensor ECU, and an integrated ECU connected to a network, timing synchronization between the ECUs is realized with a simple circuit. Is disclosed. Specifically, “the electronic control device is connected to the driver ECU that drives various loads for vehicle control, the sensor ECU that samples various sensor signals, the driver ECU and the sensor ECU, and various sensor data Further, in an electronic control device including an integrated ECU that calculates command values for various loads, the driver ECU includes a timer D for generating internal timing, and the sensor ECU includes a timer for generating internal timing. S, and the integrated ECU includes the timer D and a timer M serving as a reference for the timer S. Is disclosed (see summary).
  • Patent Document 3 provides an electronic control device for a vehicle that includes a driver IC that can drive an actuator without incorporating a microcomputer, and a driver IC used therefor. Objective.
  • the microcomputer 1 calculates a control signal for controlling the state of the automobile based on the input signal from the sensor.
  • the output driver ICs 2A and 2B include an output driver 22 including power transistors for a plurality of channels, a serial communication interface 23 that performs serial communication with a microcomputer, and timer circuits 20A and 20B that generate pulse width modulation signals and pulse signals. These are configured as an integrated semiconductor circuit.
  • the timer circuits 20A and 20B generate a pulse width modulation signal and a pulse signal based on the control data signal received from the microcomputer 1 by the serial communication interface 23. Is disclosed (see summary).
  • Patent Document 1 can be synchronized with high accuracy between ECUs for one timer in the ECU.
  • a plurality of timers are provided in the ECU, and if it is attempted to synchronize the timers in the same manner, the correction circuit is required by the number of timers, so that the circuit scale increases.
  • Patent Document 2 improves the synchronization accuracy by performing correction to synchronize with the reference timer M.
  • the ECU includes a plurality of timers, it is necessary to perform the same correction for each timer, which increases the circuit scale.
  • the output driver 22 is obtained by integrating power transistors for a plurality of channels. That is, the output driver 22 can output drive signals to a plurality of channels.
  • the timer circuit 20A includes a control register 32 and the like for each channel. Therefore, since a circuit such as the control register 32 is required for each channel, the circuit scale increases.
  • the present invention has been made in view of the above problems, and provides a technique capable of synchronizing a plurality of timers with a simple circuit configuration in an electronic control device for controlling a vehicle.
  • the electronic control device connects the second timer value as the most significant bit of the first timer value to be reset by the synchronization signal, and counts up the second timer value by the synchronization signal.
  • the electronic control device of the present invention it is possible to generate a plurality of timer values synchronized with high accuracy by the synchronization signal.
  • the circuit configuration can be simplified.
  • FIG. 1 is a configuration diagram of an in-vehicle network system 100 according to Embodiment 1.
  • FIG. It is a time chart which shows a time-dependent change of each signal which driver ECU2 processes. It is a block diagram explaining the detail of the 2nd output circuit 25B. It is a time chart which shows a time-dependent change of each signal when a 1st connection timer value (td21 [9: 0]) and a 2nd threshold value correspond. It is a time chart which shows the operation example in case the 2nd threshold value is set in the discontinuous point of a 1st connection timer value. It is a block diagram explaining the structure of driver ECU2 which concerns on Embodiment 2.
  • FIG. 1 is a configuration diagram of an in-vehicle network system 100 according to Embodiment 1.
  • FIG. It is a time chart which shows a time-dependent change of each signal which driver ECU2 processes. It is a block diagram explaining the detail of the 2nd output circuit 25B. It is
  • FIG. 1 is a configuration diagram of an in-vehicle network system 100 according to Embodiment 1 of the present invention.
  • the in-vehicle network system 100 is a network system that connects an ECU mounted on a vehicle.
  • the in-vehicle network system 100 includes an integrated ECU 1, a driver ECU 2, and a sensor ECU 3.
  • Each ECU is connected via the network 5 and controls the operation of the vehicle by mutually transmitting and receiving control data.
  • the integrated ECU 1 is an ECU that sends instructions to other ECUs.
  • the integrated ECU 1 includes a reference timer 11, a threshold 12 (a storage circuit that stores the threshold 12), a comparator 13, and a network IF 14.
  • the reference timer 11 counts up the reference timer value (tm [7: 0]) by a reference clock provided internally in the integrated ECU 1.
  • the comparator 13 outputs a synchronization signal (sync) when the count value of the reference timer 11 matches the threshold value 12.
  • the network IF 14 outputs a synchronization signal to the network 5, and each ECU receives the synchronization signal via the network 5.
  • the synchronization signal is used as a reference for synchronizing the count value of the timer provided in each ECU.
  • the integrated ECU 1 instructs the driver ECU 2 through a network IF 14 and the network 5 with first and second threshold values to be described later.
  • the driver ECU 2 stores the threshold value in an appropriate storage device.
  • the integrated ECU 1 similarly instructs the threshold value to the sensor ECU 3, and the sensor ECU 3 stores the threshold value in an appropriate storage device.
  • the driver ECU 2 is an electronic control device that controls the operation of the vehicle by driving the first actuator 4A and the second actuator 4B.
  • FIG. 1 shows a configuration example in which there are three driver ECUs 2 for simplicity of description, driver ECUs that drive different devices may be mixed. Further, the integrated ECU 1 may instruct each driver ECU of different threshold values depending on the driving target.
  • the sensor ECU 3 is an electronic control device that acquires a detection value from the sensor.
  • FIG. 1 shows a configuration example in which three sensor ECUs 3 exist.
  • sensor ECUs that obtain detection values from different sensors may be mixed.
  • the integrated ECU 1 may instruct the sensor ECUs of different threshold values depending on the detection target.
  • the driver ECU 2 includes a network IF 21, a sync detector 22, a first timer 23A and a second timer 23B, a correction unit 24, a first output circuit 25A and a second output circuit 25B, a first MOS (Metal Oxide Semiconductor) switch 26A and a second MOS.
  • a switch 26B is provided.
  • the network IF 21 transmits and receives signals (including signals indicating the first threshold value and the second threshold value) to and from other ECUs via the network 5.
  • the Sync detector 22 receives a synchronization signal (Sync) from the integrated ECU 1 via the network IF 21.
  • the Sync detector 22 outputs Sync to the first timer 23A, the second timer 23B, the correction unit 24, and the second output circuit 25B.
  • the first timer 23A is a counter that counts an 8-bit first timer value (td0 [7: 0]). The first timer 23A counts up the first timer value in accordance with an internal clock (not shown) provided in the driver ECU 2, and resets the first timer value when receiving Sync.
  • the correction unit 24 corrects the first timer value so that the first timer value matches the count value of the reference timer 11.
  • the correction unit 24 outputs the corrected first timer value (td1 [7: 0]) to the first output circuit 25A and the second output circuit 25B.
  • a method for correcting the first timer value by the correcting unit 24 for example, the method described in Patent Document 1 can be used, but other appropriate methods may be used.
  • the first output circuit 25A compares the corrected first timer value with the first threshold value (specified by the integrated ECU 1), and outputs a pulse signal when they match.
  • the first MOS switch 26A is driven and controlled by the pulse signal.
  • the first actuator 4A is driven and controlled by the output out1 of the first MOS switch 26A.
  • the second timer 23B is a counter that counts a 2-bit second timer value (td20 [1: 0]). When receiving the Sync, the second timer 23B counts up the second timer value, and resets the second timer value when the second timer value overflows.
  • the second output circuit 25B generates a 10-bit first concatenated timer value (td21 [9: 0]) by concatenating the bit string of the corrected first timer value and the bit string of the second timer value.
  • the second output circuit 25B receives the first connection timer value, the second threshold value (thd2 [9: 0]) (specified by the integrated ECU 1), and Sync, and the first connection timer value and the second threshold value match.
  • the pulse signal is output.
  • the second MOS switch 26B is driven and controlled by the pulse signal.
  • the second actuator 4B is driven and controlled by the output out2 of the second MOS switch 26B.
  • FIG. 2 is a time chart showing changes with time of each signal processed by the driver ECU 2.
  • the upper part of FIG. 2 shows each signal related to the first output circuit 25A, and the lower part of FIG. 2 shows each signal related to the second output circuit 25B.
  • the operation of the driver ECU 2 will be described with reference to FIG.
  • the first timer value (td0 [7: 0]) output by the first timer 23A may deviate significantly from the reference timer value (tm [7: 0]). If this value is used as it is, the time c at which the first timer value matches the first threshold value will deviate significantly from the time a at which the reference timer value matches the second threshold value.
  • the first timer value (td1 [7: 0]) corrected by the correction unit 24 the first timer value and the first threshold value coincide with each other at time b, so that the deviation can be reduced. (The arrow in the upper part of FIG. 2). Regardless of the magnitude of the deviation of the first timer value, the first timer 23A resets the first timer value by Sync, so that the deviation of both can be reset at least at that time.
  • the first linked timer value (td21 [9: 0]) matches the first timer value for the lower 8 bits.
  • the difference between the ideal value based on the reference timer and the actual first linked timer value is forcibly reset by Sync, and both coincide with each other at that timing.
  • FIG. 3 is a block diagram illustrating details of the second output circuit 25B.
  • the first comparator 251 compares the first connection timer value (td21 [9: 0]) and the second threshold value (thd2 [9: 0]), and the first match signal (match1) is in a state where both match. Set 1 to.
  • the logical sum calculator 255 outputs a logical sum of the first match signal and a logical product and described later as a signal set.
  • the falling timing generator 256 sets the signal rst to 1 at a timing delayed by a predetermined cycle from the signal set.
  • the memory circuit SR-FF257 stores 1 when the signal set is 1, and stores 0 when the signal rst is set to 1.
  • the signal stored in the storage circuit SR-FF257 is the output of the second output circuit 25B. Thereby, a pulse signal can be output when the first connection timer value and the second threshold value coincide.
  • the second comparator 252 compares the value obtained by adding 1 to the upper 2 bits (td21 [9: 8]) of the first concatenated timer value and the upper 2 bits (thd2 [9: 8]) of the second threshold value. While the two match, 1 is set to the second match signal (match2).
  • the logical product calculator 254 outputs a logical product “and” of “match2” and “Sync”. The roles of the second comparator 252 and the AND operator 254 will be described again with reference to FIG.
  • FIG. 4 is a time chart showing changes with time of each signal when the first connection timer value (td21 [9: 0]) matches the second threshold value.
  • the first connection timer value matches the second threshold value, and the first match signal match1 becomes 1.
  • out2 is also 1.
  • the signal rst becomes 1 after a predetermined cycle delay, thereby resetting out2. As a result, a one-shot pulse having a pulse width for a predetermined cycle is generated.
  • FIG. 5 is a time chart showing an operation example when the second threshold value is set at the discontinuous point of the first connection timer value.
  • the lower 8 bits of the first connection timer value are reset by Sync, and the upper 2 bits are counted up by Sync.
  • the first connection timer value is discontinuous at the Sync timing as shown in FIG. Count up.
  • the second threshold value is set at this discontinuous point, there is no timing at which the first connection timer value matches the second threshold value, so the first match signal (match1) does not become 1. Even in such a case, the second match signal (match2) is used so that out2 can be output.
  • the situation shown in FIG. 5 occurs when the first connection timer value skips over the second threshold value. Since this skip occurs at the same time as Sync, in order to capture the situation as shown in FIG. 5, the AND operator 254 calculates the AND of Sync and match2. Since the discontinuous point in FIG. 5 occurs at the timing when the upper 2 bits of the first connection timer value are counted up, it is between the upper 2 bits of the first connection timer value after the count-up and the upper 2 bits of the second threshold value. The difference between is always 1. In other words, the value obtained by adding 1 to the upper 2 bits of the second threshold matches the upper 2 bits of the first linked timer value counted up by Sync. The second comparator 252 is for capturing this situation. Therefore, with the configuration in the lower part of FIG. 3, it is possible to capture the discontinuous change as shown in FIG. 5 and output out2 at least at the time of Sync.
  • the driver ECU 2 can synchronize the first timer value with the reference timer value with high accuracy by the correction unit 24 correcting the first timer value. Further, by concatenating the second timer value as the most significant bit of the first timer value, another timer value (first coupled timer value) synchronized with the reference timer value is generated with the same degree of accuracy as the first timer value. be able to. Since it is not necessary to separately perform correction processing or the like in order to generate the first linked timer value, a plurality of timer values synchronized with high accuracy can be generated with a simple circuit configuration.
  • FIG. 6 is a block diagram illustrating the configuration of the driver ECU 2 according to the second embodiment of the present invention.
  • the driver ECU 2 according to the second embodiment newly includes a third timer 23C, a third output circuit 25C, and a third MOS switch 26C. Since other configurations are substantially the same as those of the first embodiment, differences will be mainly described below.
  • the integrated ECU 1 transmits the third threshold value to the driver ECU 2, and the network IF 21 receives the value.
  • the Sync detector 22 outputs Sync to the third output circuit 25C.
  • the third timer 23C is a counter that counts a 2-bit third timer value (td30 [1: 0]). The third timer 23C counts up the third timer value when receiving the signal ovf indicating that the second timer value has overflowed, and resets the third timer value when the third timer value overflows.
  • the third output circuit 25C generates a 12-bit second linked timer value (td31 [11: 0]) by linking the bit string of the first linked timer value and the bit string of the third timer value.
  • the third output circuit 25C has the same configuration as the second output circuit 25B. That is, the third output circuit 25C receives the second connection timer value, the third threshold value (specified by the integrated ECU 1), and Sync, and outputs a pulse signal when the second connection timer value matches the third threshold value.
  • the third MOS switch 26C is driven and controlled by the pulse signal.
  • the second actuator (not shown) is driven and controlled by the output out3 of the third MOS switch 26C.
  • the driver ECU 2 can obtain the first and second coupled timer values synchronized with high accuracy by the correction unit 24 correcting the first timer value.
  • the correction unit 24 correcting the first timer value.
  • the first timer value is 8 bits
  • the second and third timer values are 2 bits.
  • the number of bits of these timer values is not limited to this, and arbitrary bits. Numbers can be used.
  • the falling timing generator 256 is used to generate a one-shot pulse of a predetermined cycle, but a similar function may be realized by other appropriate configurations.
  • the timing for resetting the SR-FF 257 may be determined by comparing a timer with a threshold value.
  • the timing at which the driver ECU 2 outputs the pulse signal is controlled by the timer value. Similar control can also be performed in other ECUs.
  • the timing for sampling the detection value from the sensor can be controlled by the timer value.
  • each output circuit compares the timer value with a threshold value to output a signal out indicating the sampling timing.
  • the reference timer 11 included in the integrated ECU 1 and the first timer 23A included in the driver ECU 2 are synchronized.
  • the same configuration can be applied to a general network system that synchronizes timers between ECUs. it can.
  • Integrated ECU 2 Driver ECU 21: Network IF 22: Sync detector 23A: first timer 23B: second timer 24: correction unit 25A: first output circuit 25B: second output circuit 26A: first MOS switch 26B: second MOS switch 3: sensor ECU 4A: First actuator 4B: Second actuator 5: Network 100: In-vehicle network system

Abstract

車両を制御する電子制御装置において、複数のタイマを簡素な回路構成によって同期させることができる技術を提供する。 本発明に係る電子制御装置は、同期信号によってリセットする第１タイマ値の最上位ビットとして第２タイマ値を連結し、前記第２タイマ値を前記同期信号によってカウントアップする。

Description

電子制御装置
　本発明は、車両の動作を制御する電子制御装置に関するものである。
　近年、車両制御は複雑化が進展し、ＥＣＵ（Ｅｌｅｃｔｒｏｎｉｃ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）の機能やＩ／Ｏ（Ｉｎｐｕｔ／Ｏｕｔｐｕｔ）の個数が増大している。ＥＣＵの複雑さを解消するため、従来単独のＥＣＵが実施していたセンサデータ取得やドライバ機能を、センサＥＣＵやドライバＥＣＵとして分散配置し、各ＥＣＵをネットワーク接続することにより、同等の機能を実現する構成が提案されている。
　このような分散アーキテクチャにおいて高精度な制御を実現するためには、各ＥＣＵを高精度に同期させることが重要である。下記特許文献１においては、内部クロックによりカウントアップする第１タイマを備え、外部から入力される同期信号に基づき第１タイマ値を記憶し、前記記憶値を用いて前記第１タイマ値を補正することにより、簡素な回路で各ＥＣＵを高精度に同期させることを図っている。
　下記特許文献２は、『ネットワーク接続されたドライバＥＣＵ、センサＥＣＵ、統合ＥＣＵから構成された電子制御装置において、各ＥＣＵの間のタイミング同期を簡素な回路で実現する。』という技術を開示している。具体的には、『電子制御装置は、車両制御のための各種負荷を駆動するドライバＥＣＵと、各種センサ信号をサンプリングするセンサＥＣＵと、前記ドライバＥＣＵ及び前記センサＥＣＵとネットワーク接続され、各種センサデータより、各種負荷への指令値を演算する統合ＥＣＵを備える電子制御装置において、前記ドライバＥＣＵは、内部のタイミング生成のためのタイマＤを備え、前記センサＥＣＵは、内部のタイミング生成のためのタイマＳを備え、前記統合ＥＣＵは、前記タイマＤ、前記タイマＳの基準となるタイマＭを備えることを特徴とする。』という技術を開示している（要約参照）。
　下記特許文献３は、『マイコンからの配線数を低減でき、しかも、マイクロコンピュータを内蔵することなく、アクチュエータを駆動できるドライバＩＣを備えた自動車用電子制御装置およびそれに用いるドライバＩＣを提供することを目的とする。』という課題を解決する手段として、『マイコン１は、センサからの入力信号に基づいて自動車の状態を制御する制御信号を演算する。出力ドライバＩＣ２Ａ，２Ｂは、複数チャネル分のパワートランジスタを備える出力ドライバ２２と、マイコンとシリアル通信を行うシリアル通信インターフェース２３と、パルス幅変調信号やパルス信号を生成するタイマ回路２０Ａ，２０Ｂを備え、これらが集積化された半導体回路として構成される。タイマ回路２０Ａ，２０Ｂは、シリアル通信インターフェース２３によりマイコン１から受け取った制御データ信号に基づいて、パルス幅変調信号やパルス信号を生成する。』という技術を開示している（要約参照）。
特開２０１７－０３３０５５号公報 ＷＯ２０１６／０９３０５５ 特開２００４－３３９９７７号公報
　上記特許文献１記載の技術は、ＥＣＵ内の１つのタイマについて、ＥＣＵ間で高精度に同期することができる。他方でＥＣＵ内に複数のタイマが備えられており、各タイマについて同様に同期させようとすると、タイマの個数分だけ補正回路が必要になるので、回路規模が増える。
　上記特許文献２記載の技術は、基準となるタイマＭに対して同期するための補正を実施することにより、同期精度を向上させている。他方でＥＣＵが複数のタイマを備えている場合、同様の補正をタイマごとに実施する必要があるので、そのための回路規模が増えることになる。
　上記特許文献３において、同文献の００２９が記載しているように、出力ドライバ２２はパワートランジスタを複数チャネル分集積したものである。すなわち出力ドライバ２２は、複数チャネルに対して駆動信号を出力することができる。他方で同文献の図２や００３４が記載しているように、タイマ回路２０Ａはチャネル毎にコントロールレジスタ３２などを備えている。したがって、チャネルごとにコントロールレジスタ３２などの回路が必要になるので、回路規模が増大することになる。
　本発明は、上記課題に鑑みてなされたものであり、車両を制御する電子制御装置において、複数のタイマを簡素な回路構成によって同期させることができる技術を提供するものである。
　本発明に係る電子制御装置は、同期信号によってリセットする第１タイマ値の最上位ビットとして第２タイマ値を連結し、前記第２タイマ値を前記同期信号によってカウントアップする。
　本発明に係る電子制御装置によれば、同期信号によって高精度に同期したタイマ値を複数生成することができる。また同期精度を高めるための回路をタイマごとに構成する必要がないので、回路構成を簡素化することができる。
実施形態１に係る車載ネットワークシステム１００の構成図である。 ドライバＥＣＵ２が処理する各信号の経時変化を示すタイムチャートである。 第２出力回路２５Ｂの詳細を説明するブロック図である。 第１連結タイマ値（ｔｄ２１［９：０］）と第２閾値が一致するときの各信号の経時変化を示すタイムチャートである。 第１連結タイマ値の不連続点において第２閾値がセットされている場合の動作例を示すタイムチャートである。 実施形態２に係るドライバＥＣＵ２の構成を説明するブロック図である。
＜実施の形態１＞
　図１は、本発明の実施形態１に係る車載ネットワークシステム１００の構成図である。車載ネットワークシステム１００は、車両に搭載されるＥＣＵを接続するネットワークシステムである。車載ネットワークシステム１００は、統合ＥＣＵ１、ドライバＥＣＵ２、センサＥＣＵ３を有する。各ＥＣＵはネットワーク５を介して接続され、互いに制御データを送受信することにより、車両の動作を制御する。
　統合ＥＣＵ１は、他のＥＣＵに対する命令を発信するＥＣＵである。統合ＥＣＵ１は、基準タイマ１１、閾値１２（閾値１２を記憶する記憶回路）、比較器１３、ネットワークＩＦ１４を備える。基準タイマ１１は、統合ＥＣＵ１が内部的に備える基準クロックによって基準タイマ値（ｔｍ［７：０］）をカウントアップする。比較器１３は、基準タイマ１１のカウント値が閾値１２と一致したとき、同期信号（ｓｙｎｃ）を出力する。ネットワークＩＦ１４は同期信号をネットワーク５に対して出力し、各ＥＣＵはネットワーク５を介してその同期信号を受信する。同期信号は、各ＥＣＵが備えるタイマのカウント値を同期させるための基準として用いられる。
　統合ＥＣＵ１は、ネットワークＩＦ１４とネットワーク５を介して、後述する第１および第２閾値をドライバＥＣＵ２に対して指示する。ドライバＥＣＵ２はその閾値を適当な記憶装置に格納する。統合ＥＣＵ１は、センサＥＣＵ３に対しても同様に閾値を指示し、センサＥＣＵ３はその閾値を適当な記憶装置に格納する。
　ドライバＥＣＵ２は、第１アクチュエータ４Ａと第２アクチュエータ４Ｂを駆動することにより車両の動作を制御する電子制御装置である。図１においては記載の簡易のため、ドライバＥＣＵ２が３台存在する構成例を示しているが、それぞれ異なる装置を駆動するドライバＥＣＵが混在していてもよい。さらに統合ＥＣＵ１は、駆動対象に応じてそれぞれ異なる閾値を各ドライバＥＣＵに対して指示してもよい。
　センサＥＣＵ３は、センサから検出値を取得する電子制御装置である。図１においては記載の簡易のため、センサＥＣＵ３が３台存在する構成例を示しているが、それぞれ異なるセンサから検出値を取得するセンサＥＣＵが混在していてもよい。さらに統合ＥＣＵ１は、検出対象に応じてそれぞれ異なる閾値を各センサＥＣＵに対して指示してもよい。
　ドライバＥＣＵ２は、ネットワークＩＦ２１、Ｓｙｎｃ検出器２２、第１タイマ２３Ａおよび第２タイマ２３Ｂ、補正部２４、第１出力回路２５Ａおよび第２出力回路２５Ｂ、第１ＭＯＳ（Ｍｅｔａｌ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）スイッチ２６Ａおよび第２ＭＯＳスイッチ２６Ｂを備える。
　ネットワークＩＦ２１は、ネットワーク５を介して他のＥＣＵとの間で信号（第１閾値と第２閾値を指示する信号を含む）を送受信する。Ｓｙｎｃ検出器２２は、ネットワークＩＦ２１を介して統合ＥＣＵ１から同期信号（Ｓｙｎｃ）を受信する。Ｓｙｎｃ検出器２２は、Ｓｙｎｃを第１タイマ２３Ａ、第２タイマ２３Ｂ、補正部２４、第２出力回路２５Ｂに対して出力する。
　第１タイマ２３Ａは、８ビットの第１タイマ値（ｔｄ０［７：０］）をカウントするカウンタである。第１タイマ２３Ａは、ドライバＥＣＵ２が備える内部クロック（図示せず）にともなって第１タイマ値をカウントアップし、Ｓｙｎｃを受け取ると第１タイマ値をリセットする。
　補正部２４は、第１タイマ値が基準タイマ１１のカウント値と一致するように第１タイマ値を補正する。補正部２４は、補正後の第１タイマ値（ｔｄ１［７：０］）を第１出力回路２５Ａと第２出力回路２５Ｂに対して出力する。補正部２４が第１タイマ値を補正する手法としては、例えば特許文献１記載の方法を用いることができるが、その他適当な方法を用いてもよい。
　第１出力回路２５Ａは、補正後の第１タイマ値と第１閾値（統合ＥＣＵ１から指定されたもの）を比較し、両者が一致したときパルス信号を出力する。第１ＭＯＳスイッチ２６Ａは、そのパルス信号によって駆動制御される。第１ＭＯＳスイッチ２６Ａの出力ｏｕｔ１により第１アクチュエータ４Ａが駆動制御される。
　第２タイマ２３Ｂは、２ビットの第２タイマ値（ｔｄ２０［１：０］）をカウントするカウンタである。第２タイマ２３Ｂは、Ｓｙｎｃを受け取ると第２タイマ値をカウントアップし、第２タイマ値がオーバーフローするとき第２タイマ値をリセットする。
　第２出力回路２５Ｂは、補正後の第１タイマ値のビット列と第２タイマ値のビット列を連結することにより、１０ビットの第１連結タイマ値（ｔｄ２１［９：０］）を生成する。このとき、第２タイマ値のビット列が最上位ビットとなるようにする。すなわち、ｔｄ２１［９：０］＝｛ｔｄ２０［１：０］，ｔｄ１［７：０］｝である。これにより第１連結タイマ値は、第１タイマ値の４倍（＝２ビット）のタイマ値をカウントすることができるビット数を有することになる。
　第２出力回路２５Ｂは、第１連結タイマ値と第２閾値（ｔｈｄ２［９：０］）（統合ＥＣＵ１から指定されたもの）とＳｙｎｃを受け取り、第１連結タイマ値と第２閾値が一致したときパルス信号を出力する。第２ＭＯＳスイッチ２６Ｂは、そのパルス信号によって駆動制御される。第２ＭＯＳスイッチ２６Ｂの出力ｏｕｔ２により第２アクチュエータ４Ｂが駆動制御される。
　図２は、ドライバＥＣＵ２が処理する各信号の経時変化を示すタイムチャートである。図２上段は第１出力回路２５Ａに関連する各信号を示し、図２下段は第２出力回路２５Ｂに関連する各信号を示す。以下図２を用いてドライバＥＣＵ２の動作を説明する。
　第１タイマ２３Ａが出力する第１タイマ値（ｔｄ０［７：０］）は、基準タイマ値（ｔｍ［７：０］）から大きくずれている場合がある。この値をそのまま用いると、第１タイマ値と第１閾値が一致する時刻ｃは、基準タイマ値と第２閾値が一致する時刻ａから大きくずれてしまう。補正部２４による補正後の第１タイマ値（ｔｄ１［７：０］）を用いることにより、第１タイマ値と第１閾値が一致するのは時刻ｂとなるので、ずれを低減することができる（図２上段内の矢印）。第１タイマ値のずれの大きさによらず、第１タイマ２３ＡはＳｙｎｃによって第１タイマ値をリセットするので、少なくともその時点において両者のずれをリセットすることができる。
　第１連結タイマ値（ｔｄ２１［９：０］）は、下位８ビットについては第１タイマ値と一致する。第１タイマ値がＳｙｎｃによってリセットされるとき、第１連結タイマ値の上位２ビットが１カウントアップされる。すなわち第１連結タイマ値は、第１タイマ値と同じタイマ値を４回（＝２ビット分）カウントすることになるので、第２タイマ値がオーバーフローするまでカウントアップし続ける。基準タイマに基づく理想値と実際の第１連結タイマ値との間のずれは、Ｓｙｎｃによって強制的にリセットされ、そのタイミングで両者は一致することになる。
　補正前の第１タイマ値と第２タイマ値を連結した場合、第１連結タイマ値が第２閾値と一致するのは時刻ｆである。理想値が第２閾値と一致するのは時刻ｄであるので、両者のずれが大きい。補正後の第１タイマ値と第２タイマ値を連結することにより、第１連結タイマ値と第２閾値が一致するのは時刻ｅとなるので、理想値との間のずれを抑制することができる（図２下段内の矢印）。
　図３は、第２出力回路２５Ｂの詳細を説明するブロック図である。第１比較器２５１は第１連結タイマ値（ｔｄ２１［９：０］）と第２閾値（ｔｈｄ２［９：０］）を比較し、両者が一致している間は第１合致信号（ｍａｔｃｈ１）に１をセットする。論理和演算器２５５は、第１合致信号と後述する論理積ａｎｄの論理和を信号ｓｅｔとして出力する。立ち下がりタイミング発生器２５６は、信号ｓｅｔから所定サイクル遅れたタイミングで信号ｒｓｔを１にセットする。記憶回路ＳＲ－ＦＦ２５７は、信号ｓｅｔが１のとき１を記憶し、信号ｒｓｔが１にセットされると０を記憶する。記憶回路ＳＲ－ＦＦ２５７が記憶している信号が第２出力回路２５Ｂの出力となる。これにより、第１連結タイマ値と第２閾値が一致した時点でパルス信号を出力することができる。
　第２比較器２５２は、第１連結タイマ値の上位２ビット（ｔｄ２１［９：８］）と、第２閾値の上位２ビット（ｔｈｄ２［９：８］）に対して１加算した値を比較し、両者が一致している間は第２合致信号（ｍａｔｃｈ２）に１をセットする。論理積演算器２５４は、ｍａｔｃｈ２とＳｙｎｃの論理積ａｎｄを出力する。第２比較器２５２と論理積演算器２５４の役割については後述の図５を用いて改めて説明する。
　図４は、第１連結タイマ値（ｔｄ２１［９：０］）と第２閾値が一致するときの各信号の経時変化を示すタイムチャートである。時刻ａにおいて第１連結タイマ値と第２閾値が一致し、第１合致信号ｍａｔｃｈ１が１となる。このとき信号ｓｅｔも１となるので、ｏｕｔ２も１となる。所定サイクル遅れて信号ｒｓｔが１になり、これによりｏｕｔ２がリセットされる。これにより所定サイクル分のパルス幅を有する１ショットパルスが生成される。
　図５は、第１連結タイマ値の不連続点において第２閾値がセットされている場合の動作例を示すタイムチャートである。第１連結タイマ値の下位８ビットはＳｙｎｃによってリセットされ、上位２ビットはＳｙｎｃによってカウントアップされる。これに起因して、第１連結タイマ値の下位８ビット（＝第１タイマ値）が理想値からずれている場合、図５に示すようにＳｙｎｃのタイミングで第１連結タイマ値が不連続的にカウントアップする。第２閾値がこの不連続点にセットされている場合、第１連結タイマ値と第２閾値が一致するタイミングが存在しないので、第１合致信号（ｍａｔｃｈ１）は１にならない。このような場合であってもｏｕｔ２を出力できるようにするため、第２合致信号（ｍａｔｃｈ２）を用いる。
　図５のような状況は、第１連結タイマ値が第２閾値をまたいでスキップするときに生じる。このスキップはＳｙｎｃと同時に発生するので、図５のような状況を捕捉するため、論理積演算器２５４はＳｙｎｃとｍａｔｃｈ２の論理積をとることとした。図５の不連続点は第１連結タイマ値の上位２ビットがカウントアップされるタイミングにおいて生じるので、カウントアップ後の第１連結タイマ値の上位２ビットと第２閾値の上位２ビットとの間の差分は必ず１となる。換言すると、第２閾値の上位２ビットに対して１加算した値は、Ｓｙｎｃによりカウントアップした第１連結タイマ値の上位２ビットと一致する。第２比較器２５２はこの状況を捕捉するためのものである。したがって図３下段の構成により、図５のような不連続変化を捕捉し、少なくともＳｙｎｃの時点でｏｕｔ２を出力することができる。
＜実施の形態１：まとめ＞
　本実施形態１に係るドライバＥＣＵ２は、補正部２４が第１タイマ値を補正することにより、第１タイマ値を基準タイマ値と高精度に同期することができる。さらに第１タイマ値の最上位ビットとして第２タイマ値を連結することにより、第１タイマ値と同程度の精度で基準タイマ値と同期した別のタイマ値（第１連結タイマ値）を生成することができる。第１連結タイマ値を生成するために別途補正処理などを実施する必要はないので、簡素な回路構成により、高精度に同期された複数のタイマ値を生成することができる。
＜実施の形態２＞
　図６は、本発明の実施形態２に係るドライバＥＣＵ２の構成を説明するブロック図である。本実施形態２に係るドライバＥＣＵ２は、実施形態１で説明した構成に加えて、新たに第３タイマ２３Ｃ、第３出力回路２５Ｃ、第３ＭＯＳスイッチ２６Ｃを備える。その他の構成は実施形態１と概ね同様であるので、以下では差異点について主に説明する。
　統合ＥＣＵ１は、第３閾値をドライバＥＣＵ２に対して送信し、ネットワークＩＦ２１はその値を受け取る。Ｓｙｎｃ検出器２２は、Ｓｙｎｃを第３出力回路２５Ｃに対して出力する。第３タイマ２３Ｃは、２ビットの第３タイマ値（ｔｄ３０［１：０］）をカウントするカウンタである。第３タイマ２３Ｃは、第２タイマ値がオーバーフローしたことを示す信号ｏｖｆを受け取ると第３タイマ値をカウントアップし、第３タイマ値がオーバーフローするとき第３タイマ値をリセットする。
　第３出力回路２５Ｃは、第１連結タイマ値のビット列と第３タイマ値のビット列を連結することにより、１２ビットの第２連結タイマ値（ｔｄ３１［１１：０］）を生成する。
このとき、第３タイマ値のビット列が最上位ビットとなるようにする。すなわち、ｔｄ３１［１１：０］＝｛ｔｄ３０［１：０］，ｔｄ２１［９：０］｝である。これにより第２連結タイマ値は、第１連結タイマ値の４倍（＝２ビット）のタイマ値をカウントすることができるビット数を有することになる。
　第３出力回路２５Ｃは、第２出力回路２５Ｂと同様の構成を備える。すなわち第３出力回路２５Ｃは、第２連結タイマ値と第３閾値（統合ＥＣＵ１から指定されたもの）とＳｙｎｃを受け取り、第２連結タイマ値と第３閾値が一致したときパルス信号を出力する。第３ＭＯＳスイッチ２６Ｃは、そのパルス信号によって駆動制御される。第３ＭＯＳスイッチ２６Ｃの出力ｏｕｔ３により図示しない第２アクチュエータが駆動制御される。
＜実施の形態２：まとめ＞
　本実施形態２に係るドライバＥＣＵ２は、実施形態１と同様に補正部２４が第１タイマ値を補正することにより、高精度に同期された第１および第２連結タイマ値を得ることができる。第３タイマ２３Ｃ、第３閾値、および第３出力回路２５Ｃ以降についても同様の構成を追加することにより、４つ以上の連結タイマ値を得ることができる。
＜本発明の変形例について＞
　本発明は上記実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。
　以上の実施形態において、第１タイマ値は８ビットであり、第２および第３タイマ値は２ビットであることを説明したが、これらタイマ値のビット数はこれに限るものではなく任意のビット数を用いることができる。
　図３において、所定サイクルのワンショットパルスを発生させるために立ち下がりタイミング発生器２５６を用いることを説明したが、その他適当な構成により同様の機能を実現してもよい。例えば制御の目的に応じて、タイマと閾値を比較することによりＳＲ－ＦＦ２５７をリセットするタイミングを定めてもよい。
　以上の実施形態において、ドライバＥＣＵ２がパルス信号を出力するタイミングをタイマ値によって制御することを説明した。同様の制御はその他ＥＣＵにおいても実施することができる。例えばセンサＥＣＵ３においては、センサから検出値をサンプリングするタイミングをタイマ値によって制御することができる。この場合は各出力回路がタイマ値と閾値を比較することにより、サンプリングタイミングを指示する信号ｏｕｔを出力することになる。
　以上の実施形態において、統合ＥＣＵ１が備える基準タイマ１１とドライバＥＣＵ２が備える第１タイマ２３Ａを同期させることを説明したが、同様の構成はＥＣＵ間でタイマを同期させるネットワークシステム一般において適用することができる。
１：統合ＥＣＵ
２：ドライバＥＣＵ
２１：ネットワークＩＦ
２２：Ｓｙｎｃ検出器
２３Ａ：第１タイマ
２３Ｂ：第２タイマ
２４：補正部
２５Ａ：第１出力回路
２５Ｂ：第２出力回路
２６Ａ：第１ＭＯＳスイッチ
２６Ｂ：第２ＭＯＳスイッチ
３：センサＥＣＵ
４Ａ：第１アクチュエータ
４Ｂ：第２アクチュエータ
５：ネットワーク
１００：車載ネットワークシステム

Claims (8)

  1. 　車両の動作を制御するための出力信号を出力する電子制御装置であって、
    　第１タイマ値をカウントアップする第１タイマ、
    　第２タイマ値をカウントアップする第２タイマ、
    　前記第１タイマ値を第１閾値と比較する第１出力回路、
    　前記第２タイマ値のビット列を前記第１タイマ値のビット列の最上位側に対して連結することにより得られる第１連結値を第２閾値と比較する第２出力回路、
    　を備え、
    　前記第１タイマは、前記第１タイマ値を基準タイマ値と同期させるよう指示する同期信号を受け取ると前記第１タイマ値をリセットし、
    　前記第２タイマは、前記同期信号を受け取ると前記第２タイマ値をカウントアップし、
    　前記第１出力回路は、前記第１タイマ値と前記第１閾値が一致したとき第１出力信号を出力し、
    　前記第２出力回路は、前記第１連結値と前記第２閾値が一致したとき第２出力信号を出力する
    　ことを特徴とする電子制御装置。
  2. 　前記第２出力回路は、
    　前記第１連結値と前記第２閾値が一致したとき第１合致信号を出力する第１比較器、
    　前記第１合致信号を前記第２出力信号として記憶する記憶回路、
    　前記第１比較器が前記第１合致信号を出力した時刻よりも後の時刻において、前記記憶回路が記憶している前記第２出力信号をリセットするためのリセット信号を出力するリセット信号発生器、
    　を備え、
    　前記記憶回路は、前記第１比較器が前記第１合致信号を出力したとき前記第１合致信号を前記第２出力信号として出力する
    　ことを特徴とする請求項１記載の電子制御装置。
  3. 　前記第２出力回路はさらに、
    　前記第１連結値の最上位ビットから順に所定個数のビット値を抽出することにより得られる第１ビット列と、前記第２閾値の最上位ビットから順に前記所定個数のビット値を抽出することにより得られるビット列に対してさらに１加算した第２ビット列とが一致したとき、第２合致信号を出力する第２比較器、
    　前記第２合致信号と前記同期信号の論理積が真であるときその旨の信号を出力する論理積演算器、
    　を備え、
    　前記所定個数は、前記第２タイマのビット値の個数であり、
    　前記記憶回路は、前記論理積演算器が真値を示す信号を出力したときその信号を前記第２出力信号として記憶する
    　ことを特徴とする請求項２記載の電子制御装置。
  4. 　前記第２出力回路はさらに、前記第１合致信号と前記論理積演算器の出力の論理和を出力する論理和演算器を備え、
    　前記記憶回路は、前記論理和演算器の出力を前記第２出力信号として記憶する
    　ことを特徴とする請求項３記載の電子制御装置。
  5. 　前記第２タイマは、前記第２タイマ値がオーバーフローしたとき前記第２タイマ値をリセットする
    　ことを特徴とする請求項１記載の電子制御装置。
  6. 　前記電子制御装置はさらに、
    　前記同期信号を出力する装置が備えるタイマのカウント値と前記第１タイマ値が一致するように前記第１タイマ値を補正する補正部を備える
    　ことを特徴とする請求項１記載の電子制御装置。
  7. 　前記電子制御装置はさらに、
    　第３タイマ値をカウントアップする第３タイマ、
    　前記第３タイマ値のビット列を前記第１連結値のビット列の最上位側に対して連結することにより得られる第２連結値を第３閾値と比較する第３出力回路、
    　を備え、
    　前記第３出力回路は、前記第２連結値と前記第３閾値が一致したとき第３出力信号を出力する
    　ことを特徴とする請求項１記載の電子制御装置。
  8. 　前記第３タイマは、前記第２タイマ値がオーバーフローしたとき前記第３タイマ値をカウントアップし、
    　前記第３タイマは、前記第３タイマ値がオーバーフローしたとき前記第３タイマ値をリセットする
    　ことを特徴とする請求項７記載の電子制御装置。
PCT/JP2018/014678 2017-06-08 2018-04-06 電子制御装置 WO2018225366A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US16/608,567 US11449091B2 (en) 2017-06-08 2018-04-06 Electronic control device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-113224 2017-06-08
JP2017113224A JP6871073B2 (ja) 2017-06-08 2017-06-08 電子制御装置

Publications (1)

Publication Number Publication Date
WO2018225366A1 true WO2018225366A1 (ja) 2018-12-13

Family

ID=64566857

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/014678 WO2018225366A1 (ja) 2017-06-08 2018-04-06 電子制御装置

Country Status (3)

Country Link
US (1) US11449091B2 (ja)
JP (1) JP6871073B2 (ja)
WO (1) WO2018225366A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3624510A1 (en) * 2018-09-17 2020-03-18 KNORR-BREMSE Systeme für Nutzfahrzeuge GmbH Apparatus and method for synchronizing end nodes
JP2023513264A (ja) * 2020-02-10 2023-03-30 パーセプティブ・インコーポレイテッド 集中型物体検出センサネットワークシステム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002303201A (ja) * 2001-04-04 2002-10-18 Denso Corp 車両制御装置
JP2014066950A (ja) * 2012-09-27 2014-04-17 Kyocera Document Solutions Inc 画像形成装置
JP2017038365A (ja) * 2015-08-07 2017-02-16 株式会社デンソー 通信システム、管理ノード、通常ノード、カウンタ同期方法、プログラム、記録媒体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4449029B2 (ja) 2003-05-14 2010-04-14 日立オートモティブシステムズ株式会社 自動車用電子制御装置及びそれに用いる出力ドライバ回路
US8249171B2 (en) * 2006-11-10 2012-08-21 Texas Instruments Incorporated MPEG-2 transport stream packet synchronizer
US8825446B2 (en) * 2010-12-23 2014-09-02 Texas Instruments Incorporated Independently based diagnostic monitoring
US9039278B2 (en) * 2013-01-30 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Ratio meter of a thermal sensor
JP6416607B2 (ja) 2014-12-10 2018-10-31 日立オートモティブシステムズ株式会社 電子制御装置
JP2017033055A (ja) 2015-07-29 2017-02-09 日立オートモティブシステムズ株式会社 電子制御装置、アクチュエータ、及び、センサ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002303201A (ja) * 2001-04-04 2002-10-18 Denso Corp 車両制御装置
JP2014066950A (ja) * 2012-09-27 2014-04-17 Kyocera Document Solutions Inc 画像形成装置
JP2017038365A (ja) * 2015-08-07 2017-02-16 株式会社デンソー 通信システム、管理ノード、通常ノード、カウンタ同期方法、プログラム、記録媒体

Also Published As

Publication number Publication date
JP2018206231A (ja) 2018-12-27
JP6871073B2 (ja) 2021-05-12
US11449091B2 (en) 2022-09-20
US20210109564A1 (en) 2021-04-15

Similar Documents

Publication Publication Date Title
US7085336B2 (en) Signal transmission circuit and method for equalizing disparate delay times dynamically, and data latch circuit of semiconductor device implementing the same
US9564913B1 (en) Synchronization of outputs from multiple digital-to-analog converters
JP4396063B2 (ja) Ａ／ｄ変換方法及び装置
US9136856B1 (en) Background DAC calibration for pipeline ADC
US20170097655A1 (en) System on chip and integrated circuit for performing skew calibration using dual edge and mobile device including the same
WO2018225366A1 (ja) 電子制御装置
WO2016017872A1 (ko) 비동기식 연속 근사 레지스터 아날로그 디지털 변환기 및 그에 포함되는 내부 클럭 발생기
JP2011234128A (ja) シリアル通信用ボーレート検出装置およびシリアル通信用ボーレート補正装置ならびにシリアル通信用ボーレート検出方法
US20200228304A1 (en) Sampling point identification for low frequency asynchronous data capture
US10044494B2 (en) Electronic control device
US9866228B2 (en) Background calibration of interleave timing errors in time-interleaved analog to digital converters
KR20200104470A (ko) 터치 센싱 패널의 노이즈 보상 장치, 방법 및 노이즈 회피 장치, 방법
JP4288066B2 (ja) 回路装置
US7454647B1 (en) Apparatus and method for skew measurement
CN113361134B (zh) 均匀电荷转移动态行周期成像的仿真验证方法
CN115834805B (zh) 一种mipi dphy偏斜消除电路和偏斜消除方法
US7456763B2 (en) Semiconductor device having an A/D conversion circuit
US20050220237A1 (en) Method and arrangement for sampling
KR101471611B1 (ko) 레퍼런스 전압 변동 방지 기법을 적용한 다채널 ｓａｒ 타입 ａｄｃ 장치 및 방법
WO2022186375A1 (ja) 電圧測定システム
JP6360578B1 (ja) デスキュー回路及びデスキュー方法
JP2018032065A (ja) 時刻同期制御システム
JP4311344B2 (ja) Ａ／ｄ変換装置
JP2017033055A (ja) 電子制御装置、アクチュエータ、及び、センサ
US20180254932A1 (en) Serial communications unit and communication method for serial communications unit

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18812912

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18812912

Country of ref document: EP

Kind code of ref document: A1