JP2017033055A - 電子制御装置、アクチュエータ、及び、センサ - Google Patents

Abstract

【課題】本発明の目的は、上位ＥＣＵとアクチュエータ側ＥＣＵとの間の通信が成り立っていない状態でもアクチュエータ側ＥＣＵのタイマ回路を補正し、タイミング精度を向上することのできるアクチュエータ側ＥＣＵ（電子制御装置）、もしくはそれを備えたアクチュエータまたはセンサを提供することにある。
【解決手段】本発明は、内部クロック信号を基に時刻を表す第一のタイマ値を生成する第一生成回路と、外部から入力される同期信号に応じて第一のタイマ値を記憶値として記憶するメモリと、前記記憶値を用いて前記第一のタイマ値を補正して第二のタイマ値を生成する第二生成回路と、記第二のタイマ値を基に動作タイミングを決定する決定回路と、を有することを特徴とする。
【選択図】図１

Description

本発明は自動車のエンジン等の制御を行うためのアクチュエータまたはセンサに搭載される電子制御装置に関し、特に、そのアクチュエータまたはセンサへの出力タイミングを決定するタイマ回路を補正するための手段を備えた電子制御装置に関する。

［省配線化への要求］
近年の自動車の高機能化は著しく、それに伴って車両に搭載されるアクチュエータやセンサの数が増加している。それに伴い、上位の電子制御装置（ＥＣＵ）、例えばエンジン制御ＥＣＵとアクチュエータやセンサ（例えば燃料噴射装置）との間を接続するワイヤハーネスの重量およびコストも増大している。これに対し、燃費改善等のための軽量化要求から、ワイヤーハーネスを省配線化したいという要求が強まっている。以下、アクチュエータやセンサをアクチュエータ等と略して記載する。

上位のＥＣＵとアクチュエータ等との接続に用いられるワイヤハーネスの省配線化手法としては、従来は上位ＥＣＵとアクチュエータ等との間とを個別の配線で直結していたものを共通の通信配線で置き換え、時分割で情報を送受信する形とする手法が効果的である。このとき、アクチュエータ等の側にも通信機能を備える電子制御装置（以下、アクチュエータ側ＥＣＵ）が必要となる。

［動作タイミングとタイマ回路］
一方で、アクチュエータ等は上位ＥＣＵで定めた動作タイミングに応じて動作する必要がある。従来は上位ＥＣＵとアクチュエータ等との間とを個別の配線で直結していたため、上位ＥＣＵから所望のタイミングにて直接、動作の指示や測定信号の読み取りを行うことができた。しかし、省配線化のために時分割で情報を送受信する形式とすると、必ずしも上位ＥＣＵの意図したタイミングで目的のアクチュエータ等へ動作指示を送ることができないという課題が生じる。

これを解決するには、上位ＥＣＵからは動作すべきタイミングを表すタイマ閾値を送信し、アクチュエータ側ＥＣＵにはクロック信号に応じて時刻を表す値（タイマ値）をカウントする機能と、当該タイマ値とタイマ閾値とを比較してアクチュエータ等が動作するタイミングを判断する機能とを備えたタイマ回路を備え、このタイマ回路の定めるタイミングでアクチュエータ等を動作させる手法が有効である。このようにアクチュエータ側ＥＣＵにタイマ回路を備えることにより、省配線化を行ってもアクチュエータ等を上位ＥＣＵで定めた動作タイミングに応じて動作させることができる。

しかし、ここで実現できるタイミング精度はタイマ回路が用いるクロック信号の周波数精度に依存する。例えば、エンジン制御に用いるアクチュエータ等に要求されるタイミング精度は、エンジン制御ＥＣＵで定めたタイミングに対して０．１％以上の精度が必要とされる。一般には水晶発振子やセラミック発振子を用いた発振回路を利用することで、この周波数精度を満たしたクロック信号を発生させることができる。しかし、これらの発振子は集積回路（ＩＣ）への内蔵はできず外付けとする必要があり、コストおよびサイズの面で課題があった。一方で、ＩＣに内蔵可能な発振回路、例えばＲＣ（抵抗・コンデンサ）発振回路は一般に数十％の周波数誤差を含むため、そのまま用いることはできなかった。

［タイマ回路の補正による外付け素子削減］
これを解決する手法として、タイマ回路に生じる誤差を補正することで、クロック信号の周波数精度が悪くても所望のタイミング精度を実現する手法が有効である。これにより、クロック信号の発生源にＩＣに内蔵可能だが周波数精度の悪いＲＣ発振回路を用いることができ、アクチュエータ側ＥＣＵのコストおよびサイズを小さくすることができる。

このようなタイマ回路の補正手法として、例えば、特許文献１の第２実施形態（段落００８０〜００９２）に示されているような例が知られている。本特許文献では、上位ＥＣＵ（本特許文献中では「マイコン」）から入力される基準信号（本特許文献中では「通信クロック」）をもとに内部クロックの誤差ｅを算出し、それを上位ＥＣＵ（本特許文献中では「マイコン」）に送信してタイマ閾値（本特許文献中では「タイマ値」）を補正し、タイマ回路におけるタイミング精度を向上する例が示されている。

特開２０１０−６１４７０号公報

一方で、特許文献１に示された手法は上位ＥＣＵとアクチュエータ側ＥＣＵとの間の通信が問題なく行えることが前提となる。配線本数を減らすためには上位ＥＣＵとアクチュエータ側ＥＣＵとの間の通信に非同期式シリアル通信を用いることが有効であるが、一般にこの非同期式シリアル通信には５％程度のクロック周波数精度が必要となる。しかし、ＩＣに内蔵可能なＲＣ発振回路では一般的に数十％の周波数誤差が生じることもあり、そのままでは通信そのものが成り立たず、通信が成り立つことを前提としたタイマ補正手法は用いることができないという課題がある。

本発明の目的は、上位ＥＣＵとアクチュエータ側ＥＣＵとの間の通信が成り立っていない状態でもアクチュエータ側ＥＣＵのタイマ回路を補正し、タイミング精度を向上することのできるアクチュエータ側ＥＣＵ（電子制御装置）、もしくはそれを備えたアクチュエータまたはセンサを提供することにある。

本発明は、内部クロック信号を基に時刻を表す第一のタイマ値を生成する第一生成回路と、外部から入力される同期信号に応じて第一のタイマ値を記憶値として記憶するメモリと、前記記憶値を用いて前記第一のタイマ値を補正して第二のタイマ値を生成する第二生成回路と、記第二のタイマ値を基に動作タイミングを決定する決定回路と、を有することを特徴とする。

本発明によれば、クロック信号の発生源にＩＣに内蔵可能だが周波数精度の悪いＲＣ発振回路等を用いてもタイマ回路のタイミング精度を必要な精度に補正することができ、小型で低コストな電子制御装置、アクチュエータ、センサを提供することができる。

第１および第２の実施形態によるアクチュエータ側ＥＣＵ１の回路構成を表した回路ブロック図。 第１の実施形態によるタイマ回路における時系列でのタイマ値の変化を示したグラフ。 第２の実施形態によるタイマ回路における時系列でのタイマ値の変化を示したグラフ。 第２の実施形態によるタイマ回路における周波数誤差とタイマ値の残留誤差との関係を表したグラフ。 第３の実施形態によるアクチュエータ側ＥＣＵ１の回路構成を表した回路ブロック図。 第３の実施形態によるタイマ回路における周波数誤差とタイマ値の残留誤差との関係を表したグラフ。

以下、本発明に係る実施形態を図面を参照して説明する。

（第１の実施形態）
［全体構成と上位ＥＣＵ２の概要］
本実施形態によるアクチュエータ側ＥＣＵ１の回路構成と動作について、図１を用いて説明する。アクチュエータ側ＥＣＵ１は上位ＥＣＵ２およびアクチュエータ等３と接続され、上位ＥＣＵから通信経路２２１を介して送信されるタイマ閾値THをもとにアクチュエータ等３への動作信号１７２を出力するタイミングを決定する。

アクチュエータ側ＥＣＵ１の説明を行う前に、上位ＥＣＵ２の動作について簡単に説明する。上位ＥＣＵ２はその内部に基準発振回路部２１、通信回路を兼ねる制御演算回路２２、および基準タイマ回路２３を備える。制御演算回路２２は後述する基準タイマ値TC0に基づいてアクチュエータ等の動作タイミングを決定し、そのタイミングを表すタイマ閾値THを通信配線２２１を通じてアクチュエータ側ＥＣＵ１へ送信する。基準タイマ回路２３は、発振回路２１から入力される周波数がf0である基準クロック信号２１３に基づき、周期が予め定められた定期的な同期信号２７２をアクチュエータ側ＥＣＵ１に送信する。

具体的には基準カウンタ回路２３１、比較器２７１、および一定の同期信号閾値Csが記憶された同期信号閾値レジスタ２６１から構成され、基準カウンタ回路２３１は基準クロック信号２１３に応じて時刻を表す値（タイマ値）をカウントし、基準タイマ値TC0を出力する。図中の「CK」はクロック入力を、「R」はリセット入力を表す。比較器２７１はタイマ値TC0と同期信号閾値Csとを比較し、両者が一致するか、前者が後者より大きくなったタイミングで同期信号２７２をアクチュエータ側ＥＣＵ１に送信し、同時に基準カウンタ回路２３１をリセットする。このとき、同期信号２７２が出力される周波数をfsとしたとき、Cs=f0/fsの関係が成り立つ。

図１において同期信号２７２と通信経路２２１は別の線で記載しているが、これは論理的な違いを示したものであり、物理的に別の配線で実装される必要はなく、同期信号２７２と通信経路２２１とが同じ配線に多重化されて送信される形式でもよい。特に、通信経路２２１において省配線化のために時分割で情報を送受信する形式とする場合、時分割での送受信のために定期的な基準信号を用いることが一般的であり、この基準信号と同期信号２７２を兼ねることでシステムの簡易化が可能である。

［アクチュエータ側ＥＣＵ１の構成］
次に、本実施形態によるアクチュエータ側ＥＣＵ１の構成について説明する。アクチュエータ側ＥＣＵ１はその内部に内部発振回路部１１、通信回路１２、およびタイマ回路１３を有する。内部発振回路部１１は発振素子１１１、発振回路１１２から構成され、周波数がf1である内部クロック信号１１３を出力する。ここで、発振素子１１１および発振回路１１２にＩＣに集積化可能な発振回路形式、例えばＲＣ（抵抗・コンデンサ）発振回路を用いることで、タイマ回路１３を含む他の回路と同一のシリコンチップ上に集積化することができ、アクチュエータ側ＥＣＵ１の小型化・低コスト化を図ることができる。また、通信回路１２は後述する第二のタイマ値TC2に基づいた通信タイミングで上位ＥＣＵ２から通信経路２２１を介して送信されるタイマ閾値THを受信し、タイマ回路１３内のタイマ閾値レジスタ１６１に格納する。

タイマ回路１３は第一のカウンタ回路１３１、キャプチャレジスタ１３２、補正演算部１３３、第二のカウンタ１４１、閾値レジスタ１６１、および比較器１７１から構成される。第一のカウンタ回路１３１は内部クロック信号１１３に応じて時刻を表す値（タイマ値）をカウントし、第一のタイマ値TC1を出力する。また、同期信号２７２によりリセットされる。キャプチャレジスタ１３２は同期信号２７２を受信したタイミングで第一のタイマ値TC1の値をCR1として記憶する。補正演算部１３３は、CR1の値に基づき、後述する補正演算にて第一の補正値１３４を演算し出力する。第二のカウンタ１４１は、第一の補正値１３４を内部クロック信号１１３に応じて時刻を表す値（タイマ値）として累積加算し、第二のタイマ値TC2を出力する。また、同期信号２７２によりリセットされる。

第一のカウンタ１３１は、内部クロック信号１１３を基に時刻を表す第一のタイマ値を生成する第一生成回路に相当する。キャプチャレジスタ１３２は、外部から入力される同期信号に応じて第一のタイマ値を記憶値として記憶するメモリに相当する。補正演算部１３３及び第二のカウンタ１４１は、記憶値を用いて第一のタイマ値を補正して第二のタイマ値を生成する第二生成回路に相当する。比較器１７１は、第二のタイマ値を基に動作タイミングを決定する決定回路に相当する。

ここで、第一のカウンタ１３１と第二のカウンタ１４１との違いは、前者は内部クロック信号１１３が入力される度に固定の値(一般的には１)だけ加算するカウント動作を行うのに対し、後者は補正値１３４だけ加算する累積加算を行う点が異なる。補正値１３４は例えば固定小数点の値であり、この場合は第二のカウンタ１４１は固定小数点の加算動作を内部クロック信号１１３に応じて繰り返す動作を行う。この動作により、第二のタイマ値TC2の値は第一のタイマ値TC1に対して補正値１３４を乗算した値となる。

また、タイマ閾値レジスタ１６１は上位ＥＣＵ１から送信されたタイマ閾値THを記憶しており、比較器１７１はタイマ値TC1とタイマ閾値THとを比較し、両者が一致するか、前者が後者より大きくなったタイミングでアクチュエータ等３への動作信号１７２を出力する。

［補正演算の動作および補正効果］
次に、タイマ回路１３内にて行われる補正演算の動作および補正効果について、図２を用いて説明する。図２は、基準タイマ値TC0、第一のタイマ値TC1、および第二のタイマ値TC2の時系列における値の変化を表したグラフである。まず、基準タイマ値TC0は基準クロック信号２１３に従ってカウントアップされ、同期信号閾値Csにてリセットされ、同時に同期信号２７２を出力する。また、制御演算回路２２はこの基準タイマ値TC0に基づいてアクチュエータ等３の動作すべきタイミングを表すタイマ閾値THを決定する。

一方、第一のタイマ値TC1は内部クロック信号１１３に従ってカウントアップされ、同期信号２７２にてリセットされる。ここで、内部クロック１１３の周波数f1は基準クロック信号２１３の周波数f0との誤差が無いことが理想的ではあるが、実際には必ず誤差が存在し、特に発振素子１１１および発振回路１１２にＩＣに内蔵可能な発振素子および回路を用いた場合はこの誤差が大きくなる。仮に次に述べる補正演算を行わずに（無補正で）第一のタイマ値TC1を用いてアクチュエータ等３への動作信号１７２のタイミングを決定した場合、この誤差により上位ＥＣＵ２の意図したタイミングから大きくずれたタイミングとなってしまい、制御に支障をきたしてしまうことが懸念される。

以下、この誤差を補正するための補正演算について説明する。前述のf1とf0との間の誤差により、同期信号のタイミングにおける第一のタイマ値TC1は同期信号閾値Csと同一とはならず、下記の式１で表される値となる。
TC1=Cs×f1／f0 ・・・式１
キャプチャレジスタ１３２はこの値をCR1として記憶し、次に述べる補正演算にて活用する。

補正演算部１３３にて実施される補正演算は、この誤差による影響を補正し、第二のタイマ値TC2の値を基準タイマ値TC0の値に近づけることを目的とする。これは、第二のカウンタ１４１において加算される補正値１３４（記号CV1）に下記の式２で定まる値を用いることで実現できる。
CV1=Cs／CR1（ = f0／f1） ・・・式２
これにより、第二のカウンタ１４１にてこの補正値１３４を内部クロック信号１１３毎に加算を行う際に基準クロック信号１１３の周波数f0と内部クロック信号２１３の周波数f1との誤差の影響がキャンセルされ、TC2の値とTC0の値を等しくすることができる。

この結果、ＩＣに内蔵可能な発振回路を用いることで内部クロック信号１１３と基準クロック信号２１３との誤差が大きい場合においてもアクチュエータ等３への動作信号１７２を出力するタイミングを上位ＥＣＵ２の意図したタイミングに補正することができる。特に、誤差が大きく起動時には通信経路２２１における通信が成り立たない場合においても、同期信号２７２さえ受信することができれば補正処理により第二のタイマ値TC2の値の誤差を低減でき、その結果として通信回路１２の通信タイミングを制御演算回路２２と合わせることができ、通信を成り立たせることが可能となる。

ここで、補正値１３４（CV1）の演算には同期閾値CsとCR1の逆数との乗算が含まれる。一般に乗算を行うには大きな規模の回路が必要となるが、Csの値に2のべき乗を用いることで乗算処理を小規模な回路で実現できる桁シフト処理で置き換えることができ、この乗算処理に要する回路規模を削減することができる。

なお、本実施形態によるアクチュエータ側ＥＣＵ１はアクチュエータ等３と別に実装されていてもよいし、アクチュエータ等３と一体となって実装されていてもよい。後者の場合、両者を接続するための配線を短くする、または両者を直結することができ、配線本数を削減し、車両の軽量化をさらに進めることができる。

（第２の実施形態）
次に、本実施形態によるアクチュエータ側ＥＣＵ１にて行われる補正演算を別の形式で行う例について説明する。

［補正演算の動作および残留誤差］
本実施形態におけるアクチュエータ側ＥＣＵ１の構成は、補正演算部１３３における処理を除いて第１の実施形態と同一である。以下、第１の実施形態と比べた時の差異を中心に補正演算部１３３における動作および補正効果について図３を用いて説明する。

本実施形態における補正演算部１３３は、第１の実施形態と同様にキャプチャレジスタ１３２の値CR1をもとに補正値１３４(CV1)を演算するが、この演算において式２の代わりに下記の式３で定まる値を用いる点が異なる。
CV1=(2-CR1/Cs)（ ≒ f0/f1） ・・・式３
式３は式２をCR1に関して線形近似して得られるものであり、この補正値１３４(CV1)を用いて得られる第二のタイマ値TC2には、基準タイマ値TC0に対し、近似に由来した残留誤差R2が存在する。

この残留誤差について、図４を用いて説明する。図４はf1のf0に対する周波数誤差比e(e=(f1-f0)/f0)と各タイマ値における基準タイマ値TC0に対する残留誤差との関係を表したグラフである。図示したように、CR1の値がCsの値との差が小さい、すなわち周波数誤差比eが小さい場合は第二のタイマ値TC2の残留誤差R2は小さいが、差が大きい場合は残留誤差が大きくなり、その値は周波数誤差比eの2乗となる。例えば、周波数誤差比eが10%存在する場合、第二のタイマ値TC2に1%の残留誤差R2が補正しきれずに残る。

なお、この残留誤差Rは、f1とf0が一致する(e=0)場合におけるアクチュエータ等３への動作信号１７２の出力タイミングをT0、f1がf0に対して周波数誤差比eを含む場合におけるアクチュエータ等３への動作信号１７２の出力タイミングをT1としたとき、下記の式４によっても表すことができる。
R=(T1-T0)/T0 ・・・式４

［ハードウェア実装上の利点］
このように本実施形態においては残留誤差が存在するというデメリットが存在するが、一方で実装上の大きなメリットが存在する。それは、補正演算部１３３において必要な回路が第１の実施形態と比べて大幅に簡易なもので実現できる点である。これは、第一の実施例でのCV1の演算（式２）にはCR1の逆数を求める、すなわち除算が含まれていたのに対し、本実施形態でのCV1の演算（式４）にはCsによる除算と2という定数との減算とから構成されることによる。すなわち、変数であるCR1の除算処理は比較的大規模な回路を要するのに対し、定数であるCsによる除算処理はCsの値に2のべき乗を用いることで小規模な回路で実現できる桁シフト処理で置き換えることができ、減算処理も比較的小規模な回路で実現できるからである。このような構成をとることにより、アクチュエータ側ＥＣＵ２を構成する演算回路の規模を少なくすることができ、装置の低コスト化を図ることができる。

（第３の実施形態）
次に、第２の実施形態におけるアクチュエータ側ＥＣＵ１にて行われる補正演算を発展させ、残留誤差を低減できる例について説明する。

［アクチュエータ側ＥＣＵ１の構成］
本実施形態におけるアクチュエータ側ＥＣＵ１の構成は、タイマ回路１３において、第二のカウンタ１４１と比較器１７１との間にもう一段階の一連の補正回路が挿入されている点が第２の実施形態と異なる。以下、第２の実施形態と比べた時の差異を中心にタイマ回路１３の構成について図５を用いて説明する。

本実施形態におけるタイマ回路１３は、第２の実施形態でのタイマ回路１３を構成する要素に加えて、もう一段階の一連の補正回路として第二のキャプチャレジスタ１４２、第二の補正演算部１４３、および第三のカウンタ１５１が追加されている。また、通信回路１２がその通信タイミングを決定する際に基づくタイマ値は後述する第三のタイマ値TC3となっている。

次に、この追加部分の動作について説明する。第二のキャプチャレジスタ１４２は同期信号２７２を受信したタイミングで第二のタイマ値TC2の値をCR2として記憶する。第二の補正演算部１４３は、CR2の値に基づき、下記の式５に基づく補正演算にて第二の補正値１４４(CV2)を演算し出力する。
CV2=(2-CR2/Cs) ・・・式５
第三のカウンタ１５１は、第二の補正値１４４を内部クロック信号１１３に応じて時刻を表す値（タイマ値）をカウントし、第三のタイマ値TC3を出力する。また、同期信号２７２によりリセットされる。比較器１７１はこうして得られた第三のタイマ値TC3をとタイマ閾値THとを比較し、両者が一致するか、前者が後者より大きくなったタイミングでアクチュエータ等３への動作信号１７２を出力する。

［補正演算の動作および補正効果］
次に、本実施形態における補正演算の動作および実現される補正効果について、図６を用いて説明する。図６は、図４の内容にさらに第三の補正値TC3における残留誤差R3との関係を追加したグラフである。本実施例においては、第二のタイマ値TC2における誤差低減効果をもう一段階の一連の補正回路を挿入することで向上させ、第三のタイマ値TC3に残留する誤差をさらに低減することができる。具体的には、第三のタイマ値TC3に残留する誤差は周波数誤差比eの4乗となる。例えば、周波数誤差比eが10%存在する場合でも、第三のタイマ値TC3の残留誤差R3を0.01%まで低減することができる。

このように一連の補正回路がカスケード(直列)に配置されることにより、回路規模は若干増えるものの、補正後にタイマ値に残留する誤差を大いに低減することができる。結果、周波数誤差が大きいＩＣに内蔵可能な発振回路を用いても必要なタイミング精度を容易に実現することができ、アクチュエータ側ＥＣＵ１の小型化・低コスト化を図ることができる。

なお、本実施形態では一連の補正回路を二段階カスケードさせた例にて説明したが、このカスケード段数は必要に応じて三段階、四段階・・・と増やすことができる。これにより、残留誤差の大きさもそれぞれ周波数誤差比eの8乗、16乗とすることができ、さらなる誤差低減を実現することができる。

１：アクチュエータ側ＥＣＵ、２：上位ＥＣＵ、３：アクチュエータ等
１１：内部発振回路部、１２：通信回路、１３：タイマ回路
１３１：第一のカウンタ回路、１３２：キャプチャレジスタ、１３３：補正演算部
１４１：第二のカウンタ回路、１４２：第二のキャプチャレジスタ、１４３：第二の補正演算部
１５１：第三のカウンタ回路、１６１：タイマ閾値レジスタ、１７１：比較器
２１：基準発振回路部、２２：制御演算回路、２３：基準タイマ回路

Claims (15)

1. 内部クロック信号を基に、時刻を表す第一のタイマ値を生成する第一生成回路と、
   外部から入力される同期信号に応じて第一のタイマ値、を記憶値として記憶するメモリと、
   前記記憶値を用いて前記第一のタイマ値を補正して第二のタイマ値を生成する、第二生成回路と、
   前記第二のタイマ値を基に動作タイミングを決定する決定回路と、
   を有することを特徴とする電子制御装置。
2. 請求項１に記載の電子制御装置において、
   第二生成回路は、前記記憶値を基に演算された補正値を前記第一のタイマ値に加算することで第二のタイマ値を生成する、ことを特徴とする電子制御装置。
3. 請求項１に記載の電子制御装置において、
   前記内部クロック信号を生成する発振素子および発振回路と、
   前記同期信号を受信するための通信回路と、を備え、
   前記決定回路は、前記通信回路を介して他の制御装置から入力される前記タイマ閾値と、前記第二のタイマ値とに基づいて前記出力タイミングを決定することを特徴とする電子制御装置。
4. 請求項２に記載の電子制御装置において、
   前記第二生成回路は、内部クロック信号を受信する度に、前記補正値を前記第一のタイマ値に加算して、前記第二のタイマ値を生成することを特徴とする電子制御装置
5. 請求項１に記載の電子制御装置において、
   前記内部クロックを生成する発振素子及び発振回路と、前記第二生成回路とがシリコンチップ上に集積されていることを特徴とする電子制御装置。
6. 請求項３に記載の電子制御装置において、
   前記同期信号は、前記タイマ閾値の伝達に用いられる配線と同じ配線を用いて伝達されることを特徴とする電子制御装置。
7. 請求項２に記載の電子制御装置において、
   車両に搭載されることを特徴とする電子制御装置。
8. 請求項３に記載の電子制御装置において、
   前記他の制御装置において基準とするクロックの周波数をf0、
   前記同期信号の周波数をfsとしたとき、それらの比を表すCs=f0/fsの値が2のべき乗であることを特徴とする電子制御装置。
9. 請求項１に記載の電子制御装置において、
   前記記憶値を用いた前記第一のタイマ値の補正演算は乗算によるものであることを特徴とする電子制御装置。
10. 請求項９に記載の電子制御装置において、
    前記同期信号を受信した時点での前記第一のタイマ値がCR1であったとき、前記補正値CV1を下式をもとに演算することを特徴とする電子制御装置。
    CV1=Cs/CR1
11. 請求項９に記載の電子制御装置において、
    前記同期信号を受信した時点での前記第一のタイマ値がC11であったとき、
    前記補正値CV1を下式をもとに演算することを特徴とする電子制御装置。
    CV1=(2-CR1/Cs)
12. 請求項１１に記載の電子制御装置において、
    前記同期信号と前記第二のタイマ値との関係からさらに第二の補正値を算出し、前記第二のタイマ値に前記第二の補正値を乗じて第三のタイマ値を生成することを特徴とする電子制御装置。
13. 請求項１に記載の電子制御装置において、
    前記他の制御装置において基準とするクロックの周波数がf0であるとき、前記内部クロックの周波数がf0と一致する際の出力タイミングをT0、f0と異なる周波数f1であるときの出力タイミングをT1とし、残留誤差RをR=(T1-T0)/T0と定義したとき、残留誤差Rが整数nを用いてR=((f1-f0)/f0)^nの関係で表すことができ、nが2より大きい整数であることを特徴とする電子制御装置。
14. 請求項１に記載の電子制御装置を備えることを特徴とするアクチュエータ。
15. 請求項１に記載の電子制御装置を備えることを特徴とするセンサ。

Images