KR200202601Y1 - 시스템 유니트간 데이터전송에서 기준신호를 자체적으로생성하는 버퍼링 장치 - Google Patents

Abstract

본 고안은 시스템내 각 보드간 다중화/역다중화를 통한 데이터 통신시 탄성버퍼에서 다중화를 위한 기준신호를 자체적으로 생성하도록 함으로써, 외부의 장치에서 별도의 기준신호를 받지 않고도 데이터의 다중화/역다중화를 수행하기에 적당하도록 한 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치를 제공하기 위한 것으로, 이러한 본 발명은, 데이터 전송보드에서 입력데이터와 함께 전송되는 클럭신호를 카운트하여 상기 카운트된 값을 출력하는 래치 카운터부와; 데이터 수신보드 자체의 클럭신호를 카운트하여 상기 카운트된 값을 출력하는 활성신호 카운터부와; 상기 래치 카운터부와 활성신호 카운터부에서 출력되는 카운트값의 차이가 일정범위를 넘어서면 기준신호를 생성하여 상기 래치 카운터부와 활성신호 카운터부로 각각 출력하는 기준신호 생성부와; 데이터 전송보드에서 역다중화되어 전송되는 입력데이터를 래치하였다가 상기 래치카운터부의 카운트값과 활성신호 카운터부의 카운트값이 일정한 범위내에 있는 경우에 상기 래치된 데이터를 다중화부로 출력하는 데이터 래치부와; 상기 데이터 래치부에서 출력되는 데이터를 다중화하여 유효한 데이터를 복원하는 다중화부로 구성되어, 탄성버퍼가 자체적으로 기준신호를 생성함으로써 역다중화된 데이터를 다중화하는 과정에서 클럭위상차에 의한 데이터 손실을 방지할 수 있게 된다.

Description

시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치 {Apparatus for elastic buffer generating synchronous signal in data transmission between system units}

본 고안은 시스템 유니트간 데이터 전송에 사용되는 버퍼(Buffer)에 관한 것으로, 특히 시스템내 각 보드간 데이터 통신시 다중화/역다중화(Multiplexing/Demultiplexing)가 이루어지는 경우에 보드간 클럭위상차를 보상하기 위해 사용되는 탄성버퍼(Elastic Buffer)에서 다중화를 위한 기준신호를 자체적으로 생성하도록 함으로써, 외부의 장치에서 별도의 기준신호를 받지 않고도 데이터의 다중화/역다중화를 수행하기에 적당하도록 한 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치에 관한 것이다.

일반적으로 통신시스템 등에서는 다양한 기능을 수행하는 다수의 보드를 구비하게 되는데, 이때 각 보드에서 처리된 데이터 또는 특정 동작의 결과를 통지하는 각종의 신호를 다른 보드와 교환할 필요가 있게 된다.

즉, 하나의 보드에서 처리된 데이터는 적절한 수단을 통하여 다른 보드가 인식할 수 있는 신호로 변환되어 해당 보드로 입력된다. 그러면 해당 보드는 전송되는 신호를 가공처리하여 다른 보드 또는 외부장치로 전송함으로써, 시스템내 각 보드간의 데이터 통신이 수행되는 것이다.

이때 시스템내 구비된 다수의 보드는 각각 다른 클럭을 사용하게 된다. 즉, 특정의 보드에 구비되는 클럭생성기는 해당 보드의 각 기능부의 동작에 필요한 클럭신호를 생성하여 공급하게 되고, 상기 클럭신호에 따라 각 기능부에서 데이터 처리동작이 수행된다. 이때 특정 보드에서 생성된 클럭신호는 해당 보드에서만 사용되고 다른 보드의 기능부에는 영향을 미치지 않는 것이 일반적이다.

따라서 시스템내 특정 보드에서 전송되는 역다중화된 데이터를 다른 보드에서 수신하여 다중화함으로써 유효한 데이터를 복원하기 위해서는 역다중화되어 전송되는 각 데이터간의 연관관계를 지시하는 신호가 필요하게 된다. 그래서 역다중화된 데이터가 다른 보드로 전송하는 경우에는 역다중화된 데이터의 다중화를 위한 기준신호를 함께 전송함으로써, 다른 보드가 상기 전송되는 데이터를 수신하여 해석할 수 있도록 한다. 이때 수신측에서는 역다중화된 데이터와 함께 전송되는 기준신호에 따라 다중화 동작을 제어할 기능부가 필요하게 된다.

첨부된 도1은 일반적인 시스템 유니트의 블록구성도로써, 상기 도1에 도시된 바와 같이 일측의 보드에 구비된 역다중화부(11)가 일련의 데이터를 역다중화하여 다른 보드로 전송하게 된다. 다른 보드의 다중화부(12)는 상기 전송된 데이터를 수신하여 상기 데이터중에 포함된 특정의 기준신호에 따라 다중화를 수행하여 다수의 신호로 분산되었던 데이터를 역다중화 이전의 데이터로 복원하게 된다. 즉, 다수의 보드간에 다량의 신호교환이 수행될 때에는 전송데이터의 품질향상이나 처리속도의 한계 등에 따른 데이터 전송의 효율성을 위하여 데이터를 다중화하여 전송하게 되는데, 상기 다중화된 데이터의 역다중화를 위한 기준신호는 버퍼링장치에 의해 데이터에 포함되어 전송되는 것이다.

이하, 종래기술에 의한 시스템 유니트간 데이터전송에서 사용되는 버퍼링 장치를 설명한다.

먼저, 도2는 종래기술에 의한 시스템 유니트간 데이터 전송에서 사용되는 버퍼링장치의 블록구성도이다.

상기 도2에 도시된 바와 같이 종래장치는, 데이터 전송보드와 데이터 수신보드간의 클럭위상차를 보상하기 위한 복수개의 카운터부(21)(22)와; 데이터 전송보드에서 역다중화되어 전송되는 복수의 데이터를 래치하였다가 상기 복수개의 카운터부(21)(22)의 제어신호에 따라 다중화부(24)로 출력하는 데이터 래치부(23)와; 상기 데이터 래치부(23)에서 출력되는 데이터를 다중화하여 유효한 데이터로 복원하는 다중화부(24)로 구성된다.

이와 같은 구성에 따른 장치의 동작을 설명하면 다음과 같다.

보드와 보드간의 데이터 전송시 각 보드에서 사용되는 클럭이 서로 동일한 주파수를 갖는 경우에도 각 클럭간에는 위상차가 존재하게 된다. 따라서 데이터 전송보드에서 데이터를 역다중화하여 분할된 다수의 데이터를 전송하고, 데이터 수신보드의 다중화부(24)에서 상기 분할된 데이터를 다중화하는 것만으로는 원래의 데이터를 추출할 수 없고, 클럭데이터의 마진감소로 인한 데이터 손실이 발생할 수도 있다.

그래서 종래에는 탄성버퍼(Elastic Buffer) 회로를 이용하여 데이터 수신보드와 데이터 전송보드간의 클럭위상차를 보상하고 수신되는 데이터를 다중화하게 된다. 이러한 탄성버퍼는 데이터 수신보드로 수신되는 데이터를 래치하고 있다가 데이터 전송보드와 데이터 수신보드간 클럭 위상차가 보상되는 시점에 데이터 수신보드내 클럭에 따라 데이터를 읽는 회로이다.

이때 상기 수신데이터를 일정시간 래치하도록 하기 위하여 기준신호가 이용되는데, 기준신호로는 데이터 전송보드에서 데이터와 함께 전송하거나 시스템내 클럭유니트에 의해 생성되어 모든 보드로 공급된다. 상기 기준신호로는 프레임신호(Frame Pulse)나 바이트 단위의 펄스 등이 사용된다.

즉, 도2에서 데이터 수신보드의 탄성버퍼는 데이터 전송보드로부터 수신되는 N개의 입력데이터를 데이터 래치부(23)에서 래치함으로써 데이터 전송보드와 데이터 수신보드간의 클럭위상차 보상을 위한 시간을 확보하게 된다. 상기 데이터 래치부(23)가 입력데이터를 래치하는 동작은 제2 카운터부(22)가 데이터 전송보드의 클럭신호에 따라 데이터 래치신호(DATA LATCH)를 출력함으로써 제어된다.

그리고 제1 카운터부(21)는 데이터 수신보드의 클럭생성기에서 공급되는 클럭신호를 카운트하여 래치활성화 신호(LATCH ENABLE)를 데이터 래치부(23)로 출력하게 된다. 이처럼 제1 카운터부(21)와 제2 카운터부(22)는 각각 사용하는 클럭이 다르게 된다.

이와 같이 데이터 전송보드와 데이터 수신보드의 각 클럭위상차를 보상할 수 있는 시점이 탐색되는 동안 데이터 래치부(23)는 입력데이터를 래치하였다가 클럭위상차의 보상이 가능하게 되는 시점이 되면, 래치된 입력데이터를 다중화부(24)로 출력하게 된다. 다중화부(24)는 데이터 래치부(23)에서 출력되는 데이터를 다중화하여 분할되기 이전의 원래 데이터를 복원하게 된다.

그러나 상기 설명한 종래의 장치는 데이터 수신보드가 수신되는 입력데이터를 해당 보드내에서 사용하는 클럭신호에 따라 다중화하기 위해서는 데이터 수신보드내 제1 및 제2 카운터부간 클럭신호 카운트 동작의 시작점을 일치시키기 위한 기준신호를 외부로부터 공급받아야만 하는 한계가 있었다. 따라서 기준신호의 전송과정에서 발생하는 전송오류 또는 신호왜곡 등으로 인해 데이터 수신보드가 기준신호를 안정적으로 수신하지 못하는 경우에는 역다중화된 신호의 다중화 동작에서 데이터 손실이 발생될 수 있는 문제점이 있었다.

이에 본 고안은 상기와 같은 종래의 제반 문제점을 해소하기 위해 제안된 것으로, 본 고안의 목적은 시스템내 각 보드간 데이터 통신시 다중화/역다중화가 이루어지는 경우에 보드간 클럭위상차를 보상하기 위해 사용되는 탄성버퍼에서 다중화를 위한 기준신호를 자체적으로 생성하도록 함으로써, 외부의 장치에서 별도의 기준신호를 받지 않고도 데이터의 다중화/역다중화를 수행하기에 적당하도록 한 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치를 제공하는 데 있다.

상기와 같은 목적을 달성하기 위하여 본 고안에 의한 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치는, 데이터 전송보드에서 입력데이터와 함께 전송되는 클럭신호를 카운트하여 상기 카운트된 값을 출력하는 래치 카운터부와; 데이터 수신보드 자체의 클럭신호를 카운트하여 상기 카운트된 값을 출력하는 활성신호 카운터부와; 상기 래치 카운터부와 활성신호 카운터부에서 출력되는 카운트값의 차이가 일정범위를 넘어서면 기준신호를 생성하여 상기 래치 카운터부와 활성신호 카운터부로 각각 출력하는 기준신호 생성부와; 데이터 전송보드에서 역다중화되어 전송되는 입력데이터를 래치하였다가 상기 래치카운터부의 카운트값과 활성신호 카운터부의 카운트값이 일정한 범위내에 있는 경우에 상기 래치된 데이터를 다중화부로 출력하는 데이터 래치부와; 상기 데이터 래치부에서 출력되는 데이터를 다중화하여 유효한 데이터를 복원하는 다중화부로 이루어짐을 그 기술적 구성상의 특징으로 한다.

도1은 일반적인 시스템 유니트의 블록구성도이고,

도2는 종래기술에 의한 시스템 유니트간 데이터 전송에서 사용되는 버퍼링장치의 블록구성도이며,

도3은 본 고안의 일실시예에 의한 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치의 블록구성도이고,

도4는 도3에 의한 장치의 동작파형의 예시도이고,

도5는 도4의 동작파형에서 래치된 데이터를 읽는 범위를 상세히 보인 파형예시도이며,

도6은 도3에서 기준신호 생성부의 신호처리에 대한 회로상세도이고,

도7은 도3에 의한 장치의 각 신호처리를 위한 회로구성도이다.

* 도면의 주요 부분에 대한 부호의 설명 *

31 : 래치 카운터부 32 : 활성신호 카운터부

33 : 기준신호 생성부 34 : 데이터 래치부

35 : 다중화부

이하, 상기와 같은 본 고안에 의한 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치의 기술적 사상에 따른 일실시예에 의거 본 고안의 구성 및 동작을 설명하면 다음과 같다.

먼저, 도3은 본 고안의 일실시예에 의한 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치의 블록구성도이고, 도4는 도3에 의한 장치의 동작파형의 예시도이고, 도5는 도4의 동작파형에서 래치된 데이터를 읽는 범위를 상세히 보인 파형예시도이며, 도6은 도3에서 기준신호 생성부의 신호처리에 대한 회로상세도이고, 도7은 도3에 의한 장치의 각 신호처리를 위한 회로구성도이다.

상기 도3에 도시된 바와 같이 본 고안의 적절한 일실시예는, 데이터 전송보드에서 입력데이터와 함께 전송되는 클럭신호를 카운트하여 상기 카운트된 값을 출력하는 래치 카운터부(31)와; 데이터 수신보드 자체의 클럭신호를 카운트하여 상기 카운트된 값을 출력하는 활성신호 카운터부(32)와; 상기 래치 카운터부(31)와 활성신호 카운터부(32)에서 출력되는 카운트값의 차이가 일정범위를 넘어서면 기준신호를 생성하여 상기 래치 카운터부(31)와 활성신호 카운터부(32)로 각각 출력하는 기준신호 생성부(33)와; 데이터 전송보드에서 역다중화되어 전송되는 입력데이터를 래치하였다가 상기 래치카운터부(31)의 카운트값과 활성신호 카운터부(32)의 카운트값이 일정한 범위내에 있는 경우에 상기 래치된 데이터를 다중화부(35)로 출력하는 데이터 래치부(34)와; 상기 데이터 래치부(34)에서 출력되는 데이터를 다중화하여 유효한 데이터를 복원하는 다중화부(35)로 구성된다.

이와 같이 구성되는 장치의 동작을 설명하면 다음과 같다.

본 고안은 데이터 전송보드에서 데이터를 역다중화하여 복수의 분할된 데이터로써 전송하는 경우에 상기 전송되는 데이터와 함께 기준신호를 전송하지 않아도 데이터 전송보드와 데이터 수신보드간의 클럭위상차를 보상하는 탄성버퍼를 구현할 수 있다. 본 고안에서 기준신호는 기준신호 생성부(33)에서 생성되어 래치카운터부(31)와 활성신호 카운터부(32)로 공급되어 상기 각 카운터부(31)(32)의 클럭카운트의 시작점을 일치시키는 기준이 된다.

즉, 래치 카운터부(31)는 기준신호 생성부(33)의 기준신호에 동기되어 동작하여 데이터 전송보드의 클럭주파수를 카운트함으로써, 래치카운트(LATCH COUNT) 신호를 데이터 래치부(34)로 출력하고 클럭카운트는 기준신호 생성부(33)로 전송한다. 그리고 활성신호 카운터부(32)는 기준신호 생성부(33)의 기준신호에 동기되어 동작하여 데이터 수신보드 자체에서 사용되는 클럭신호를 카운트함으로써, 활성신호(ENABLE)를 데이터 래치부(34)로 출력하고, 클럭카운트는 기준신호 생성부(33)로 전송한다.

상기에서 기준신호 생성부(33)에서 전송되는 기준신호에 따라 동기됨으로써 래치 카운터부(31)와 활성신호 카운터부(32)의 각 클럭신호에 대한 카운트 시작점이 일치되면, 데이터 전송보드에서 전송되는 입력데이터를 데이터 수신보드의 자체클럭으로 읽고 다중화할 수 있게 된다.

그리고 기준신호 생성부(33)는 래치 카운터부(31)와 활성신호 카운터부(32)의 클럭카운트 값을 서로 비교하여 두 개의 클럭간 위상차를 보상할 수 있는 시점을 가리키는 기준신호를 생성하여 상기 각 카운터부(31)(32)로 출력하여 위상차의 보상을 위한 카운트의 시작점을 동기화시키게 된다. 즉, 기준신호 생성부(33)는 기준신호를 생성하여 각 카운터부(31)(32)의 카운트 시작점을 제어함으로써, 데이터를 송수신하는 각 보드간의 클럭위상차의 보상이 가능하도록 하게 되는 것이다.

그래서 래치 카운터부(31)와 활성신호 카운터부(32)에서 각각 출력되는 래치카운트 신호(LATCH COUNT)와 활성신호(ENABLE)는 데이터 래치부(34)의 입력데이터에 대한 래치동작을 제어하여 입력데이터 중에서 보드간 클럭위상차가 보상되는 시점에 이르는 데이터(SELECTED DATA)를 읽어 다중화부(35)로 출력하도록 한다.

보드간 클럭위상차의 보상시점에 데이터 래치부(34)에서 출력되는 데이터는 다중화부(35)의 다중화동작에 의하여 역다중화되기 전의 데이터로 복원되고, 상기 다중화된 데이터는 데이터 수신보드내의 다른 기능부로 전송되어 데이터 처리동작의 대상이 된다.

상기 설명한 동작에 따른 동작파형은 도4에 예시되어 있으며, 상기 예시는 2비트로 분할 전송된 데이터를 다중화하는 경우의 동작파형을 보인 것이다. 이때 2비트로 분할되어 전송되는 데이터는 각각 'H'와 'L'로 구분하여 표기한다.

도4에서 데이터 전송보드의 클럭주파수를 51.84MHz라 하면, 전송되는 데이터는 2비트로 분할되므로 데이터 전송보드는 25.92MHz의 주파수를 갖는 클럭신호를 상기 전송되는 데이터와 함께 전송하게 된다. 이에 따라 데이터 수신보드로 입력되는 데이터는 25.92MHz의 클럭주파수를 갖고 데이터 수신보드 자체의 클럭주파수는 51.84MHz인 경우를 설명한다.

이와 같이 데이터 전송보드에서 데이터와 함께 클럭신호를 전송하게 되면, 상기 전송된 클럭신호는 데이터 수신보드의 자체 클럭신호에 대하여 위상차를 갖게 되는데, 통상적으로 상기 위상차의 정도는 확정된 값으로 예측하기 어렵다. 그래서 상기 클럭위상을 상호비교하여 위상차를 보상할 수 있도록 하는 기준신호가 필요하고, 기준신호는 클럭카운트의 시작점을 가리키게 된다.

두 개의 클럭신호간의 위상차를 예측할 수 없는 상태에서 기준신호에 따라 카운트를 시작한 래치 카운터부(31)는 입력데이터를 8비트씩 래치함으로써, 2비트의 데이터를 8비트의 데이터로 변환하게 된다. 즉, 입력데이터가 2비트로 분할되어 있으므로 25.92MHz 클럭신호의 4주기 동안 입력데이터를 래치함으로써, 수신되는 데이터의 첫 번째 래치동작에서는 DATA H0와 DATA L0를 각각 DATA H4와 DATA L4가 입력되기 직전까지 래치하며, 전송되는 DATA H1와 DATA L1를 DATA H5와 DATA L5의 입력직전까지 래치하는 동작 및 이어지는 데이터의 래치동작도 상기와 같이 진행된다.

상기에서 8비트로 래치된 데이터는 클럭위상차에 의한 데이터 손실을 방지하기 위하여 데이터의 중앙부분에서 데이터를 읽게 된다.

도5는 래치된 8비트의 데이터를 중앙부분에서 읽는 동작의 파형을 상세히 도시한 것으로, 25.92MHz의 클럭신호에 따라 래치되는 입력데이터는 데이터 래치가 시작된 다음의 클럭신호에서부터 2주기의 클럭신호 동안에 데이터를 읽게 된다. 그리고 상기와 같이 데이터를 중앙부분에서 읽을 때 앞뒤로 각 1주기씩의 클럭신호를 완충시키게 되는데, 이처럼 완충대를 두는 것은 2비트로 구성된 입력데이터를 클럭위상차에 의해 불완전하게 읽을 최대의 범위가 25.92MHz 클럭신호의 1주기 내이기 때문이다.

래치된 데이터의 중앙부분에서 데이터를 읽기 위해서는 활성신호 카운트(ENABLE_COUNT)와 래치 카운트(LATCH_COUNT)가 25.92MHz 클럭신호의 1주기범위내에서 동기되면, 래치된 DATA H0는 ENABLE_COUNT의 4번째 주기가 시작되는 점에서 읽혀지고 ENABLE_COUNT의 5번째 주기가 시작되는 점에서는 래치된 DATA L0가 읽혀짐으로써 클럭위상차를 보상할 수 있게 된다.

이러한 동작파형에서 활성신호 카운트(ENABLE_COUNT)와 래치 카운트(LATCH_COUNT)의 시작점을 25.92MHz 클럭신호의 1주기 이내에서 동기시키기 위한 기준신호는 기준신호 생성부(33)에서 생성된다. 기준신호 생성부(33)는 래치 카운터부(31)와 활성신호 카운터부(32)에서 각각 카운트된 활성신호 카운트(ENABLE_COUNT)와 래치 카운트(LATCH_COUNT)를 비교하여 일정범위를 넘어서게 되면, 상기 두 개의 카운터부(31)(32)로 기준신호를 출력함으로써 동시에 리셋(Reset)시키게 된다.

상기에서 두 개의 카운터부(31)(32)에서 카운트되는 클럭신호간의 주파수차는 항상 일정하게 유지되므로, 기준신호가 입력되어 두 개의 카운터부(31)(32)가 동시에 리셋되면 클럭위상차의 보상시점이 거의 일정하게 유지되는 상태가 지속된다. 클럭신호간의 동기화가 수행된 후에 외부적인 요인으로 클럭신호의 위상이 왜곡되거나 시스템 보드의 클럭이상에 의해 활성신호 카운트(ENABLE_COUNT)와 래치 카운트(LATCH_COUNT)의 카운트값의 차이가 일정범위를 넘어서게 되면, 기준신호 생성부(33)가 기준신호를 생성하여 출력하게 된다. 즉, 데이터 전송과정에서 발생한 클럭이상이나 데이터 수신보드 자체내의 클럭이상이 발생하는 경우에도 자체적인 기준신호를 사용함으로써, 클럭이상에 의한 전송데이터의 손실이 발생하는 현상을 방지할 수 있는 것이다.

이러한 동작은 도6 및 도7에 도시된 회로도로써 구체화되는데, 먼저 도6을 보면, 제1 카운터(41)와 제2 카운터(44)에서 클럭신호 25MCLK와 50MCLK를 각각 카운트하게 된다. 상기 각 카운터(41)(44)에 의한 카운트 결과는 제1 분할부(42)와 제2 분할부(45)에서 각각 8비트의 데이터로 출력되고, 상기 각 분할부(42)(45)에서 출력되는 8비트의 데이트는 제1 래치(43)와 제2 래치(46) 및 제3 래치(47)에서 래치된 후 출력된다.

이때 상기 각 카운터(41)(44)의 카운트 동작은 리셋신호(MUXCNT RST)에 의해 재설정 동작이 수행됨으로써 카운트 시작점을 일치시키게 되는데, 상기 리셋신호(MUXCNT RST)는 상기 제1 래치(43)에서 출력되는 활성화 신호(EN_3_2B)가 플립플롭(48)과 제3 카운터(49)를 통해 처리된 후 카운트 비교부(50)에서 제2 래치(46)와 제3 래치(47)의 출력신호(EBUF_0EN)와 비교됨으로써 생성된다.

그리고 도7을 보면, 상기와 같이 생성되는 활성신호(EN_0_2B, EN_1_2, BEN_2_2B, EN_3_2B)는 8비트의 데이터로 래치된 입력데이터의 래치 및 출력을 유발하기 위하여 8개의 플립플롭(51~58)으로 입력된다. 상기 8개의 플립플롭(51~58)에서 래치되어 출력되는 신호(B2_D0, B2_D1, ... , B2_D7)는 상기 도6의 제2 래치(46) 및 제3 래치(47)에서 출력되는 래치신호(EBUF_0EN, ... , EBUF_6EN, EBUF_7EN)와 비교된 후 클럭위상차의 보상시점에서 다중화 활성신호(MUXD)를 출력하게 된다. 상기 클럭위상차의 보상시점을 찾기 위한 비교동작은 복수개의 논리곱 연산기와 복수개의 래치(59)(60)와 논리합 연산기 및 플립플롭(61)의 연속적인 동작으로 수행된다.

이때 상기 복수개의 논리곱 연산기로 입력되는 신호는 8개의 플립플롭(51~58)의 출력신호에 대해 래치신호(EBUF_0EN, ... , EBUF_6EN, EBUF_7EN)의 중간부분의 신호를 논리곱 연산하게 된다. 예를 들어 B2_D4와 EBUF_0EN이 연산되는 것으로, 이와 같은 동작은 8비트의 데이터를 중간부분에서 읽어 클럭위상차의 보상이 가능하도록 하기 위한 것이다. 그래서 클럭위상차의 보상시점에 다중화 활성신호(MUXD)가 고준위로 출력되면, 입력데이터에 대한 다중화 동작이 수행된다.

이처럼 본 고안은 역다중화되어 전송되는 데이터와 함께 기준신호가 전송되지 않는 경우에도 상기 데이터를 수신하는 보드측에서 전송데이터의 클럭위상과 자체의 클럭위상을 비교하여 클럭위상차의 보상이 가능케 함으로써, 전송데이터의 다중화시 클럭위상차로 인한 데이터 손실과 같은 현상을 방지할 수 있도록 하는 것이다.

이상에서 본 고안의 바람직한 실시예를 설명하였으나, 본 고안은 다양한 변화와 변경 및 균등물을 사용할 수 있다. 본 고안은 상기 실시예를 적절히 변형하여 동일하게 응용할 수 있음이 명확하다. 따라서 상기 기재 내용은 하기 실용신안등록청구범위의 한계에 의해 정해지는 본 고안의 범위를 한정하는 것이 아니다.

이상에서 살펴본 바와 같이 본 고안에 의한 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치는, 데이터 전송보드나 시스템의 클럭유니트로부터 기준신호를 수신하지 못하는 경우에도 탄성버퍼가 자체적으로 기준신호를 생성함으로써, 역다중화된 데이터를 다중화하는 과정에서 클럭위상차에 의한 데이터 손실을 방지할 수 있는 효과가 있다.

따라서 기준신호를 외부의 장치로부터 수신할 수 없는 상황에서도 본 고안에 의한 장치를 사용하게 되면, 전송되는 데이터의 손실없는 다중화가 가능하게 되어 데이터 처리의 안정성을 향상시키는 효과가 있다.

Claims (3)

1. 데이터 전송보드에서 입력데이터와 함께 전송되는 클럭신호를 카운트하여 상기 카운트된 값을 출력하는 래치 카운터부와;

   데이터 수신보드 자체의 클럭신호를 카운트하여 상기 카운트된 값을 출력하는 활성신호 카운터부와;

   상기 래치 카운터부와 활성신호 카운터부에서 출력되는 카운트값의 차이가 일정범위를 넘어서면 기준신호를 생성하여 상기 래치 카운터부와 활성신호 카운터부로 각각 출력하는 기준신호 생성부와;

   데이터 전송보드에서 역다중화되어 전송되는 입력데이터를 래치하였다가 상기 래치카운터부의 카운트값과 활성신호 카운터부의 카운트값이 일정한 범위내에 있는 경우에 상기 래치된 데이터를 다중화부로 출력하는 데이터 래치부와;

   상기 데이터 래치부에서 출력되는 데이터를 다중화하여 유효한 데이터를 복원하는 다중화부로 구성되는 것을 특징으로 하는 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치.
2. 제 1항에 있어서, 상기 기준신호 생성부는,

   데이터 전송보드의 클럭신호와 데이터 수신보드의 클럭신호를 카운트하는 복수개의 카운터(41)(44)와;

   상기 각 카운터(41)(44)에서 카운트를 수행하여 출력되는 신호를 8비트의 데이터 단위로 각각 출력하는 복수개의 분할부(42)(45)와;

   상기 각 분할부(42)(45)에서 출력되는 신호를 래치하였다가 각각 출력하는 복수개의 래치(43)(46)(47)와;

   상기 특정의 래치(43)에서 출력되는 신호를 데이터 수신보드의 클럭신호에 따라 카운트하여 출력하는 제3 카운트(49)와;

   상기 제3 카운트(48)에서 출력되는 신호를 특정의 래치(46)에서 출력되는 신호와 비교하여 클럭위상차의 보상시점에 리셋신호를 상기 복수개의 카운터(41)(44)로 출력하는 카운트 비교부(50)로 구성되는 것을 특징으로 하는 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치.
3. 제 1항에 있어서, 상기 데이터 래치부의 데이터 래치동작은,

   데이터 전송보드에서 수신되는 입력데이터를 8비트 단위로 데이터를 래치하고, 데이터 전송보드와 데이터 수신보드의 클럭위상차가 보상되는 시점에 상기 8비트로 래치된 데이터의 가운데에서 데이터 수신보드의 클럭신호에 따라 데이터를 읽어 상기 다중화부로 출력하는 것을 특징으로 하는 시스템 유니트간 데이터전송에서 기준신호를 자체적으로 생성하는 버퍼링 장치.