KR100198421B1

KR100198421B1 - 10g 동기식 중계기의 다중화 방식 및 그 장치

Info

Publication number: KR100198421B1
Application number: KR1019960064716A
Authority: KR
Inventors: 고정훈; 김종훈; 이석훈; 이유경
Original assignee: 이계철; 한국전기통신공사; 정선종; 한국전자통신연구원
Priority date: 1996-12-12
Filing date: 1996-12-12
Publication date: 1999-06-15
Also published as: KR19980046391A

Abstract

본 발명은 동기식(SDH) 디지털 전송 장치 중 중계기의 클럭 체계를 중심으로 한 다중화 방식 및 그 장치에 관한 것으로, 위상고정루프를 이용한 신호전달 방식을 제안함으로써 종래의 방식에서 주로 사용되는 탄성 버퍼의 필요성을 배제하고 종래의 방식에서 고속 다중부에서 클럭을 내주고 저속다중부에서 신호를 되돌려 받는 방식에서 생기는 소자의 지연문제를 완화시키는 클럭 공급 수단을 제공한다.

Description

10G 동기식 중계기의 다중화 방식 및 그 장치

본 발명은 동기식(SDH) 디지털 전송 장치 중 중계기의 클럭 체계를 중심으로 한 다중방식에 관한 것으로, 위상고정루프를 이용한 신호전달 방식을 제안하기 위함이다.

일반적으로, 중계기에서의 다중기술분야로 종래에는 탄성버퍼를 사용하고 고속다중화기에서 컬럭을 제공하고 저속신호를 되돌려 받는 방식을 사용하고 있다.

제1도는 종래의 중계기에서 사용되는 클럭 체계를 사용했을 때 10G 중계기의 다중화 체계도로서, 이에 도시된 바와 같이, 10G 광신호 수신기(1)는, STM-64의 10Gb/s 광신호를 수신하여 10 Gb/s 데이터와 10GHz 클럭을 추출한다. 그 10G 광수신기(10)로부터 10Gb/s 데이터와 10GHz 클럭을 입력받는 역다중화기(2)는, 10Gb/s 신호를 1:16 역다중화하여 16개의 622Mb/s 신호를 만든다. 그 역다중화기(2)로부터 16개의 622Mb/s 데이터와 622MHz 클럭을 입력받는 STM-64 구간오버 헤드처리부(3)는 STM-64의 중계구간오버헤드 바이트를 해석, 삽입하는 기능을 수행한다.

제2도는 제1도에서의 STM-64 구간 오버헤드처리부의 내부 블록도로서, 이에 도시된 바와 같이 상기 1:16 역다중화기(2)로부터의 16개의 622Mb/s 데이터와 622MHz 클럭을 입력받는 1:8 역다중화기(10)는, 16개의 622Mb/s 신호를 1:8 역다중화하여 8개의 78Mb/s 신호를 한 그룹으로 16개 그룹의 병렬신호를 만든다.

그 1:8역다중화기(10)로부터 128개의 78Mb/s 데이터와 78MHz 클럭을 입력 받는 구간 오버헤드 처리기(11)는 STM-64 신호를 형성하는 128개의 78Mb/s 신호를 수신하여 프레임동기와 디스팸블링을 한 후, 중계구간오버 헤드 바이트를 해석하고 삽입하여 스크램블링한 후, 78MHz 클럭과 정렬된 128개의 78Mb/s 신호를 출력시킨다. 그 구간오버헤드 처리기(11)로부터 데이터 및 클럭을 입력받는 탄성버퍼(12)는 구간오버헤드처리부(11)로 부터의 78Mb/s 신호와 후단의 8:1 다중화기(13)로부터 입력되는 클럭간의 유동적인 위상차를 해소하고 리타이밍이 가능하도록 하며, 8:1다중화기(13)는, 16:1 다중화기(5)에서 입력되는 622MHz 클럭을 사용하여 8개의 78Mb/s 신호를 한 그룹으로 하는 16개 그룹의 병렬신호를 8:1 다중화하여 16개의 622Mb/s 신호를 출력시킴과 아울러 상기 탄성버퍼(12)에 78MHz 클럭을 입력시킨다.

이때, 상기 구간 오버헤드 처리기(11)에서 출력되는 78MHz 클럭을 클럭채배기(4)에서 128채배하여 10GHz 클럭을 발생시킨다.

이와 같이 STM-64 구간 오버헤드처리부(3)에서 622Mb/s 데이터를 발생하여 출력시키면, 16:1 다중화기(5)에서 16개의 622Mb/s 신호를 16:1 다중화하여 10Gb/s 신호를 만든다. 그 16:1 다중화기(5)에서 출력되는 STM-64의 10Gb/s 전기적신호를 10G광송신기(6)에서 입력받아 10Gb/s 광신호로 변환하여 STM-64 광신호를 송신한다.

이와 같은 종래의 10G 중계기에서의 다중화 방식을 사용할 경우, 16:1 다중화기(5)는 STM-64 구간 오버헤드처리부(3)로 622MHz 클럭을 제공하고 제공된 622MHz 클럭에 리타이밍된 신호를 되돌려 받는다. 이러한 신호전달 방법에서는 클럭을 제공하고 신호를 되돌려 받는 경로 상에서 622MHz 클럭의 한 주기에 상응하는 짧은 지연만이 혀용된다. 622MHz의 고속 동작에서 이러한 제한은 고속 동작의 소자 기술을 필요로 하게 되어 경제적으로나 전력 소모에서 불리하게 된다.

또한 구간오버헤드 처리기(11)로부터의 78Mb/s 신호와 8:1 다중화기(13)로 부터의 클럭간의 유동적인 위상차를 해소하고 리타이밍이 가능하도록 하기 위해서는 탄성버퍼(12)를 사용하여야 하는데, 이때 주변 온도 변화 등의 환경변화와 수신되는 STM-64 광신호 상의 지터로 인해 탄성버퍼(12)에서 위상 비교치가 변하게 되는데, 이는 신호를 전달하는 과정에서 불연속인 신호 위상의 변화를 야기시킬 수 있다.

10Gb/s와 같이 고속의 중계기의 다중화기 설계에 있어서 요구되는 소자의 동작속도 성능의 수준을 완화시키고 보다 안정된 동작을 할 수 있는 다중방식 및 그 장치를 제공하는 데에 목적이 있다.

본 발명에서의 클럭 체계는 동기식 다중장치의 중계기 내의 구간오버해드처리기에서 역다중화부 쪽의 78MHz 클럭을 622MHz 고정위상루프를 이용하여 두 클럭간의 위상차를 제거하여 신호의 전달을 안정되게 하였다. 또한 10Gb/s의 고속다중화시 16:1 다중화기로부터의 622MHz 클럭과 구간오버헤드 처리기로부터의 622MHz 클럭을 10GHz 고정위상루프를 이용하여 두 클럭간의 위상차를 제거하여 소자의 신호 지연 정도의 요구 수준을 완화시켰다.

제1도는 종래의 중계기에서 사용되는 클럭 체계를 사용했을 때 10G 중계기의 다중화 체계도.

제2도는 제1도에서의 STM-64 구간 오버헤드처리부의 내부 블록도.

제3도는 본 발명에서의 클럭 체계를 사용했을 때 10G 중계기의 다중화 체계도.

제4도는 제3도에서의 STM-64 구간 오버헤드처리부의 내부 블록도.

* 도면의 주요부분에 대한 부호의 설명

110 : 10G 광수신기 120 : 1:16 역다중화기

130 : STM-64 구간 오버헤드처리부

131 : 1:8 역다중화기 132 : 구간 오버헤드 처리기

133 : 8:1 다중화기 140 : 622M PLL부

141,151 : 위상비교기 150 : 10G PLL부

160 : 16:1 다중화기 170 : 10G 광송신기

제3도는 본 발명에 의한 10G 중계기의 다중화 체계도이고, 제4도는 제3도에서의 STM-64 구간오버헤드 처리부의 내부 블록도로서, 이를 참조해서 설명하면 다음과 같다.

STM-64의 10Gb/s 광신호를 수신하여 10Gb/s 전기적 신호로 변환하고 10GHz의 클럭을 추출하는 10G 광신호 수신기(110)와, 그 10G 광수신기(110)로부터 10Gb/s 데이터와 10GHz 클럭을 입력받아 10Gb/s 신호를 1:16 역다중화하여 16개의 622Mb/s 신호를 만드는 1:16 역다중화기(120)와, 그 역다중화기(120)로부터 16개의 622Mb/s 데이터와 622MHz 클럭을 입력받아 STM-64의 중계구간오버헤드 바이트를 해석, 삽입하는 기능을 수행하는 STM-64 구간오버 헤드처리부(130)와, 그 STM-64 구간오버 헤드처리부(130)로부터 2가지의 78MHz 클럭을 입력받아 클럭간의 유동적인 위상차를 해소시킨 622MHz 클럭을 발생시켜 상기 STM-64 구간오버 헤드처리부(130)에 리타이밍 클럭으로 제공하는 622M PLL부(140)와, 상기 STM-64 구간오버 헤드처리부(130)로부터 입력되는 16개의 622Mb/s 데이터를 16:1로 다중화시켜 10Gb/s 데이터로 출력하는 16:1 다중화기(160)와, 상기 STM-64 구간오버 헤드처리부(130)와 상기 16:1다중화기(160)로부터 각각 622MHz 클럭을 입력받아 클럭간의 유동적인 위상차를 해소시켜 그 622MHz 클럭을 기준으로 10GHz 클럭을 발생시켜 상기 16:1 다중화기(160)에 리타이밍 클럭으로 제공하는 10G PLL부(150)와, 상기 16:1 다중화기(160)에서 출력되는 STM-64의 10Gb/s 전기적신호를 입력받아 10Gb/s 광신호로 변환하여 STM-64광신호를 송신하는 10G 광송신기(170)로 구성된다.

상기 STM-64 구간오버 헤드처리부(130)는 제4도에 도시된 바와 같이 상기 1:16 역다중화기(120)로부터 16개의 622Mb/s 데이터와 622MHz 클럭을 입력받아 16개의 622Mb/s 신호를 1:8 역다중화하여 8개의 78Mb/s 신호를 한 그룹으로 16개 그룹의 병렬신호를 만드는 1:8 역다중화기(131)와, 그 1:8 역다중화기(131)로부터 128개의 78Mb/s 데이터를 입력받아 프레임을 동기시킴과 아울러 디스램블링을 하며, 중계구간오버헤드 바이트를 해석하고 삽입하여 스크램블링한 후, 128개의 78Mb/s 신호를 출력하는 구간오버 헤드 처리기(132)와, 상기 622M PLL부(140)로부터 622MHz 클럭을 입력받고 78MHz 클럭으로 분주하여 상기 구간오버 헤드처리기(132)로부터 78Mb/s 데이터를 리타이밍하여 읽고, 상기 622MHz 클럭을 사용하여 8개의 78Mb/s 데이터를 한 그룹으로 하는 16개의 그룹의 병렬신호를 8:1 다중화하여 16개의 622Mb/s 신호를 상기 16:1 다중화기(160)에 출력시킴과 아울러 상기 622MHz 클럭을 상기 10G PLL부(150)에 출력시키는 8:1 다중화기(133)로 구성된다.

이와 같이 구성된 본 발명은, STM-64 구간오버 헤드처리부(130)에서는 622 Mb/s 신호를 78Mb/s 신호로 분주하여 저속으로 오버헤드를 처리한 후 이를 다시 622Mb/s 신호로 다중화하여 출력한다.

그 STM-64 구간오버헤드처리부(130) 내부의 1:8 역다중화기(131)에서 분주된 78MHz 클럭은 622M PLL부(140)의 위상비교기(141)의 기준클럭으로 제공된다.

그 622M PLL부(140)에서 출력된 622MHz 클럭은 8:1 다중화부(133)에서 78MHz 클럭으로 분주되어 구간오버헤드처리기(132)에서 사용됨과 동시에 622M PLL부(140)의 위상비교기(141)의 비교클럭으로 제공된다. 이때 위상고정루프(PLL)의 특성으로 인해 78MHz 기준클럭과 비교클럭의 위상차는 제거되려고 한다. 두 클럭의 위상차가 제거된 상태에서 발생된 622MHz 클럭은 8:1 다중화기(133)에 제공되고, 그 8:1다중화기(133)에서는 상기 622MHz 클럭을 78MHz클럭으로 다시 분주시켜 구간오버헤드처리부(132)로 부터 128개의 78Mb/s 데이터를 리타이밍하여 읽어오고, 그 데이터를 622Mb/s로 다중화시킨다. 이때, 상기 리타이밍 기준클럭인 78MHz 클럭을 상기 622MHz PLL부(140)에 보내 1:8역다중화기(131)에서의 78MHz 클럭과의 위상차를 제거하게 된다.

또한, 상기 구간오버헤드 처리기(132)의 8:1다중화기(133)에서 622Mb/s 데이터와 정렬되어 출력된 622MHz 클럭은, 10G PLL부(150)의 위상비교기(151)의 기준클럭으로 제공된다. 10G PLL부(150)로부터의 10GHz 클럭은 16:1 다중화부(160)에 제공되어 622MHz 클럭으로 분주되고, 그 622MHz 클럭에 의해 상기 STM-64 구간 오버헤드처리부(130)로부터 입력된 622Mb/s 데이터를 리타이밍 한다. 그리고, 622MHz클럭은 10G PLL부(150)의 위상비교기(151)의 비교클럭으로 제공된다. 이때 위상고정루프의 특성으로 인해 622MHz 기준클럭과 비교클럭의 위상차는 제거되려고 한다. 두 클럭의 위상차가 제거된 상태에서 10GHz클럭으로 16:1다중화기(160)에 입력되고, 그 16:1다중화기(160)에서 분주되어 위상차가 제거된 상태의 622MHz클럭으로 622Mb/s 데이터를 리타이밍 한다.

이와 같이 2개의 PLL부(140)(150)을 이용하여 클럭간의 위상차를 각각 제거하고, 8:1다중화기(133) 및 16:1다중화기(160)에서 위상차가 제거된 클럭으로 리타이밍 시킨 후, 각기 다중화시킨다.

따라서, 본 발명에서는 STM-64 구간 오버헤드처리부(130)로부터의 622MH z 클럭과 16:1 다중화기(160)로부터의 622MHz 클럭을 위상고정루프를 이용하여 위상차를 제거함으로써 종래의 방식에서 생기는 622Mb/s 신호 경로 상의 지연 문제를 해결하였다.

또한 구간오버헤드처리기(132)로부터의 78MHz 클럭과 8:1 다중화기(133)로 부터의 78MHz 클럭을 위상고정루프(PLL)를 이용하여 위상차를 제거함으로써 종래의 방식에서의 탄성버퍼의 필요성을 제거하였다. 고정위상루프를 이용한 10GHz의 128 분주된 78MHz 클럭에서의 위상 제어는 10Gb/s 수신 신호에 있어서 수십 UI의 많은 지터량까지 에러없이 수용할 수 있도록 한다.

본 발명에서 제안한 클럭 체계를 사용함으로써 종래의 동기식 다중장치의 중계기내에서 사용한 탄성버퍼의 필요성을 배제하였으며 10Gb/s의 고속 다중화에서 신호 전달 방법을 개선함으로써 사용되는 소자의 지연 특성의 요구 수준을 완화하였다.

Claims

수신된 10Gb/s 데이터를 역다중화시켜 구간오버헤드 처리를 하고, 다시 다중화시켜 송신하도록 하는 10Gb/s 동기식 중계기의 다중화 방식에 있어서, 구간오버헤드처리부에서 역다중화부 쪽의 78MHz 클럭과 다중화부 쪽의 78MHz 클럭을 622MHz 고정위상루프를 이용하여 두 클럭간의 위상차를 제거하고 그 622MHz를 분주시킨 78MHz 클럭에 의해 데이터를 리타이밍한 후 다중화하며, 10Gb/s의 고속다중화시 16:1 다중화기로부터의 622MHz 클럭과 구간오버헤드처리부로부터의 622MHz 클럭을 10GHz 고정위상루프를 이용하여 두 클럭간의 위상차를 제거하고, 그 10GHz를 분주시킨 622MHz 클럭에 의해 데이터를 리타이밍한 후 다중화하여 소자의 신호 지연 정도의 요구 수준을 완화시키도록 이루어진 것을 특징으로 하는 10Gb/s 동기식 중계기의 다중화 방식.
10Gb/s 동기식 중계기의 다중화 장치에 있어서, 구간오버 헤드 처리기(132)로부터의 78MHz 클럭과 8:1다중화기(133)로부터의 78MHz 클럭을 입력받아 위상고정루프(PLL)를 통해 클럭간의 유동적인 위상차를 해소시킨 622MHz 클럭을 발생시켜 상기 8:1다중화기(133)에 제공하는 622M PLL부(140)와, 상기 8:1 다중화기(133)와, 16:1 다중화기(160)로부터 각각 622MHz 클럭을 입력받아 위상고정루프(PLL)를 통해 클럭간의 유동적인 위상차를 해소시킨 10GHz 클럭을 발생시켜 상기 16:1다중화기(160)에 제공하는 10G PLL부(150)를 포함하여 구성된 것을 특징으로 하는 10Gb /s 동기식 중계기의 다중화 장치.
제2항에 있어서, 상기 8:1 다중화기(133)는, 상기 622M PLL부(140)로부터 입력받는 622MHz 클럭을 분주하여 78MHz 클럭으로 상기 구간오버헤드처리부(132)로부터 데이터를 리타이밍하여 읽어오고, 그 리타이밍된 128개의 78Mb/s 데이터를 16개의 622Mb/s 데이터로 8:1 다중화시켜 상기 622MHz 클럭에 동기시켜 출력함과 아울러, 8:1다중화기(133)에서 분주된 78MHz클럭을 상기 622M PLL부(140)에 비교클럭으로 출력하도록 구성된 것을 특징으로 하는 10Gb/s 동기식 중계기의 다중화 장치.
제2항에 있어서, 상기 16:1 다중화기(160)는, 상기 10G PLL부(150)로부터 입력받는 10GHz 클럭을 분주하여 622MHz클럭으로 상기 8:1다중화기(133)로부터 입력되는 데이터를 리타이밍하고, 아울러 그 622MHz 클럭을 상기 10G PLL부(150)에 비교 클럭으로 출력하며, 그 리타이밍된 16개의 622Mb/s 데이터를 10Gb/s 데이터로 16:1 다중화시켜 상기 10GHz클럭에 동기시켜 출력하도록 구성된 것을 특징으로 하는 10Gb/s 동기식 중계기의 다중화 장치.