CN101777524A - 芯片封装结构以及导线架构 - Google Patents

芯片封装结构以及导线架构 Download PDF

Info

Publication number
CN101777524A
CN101777524A CN 200910000175 CN200910000175A CN101777524A CN 101777524 A CN101777524 A CN 101777524A CN 200910000175 CN200910000175 CN 200910000175 CN 200910000175 A CN200910000175 A CN 200910000175A CN 101777524 A CN101777524 A CN 101777524A
Authority
CN
China
Prior art keywords
chip
base plate
packaging structure
flexible base
bifurcation point
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910000175
Other languages
English (en)
Other versions
CN101777524B (zh
Inventor
陈进勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raydium Semiconductor Corp
Original Assignee
Raydium Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raydium Semiconductor Corp filed Critical Raydium Semiconductor Corp
Priority to CN 200910000175 priority Critical patent/CN101777524B/zh
Publication of CN101777524A publication Critical patent/CN101777524A/zh
Application granted granted Critical
Publication of CN101777524B publication Critical patent/CN101777524B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Packages (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本发明提供一种芯片封装结构以及导线架构，该芯片封装结构包含可挠性基板、至少一条导线以及保护层。该至少一条导线设置于可挠性基板上，并分别包含至少一个分岔点而分岔形成多个端子。该保护层形成于可挠性基板上，并且其覆盖该至少一条导线以及部分该多个端子。预估线段根据芯片封装结构与外部电路结构通过异方性导电胶膜接合时异方性导电胶膜在保护层上所形成的边缘而定义于该保护层上。该至少一个分岔点与预估线段相隔至少安全距离。由此，可保护该至少一条导线在可挠性基板弯曲时不至于因该至少一个分岔点处应力集中而断裂。

Description

芯片封装结构以及导线架构
技术领域
本发明涉及芯片封装结构以及导线架构，并且特别地，本发明涉及一种可保护导线使其不至于因基板弯曲而在其分岔点断裂的芯片封装结构以及导线架构。
背景技术
由于现今电子产品不断朝小型化、高速化以及高脚数等特性发展，集成电路(IC)的封装技术也朝此方向不断演进，液晶显示器(Liquid Crystal Display，LCD)上的驱动IC也不例外。其中，覆晶薄膜封装工艺可以提供上述功能并且可用于软性电路板，适合使用于液晶显示器的驱动IC封装。
覆晶封装技术泛指将芯片翻转后，以面朝下的方式通过金属导体与基板进行接合。当应用于可挠性基板时，其芯片可固定于薄膜上，仅靠金属导体与可挠性基板电性连接，因此称为覆晶薄膜封装(Chip On Film，COF)。
请参照图1A，图1A示出了现有技术中覆晶薄膜封装结构1的剖面图。如图1A所示，覆晶薄膜封装结构1的可挠性基板10上形成导线层12，并且导线层12上进一步形成绝缘层14。芯片16通过金属凸块18与导线层12电性连接。芯片16以及金属凸块18的周围填充绝缘材料19用于固定芯片16以及金属凸块18在可挠性基板10之上，并且，绝缘材料19可进一步地对固定芯片16以及金属凸块18绝缘。
此外，请参照图1B，图1B示出了图1A的覆晶薄膜封装结构1与外部电路连接的部分上视图。如图1B所示，导线层12的各导线120上分别包含分岔点1200，并且各导线120分别自分岔点1200延伸出多个端子1202，其中，这些端子1202可与外部电路结构电性连接致使芯片能通过导线120及端子1202与外部电路结构连通。覆晶薄膜封装结构1可通过异方性导电胶膜(Anisotropic ConductiveFilm，ACF)与外部电路结构接合，并且在接合后，异方性导电胶膜的边缘2位于绝缘层14之上并与各分岔点1200相近。请注意，为了图面简洁起见，图1B仅示出绝缘层14而未示出可挠性基板10，关于可挠性基板10的位置请参见图1A所示。
然而，异方性导电胶膜可提供支撑作用至其覆盖到的可挠性基板10上，因此，当可挠性基板10受力弯曲时，可挠性基板10被异方性导电胶膜覆盖的部分形变量会小于未被导电胶膜覆盖的部分，连带使导线120靠近异方性导电胶膜的边缘2处产生应力集中的现象。此外，导线120的分岔点1200位于异方性导电胶膜的边缘2附近，因此分岔点1200上所承受的应力集中现象将会更加剧烈。另一方面，各导线120的分岔点1200位于同一水平线上也容易造成应力集中。综上所述，当可挠性基板10弯曲时，分岔点1200将会承受较大且集中的应力，因此导线120可能会在分岔点1200处破损或断裂，造成覆晶薄膜封装结构1良率不佳甚至失效。
发明内容
因此，本发明的一方面在于提供一种芯片封装结构，其可降低可挠性基板弯曲时导线所受到的应力集中现象以避免导线断裂。
根据一个具体实施例，本发明的芯片封装结构包含可挠性基板、导线以及保护层。导线设置于可挠性基板上并且其包含至少一个分岔点，此外，导线自分岔点分岔并延伸出可挠性基板而形成端子。保护层可形成于可挠性基板上，并覆盖于导线以及端子的一部分之上。保护层上可定义预估线段，并且，导线的分岔点与预估线段间至少相隔安全距离。
根据本发明的芯片封装结构，其中，该至少一个分岔点呈错位排列。
根据本发明的芯片封装结构，其中，预估线段根据芯片封装结构与电路结构通过异方性导电胶膜接合时异方性导电胶膜在所述保护层上形成的边缘定义而成。
根据本发明的芯片封装结构，其中，该至少一个分岔点位于预估线段与可挠性基板的边缘之间。
根据本发明的芯片封装结构，其中，该至少一条导线分别具有转折点。
根据本发明的芯片封装结构，其中，转折点位于预估线段与可挠性基板的边缘之间。
根据本发明的芯片封装结构，其中，该至少一个分岔点位于预估线段与可挠性基板的中心之间。
根据本发明的芯片封装结构，其中，端子包含宽度改变点位于预估线段与可挠性基板的边缘之间，宽度改变点与预估线段相隔至少第二安全距离。
在本具体实施例中，芯片封装结构可通过异方性导电胶膜与外部电路结构接合，并且，上述预估线段根据接合后的异方性导电胶膜在保护层上所形成的边缘定义而成。由于导线的分岔点与异方性导电胶膜在保护层上所形成的边缘相隔安全距离，因此当可挠性基板弯曲时，导线的分岔点所受到的应力集中现象可被降低而避免导线断裂。
本发明的另一方面在于提供一种设置于可挠性基板上的导线架构，其可降低可挠性基板弯曲时导线所受到的应力集中现象以避免导线断裂。
根据一个具体实施例，本发明的导线架构设置于可挠性基板上而形成芯片封装结构。该芯片封装结构可通过异方性导电胶膜与外部电路结构接合，并且异方性导电胶膜的边缘位于该芯片封装结构上。
在本具体实施例中，导线架构进一步包含至少一条导线于可挠性基板上，其中，导线上具有至少一个分岔点，并且导线自分岔点分岔延伸出可挠性基板而形成多个端子以电连接外部电路结构。各分岔点与异方性导电胶膜的边缘相隔安全距离，因此，当芯片封装结构与外部电路结构通过异方性导电胶膜接合并且可挠性基板弯曲时，该导电线路架构可降低导线于分岔点所受到的应力集中现象以避免导线断裂。
根据本发明的导线架构，其中，相邻的至少一个分岔点呈错位排列。
根据本发明的导线架构，其中，该至少一个分岔点位于第一边缘与可挠性基板的边缘之间。
根据本发明的导线架构，其中，该至少一条导线分别具有转折点。
根据本发明的导线架构，其中，该转折点位于第一边缘与可挠性基板的边缘之间。
根据本发明的导线架构，其中，该至少一个分岔点位于第一边缘与可挠性基板的中心之间。
根据本发明的导线架构，其中，该端子包含宽度改变点位于第一边缘与可挠性基板的边缘之间，宽度改变点与第一边缘相隔至少一第二安全距离。
关于本发明的优点与精神可以通过以下的具体实施方式及附图得到进一步的了解。
附图说明
图1A示出了现有技术中覆晶薄膜封装结构的剖面图。
图1B示出了图1A的覆晶薄膜封装结构与外部电路连接的部分上视图。
图2A示出了根据本发明的一个具体实施例的芯片封装结构的剖面图。
图2B示出了图2A的部分上视图。
图3示出了根据本发明的另一具体实施例的芯片封装结构的部分上视图。
图4示出了根据本发明的另一具体实施例的芯片封装结构的部分上视图。
图5示出了根据本发明的另一具体实施例的芯片封装结构的部分上视图。
图6示出了根据本发明的另一具体实施例的芯片封装结构的部分上视图。
具体实施方式
请一并参照图2A以及图2B，图2A示出了根据本发明的一个具体实施例的芯片封装结构3的剖面图，图2B则示出图2A的部分上视图。如图2A所示，芯片封装结构3包含可挠性基板30、导线架构32以及保护层34。可挠性基板30用于承载芯片36。导线架构32设置于可挠性基板30之上并电性连接芯片36。保护层34设置于导线架构32之上。此外，如图2B所示，导线架构32分别具有多条导线320，请注意，在实践中，导线架构32所具有的导线320的数量根据使用者或设计者需求而定，并不限于本发明所列举的具体实施例。此外，为了图面简洁起见，图2B中并未示出可挠性基板30，关于可挠性基板30的位置请参见图2A。
如图2B所示，在本具体实施例中，导线320具有分岔点322，并且导线320自分岔点322分岔并延伸出可挠性基板30而形成端子324。请注意，每一条导线320所具有的分岔点数量可具有差异，其根据实际需求而定，并非限定于固定值。在实践中，端子324可电连接外部电路架构以供芯片与外部电路架构互相连通。
在本具体实施例中，芯片封装结构3可通过导电胶膜与外部电路架构相接合，其中，导电胶膜的边缘于接合后位于保护层34上，因此，保护层34上可根据导电胶膜的边缘定义预估线段340。在实践中，导电胶膜可为，但不受限于，异方性导电胶膜。本具体实施例的导线320上的分岔点322与预估线段340相隔第一安全距离D1，因此当芯片封装结构3通过导电胶膜与外部电路架构接合并且可挠性基板30弯曲时，分岔点322将会远离导电胶膜的边缘以降低导电胶膜对导线320所造成的应力集中现象，进而降低导线320于分岔点322处断裂的机率。请注意，在实践中，第一安全距离D1根据设计者评估可挠性基板30弯曲时分岔点322可能受到的应力大小而定，并不受限于定值。
在本具体实施例中，分岔点322位于预估线段340以及可挠性基板30的边缘间，然而在实践中，分岔点322也可位于预估线段340以及可挠性基板30的中心之间，依使用者或设计者需求而定。
此外，导线320上可设计具有弹簧功能的结构以缓冲导电胶膜对导线320所造成的应力集中现象。请参照图3，图3示出了根据本发明的另一具体实施例的芯片封装结构3的部分上视图。如图3所示，本具体实施例与上述具体实施例的不同之处，在于本具体实施例的导线320进一步具有转折点326于预估线段340与可挠性基板30的边缘之间。在本具体实施例中，导线320斜向通过预估线段340，因此当芯片封装结构3接合外部电路结构并且可挠性基板30弯曲时，导线320的斜向通过预估线段340的部分可具有弹簧功能而降低应力集中现象，以避免导线320于接近导电胶膜的边缘处断裂。
请参照图4，图4示出了根据本发明的另一具体实施例的芯片封装结构3的部分上视图。如图4所示，本具体实施例与上述具体实施例的不同之处，在于本具体实施例的各相邻分岔点322间呈现错位排列，也即，各分岔点322并不会位于同一水平线上。因此，当芯片封装结构3接合外部电路结构并且可挠性基板30弯曲时，各分岔点322上的应力集中现象将会被降低而避免导线320于分岔点322处断裂。
上述导线也可不具分岔点而直接延伸出可挠性基板以形成端子，此时可利用导线较宽的部分通过预估线段。由于较宽的结构能承受较大的应力，因此导线在接近导电胶膜的边缘处较不易断裂。举例而言，请参照图5，图5示出了根据本发明的另一具体实施例的芯片封装结构4的部分上视图。在本具体实施例中，芯片封装结构4包含可挠性基板、导线架构以及保护层44，其中，导线架构设置于可挠性基板之上并且其包含导线420，保护层44则覆盖于可挠性基板以及导线架构之上，其结构如图2A所示。如图5所示，导线420上进一步包含宽度改变点422以改变导线420的宽度而形成端子424。请注意，本具体实施例的芯片封装结构4的其他单元与上述具体实施例的对应单元大体上相同，因而此处不再赘述。
在本具体实施例中，宽度改变点422位于保护层44的预估线段440与可挠性基板的边缘之间，并且与预估线段440相隔第二安全距离D2。当芯片封装结构4通过导电胶膜接合外部电路结构并且可挠性基板弯曲时，较宽的导线420可承受较大的应力而不易断裂。
请参照图6，图6示出了根据本发明的另一具体实施例的芯片封装结构5的部分上视图。如图6所示，芯片封装结构5包含可挠性基板、导线架构以及保护层54，其中，导线架构设置于可挠性基板之上并且其包含导线520，保护层54则覆盖于可挠性基板以及导线架构之上，其结构如图2A所示。如图6所示，导线520上进一步包含分岔点522而分岔延伸出可挠性基板以形成端子524。分岔点522位于保护层54的预估线段540与可挠性基板的中心之间并与预估线段540相隔第一安全距离D3。此外，端子524上具有宽度改变点526。宽度改变点526位于预估线段540以及可挠性基板的边缘之间并与预估线段540相隔第二安全距离D4。
在本具体实施例中，由于分岔点522与预估线段540相隔第一安全距离D3并且宽度改变点526与预估线段相隔第二安全距离D4，因此当芯片封装结构5通过导电胶膜与外部电路结构接合并且可挠性基板弯曲时，导线520上接近导电胶膜的边缘的部分不至于因应力集中现象而容易产生破损或断裂。
与现有技术相比，本发明所提供的导线架构以及芯片封装结构的导线分岔点远离导电胶膜位于可挠性基板上的边缘，因此当芯片封装结构通过导电胶膜与外部电路结构接合并且可挠性基板弯曲时，导线上的分岔点不至于因应力集中现象而容易产生破损或断裂，进而影响芯片封装结构的良率。此外，相邻的分岔点可呈现错位排列而不位于同一水平线上以避免应力集中的现象。此外，导线于接近导电胶膜的边缘处可被设计为能承受较大应力的结构，例如斜向通过导电胶膜的边缘的结构或是较宽结构，以降低导线破损或断裂的机率。
通过以上对优选具体实施例的详述，希望能更加清楚描述本发明的特征与精神，而并非以上述所披露的优选具体实施例来对本发明的范围加以限制。相反地，其目的是希望能涵盖各种改变及等同性安排于本发明权利要求的范围内。因此，本发明权利要求的范围应该根据上述说明作最宽广的解释，以使其涵盖所有可能的改变以及等同性安排。
符号说明
1：覆晶薄膜封装结构          10：可挠性基板
12：导线层                   14：色缘层
16：芯片                     18：金属凸块
19：色缘材料                 120：导线
1200：分岔点                 1202：端子
2：边缘                      3、4、5：芯片封装结构
30：可挠性基板               32：导线架构
34、44、54：保护层           36：芯片
320、420、520：导线          322、522：分岔点
324、424、524：端子          340、440、540：预估线段
326：转折点                  422、526：宽度改变点
D1、D3：第一安全距离         D2、D4：第二安全距离。

Claims (10)

1.一种芯片封装结构，包含：
可挠性基板；
至少一条导线，设置于所述可挠性基板上，所述至少一条导线分别包含至少一个分岔点，并自所述至少一个分岔点分岔形成多个端子延伸出所述可挠性基板；以及
保护层，形成于所述可挠性基板上并覆盖所述至少一条导线以及部分所述多个端子，所述保护层上定义预估线段；
其中，所述至少一个分岔点与所述预估线段至少相隔第一安全距离范围。
2.根据权利要求1所述的芯片封装结构，其中所述至少一个分岔点呈错位排列。
3.根据权利要求1所述的芯片封装结构，其中所述预估线段根据所述芯片封装结构与电路结构通过异方性导电胶膜接合时所述异方性导电胶膜在所述保护层上形成的边缘定义而成。
4.根据权利要求1所述的芯片封装结构，其中所述至少一个分岔点位于所述预估线段与所述可挠性基板的边缘之间。
5.根据权利要求1所述的芯片封装结构，其中所述至少一条导线分别具有转折点。
6.根据权利要求5所述的芯片封装结构，其中所述转折点位于所述预估线段与所述可挠性基板的边缘之间。
7.根据权利要求1所述的芯片封装结构，其中所述至少一个分岔点位于所述预估线段与所述可挠性基板的中心之间。
8.根据权利要求7所述的芯片封装结构，其中所述端子包含宽度改变点位于所述预估线段与所述可挠性基板的边缘之间，所述宽度改变点与所述预估线段相隔至少第二安全距离。
9.一种导线架构，设置于可挠性基板上以形成芯片封装结构，所述芯片封装结构能与电路结构通过异方性导电胶膜接合，所述导线架构包含：
至少一条导线，设置于所述可挠性基板上，所述至少一条导线分别包含至少一个分岔点并自所述至少一个分岔点分岔形成多个端子延伸出所述可挠性基板，所述至少一个分岔点与所述异方性导电胶膜位于所述芯片封装结构上的第一边缘相隔至少第一安全距离。
10.根据权利要求9所述的导线架构，其中相邻的所述至少一个分岔点呈错位排列。
CN 200910000175 2009-01-14 2009-01-14 芯片封装结构以及导线架构 Expired - Fee Related CN101777524B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910000175 CN101777524B (zh) 2009-01-14 2009-01-14 芯片封装结构以及导线架构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910000175 CN101777524B (zh) 2009-01-14 2009-01-14 芯片封装结构以及导线架构

Publications (2)

Publication Number Publication Date
CN101777524A true CN101777524A (zh) 2010-07-14
CN101777524B CN101777524B (zh) 2011-09-07

Family

ID=42513921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910000175 Expired - Fee Related CN101777524B (zh) 2009-01-14 2009-01-14 芯片封装结构以及导线架构

Country Status (1)

Country Link
CN (1) CN101777524B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103269563A (zh) * 2013-04-27 2013-08-28 合肥京东方光电科技有限公司 覆晶薄膜柔性电路板及显示装置
WO2023206159A1 (zh) * 2022-04-27 2023-11-02 京东方科技集团股份有限公司 覆晶薄膜及显示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004214233A (ja) * 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103269563A (zh) * 2013-04-27 2013-08-28 合肥京东方光电科技有限公司 覆晶薄膜柔性电路板及显示装置
WO2014173144A1 (zh) * 2013-04-27 2014-10-30 合肥京东方光电科技有限公司 覆晶薄膜柔性电路板及显示装置
CN103269563B (zh) * 2013-04-27 2016-03-16 合肥京东方光电科技有限公司 覆晶薄膜柔性电路板及显示装置
US9713249B2 (en) 2013-04-27 2017-07-18 Hefei Optoelectronics Technology Co., Ltd. Chip on film flexible circuit board and display device
WO2023206159A1 (zh) * 2022-04-27 2023-11-02 京东方科技集团股份有限公司 覆晶薄膜及显示装置

Also Published As

Publication number Publication date
CN101777524B (zh) 2011-09-07

Similar Documents

Publication Publication Date Title
US7649246B2 (en) Tab package connecting host device element
CN110491882B (zh) 柔性电路板、显示面板及显示装置
US9760754B2 (en) Printed circuit board assembly forming enhanced fingerprint module
US8952510B2 (en) Semiconductor chip and film and tab package comprising the chip and film
JP2004086644A (ja) 電子タグ用インレットおよびその製造方法
CN110610961B (zh) 阵列基板和显示面板
KR20130071140A (ko) 테이프 배선 기판 및 이를 포함하는 칩 온 필름 패키지
CN112384004B (zh) 一种电路板组件、显示组件及其组装方法、显示装置
US20160141235A1 (en) Printed circuit board assembly with image sensor mounted thereon
KR20160020181A (ko) 벤딩부를 갖는 칩 온 필름 패키지
CN106470527B (zh) 用于形成增强型指纹辨识模块的印刷电路板结构
US20130134568A1 (en) Lead frame and flip chip package device thereof
CN111430421A (zh) 显示装置及其制造方法
CN212136426U (zh) 倒装芯片和芯片封装结构
US20190115285A1 (en) Lead structure of circuit
CN104126224A (zh) 元件收纳用封装件
CN101777524B (zh) 芯片封装结构以及导线架构
CN108966485B (zh) 电路板组件、电子设备、显示屏器件及其装配方法
TWI415227B (zh) 晶片封裝結構以及導線架構
CN107437046B (zh) 指纹传感器封装结构及其制作方法
CN109950272A (zh) 一种柔性显示面板及终端
CN112038314B (zh) 薄膜倒装封装结构及显示装置
CN107863001B (zh) 柔性屏及柔性显示装置
EP3062266B1 (en) Ic module, ic card, and ic module substrate
CN102280430A (zh) 安装结构、电子部件、电路板、板组件、电子装置及应力缓解部件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110907