CN101752373B - 防静电保护结构及其制作方法 - Google Patents

防静电保护结构及其制作方法 Download PDF

Info

Publication number
CN101752373B
CN101752373B CN2008100441526A CN200810044152A CN101752373B CN 101752373 B CN101752373 B CN 101752373B CN 2008100441526 A CN2008100441526 A CN 2008100441526A CN 200810044152 A CN200810044152 A CN 200810044152A CN 101752373 B CN101752373 B CN 101752373B
Authority
CN
China
Prior art keywords
diffusion region
polysilicon gate
metal silicide
raceway groove
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100441526A
Other languages
English (en)
Other versions
CN101752373A (zh
Inventor
苏庆
徐向明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN2008100441526A priority Critical patent/CN101752373B/zh
Publication of CN101752373A publication Critical patent/CN101752373A/zh
Application granted granted Critical
Publication of CN101752373B publication Critical patent/CN101752373B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种防静电保护结构，在第一多晶硅栅的右侧设置有第二多晶硅栅，第一多晶硅栅与第二多晶硅栅之间隔有第三金属硅化物，第三金属硅化物的下方设置有第二N+扩散区，第二多晶硅栅的右侧下方设置有第三N+扩散区，第二N+扩散区与第三N+扩散区之间设置有第二沟道N型扩散区，第三N+扩散区上方设置有第四金属硅化物。本发明还公开了一种上述的防静电保护结构的制作方法，在制作第一多晶硅栅的时候同时制作第二多晶硅栅，在此之前采用N型埋层注入的形式，或者在此之后透过所述第二多晶硅栅通过注入方式形成第二沟道N型扩散区。本发明能够有效的防止静电对器件的伤害，同时节省了原先制作金属硅化物阻挡区的掩膜版，从而降低了生产成本。

Description

防静电保护结构及其制作方法
技术领域
本发明涉及一种防静电保护结构，本发明还涉及一种防静电保护结构的制作方法。
背景技术
静电对于电子产品的伤害一直是不易解决的问题。当今使用最多的ESD保护结构就是GGNMOS结构(Ground Gate NMOS，栅极接地NMOS)。为了提升输出级的ESD防护能力，在工艺上发展出金属硅化物阻挡的工艺技术，其目的是把输出级用的NMOS组件中的金属硅化物去除，使其漏极与源极的方块电阻增大，因而使MOS组件具有较高的漏极电阻与源极电阻，较大的漏极电阻与源极电阻可以有效地提升MOS器件对ESD的防护能力。现有的GGNMOS防静电结构如图1所示，包括P型衬底1及其上面的P阱2，所述P阱2上设置有第一多晶硅栅3，所述第一多晶硅栅3的左侧下方设置有第一N+扩散区4，所述第一N+扩散区4左侧还设置有一个P+扩散区5，所述P+扩散区5的左侧设置有第一场氧化区6，所述P+扩散区5与所述第一N+扩散区4之间相隔有第二场氧化区7，所述P+扩散区5上方设置有第一金属硅化物8，所述第一N+扩散区4上方设置有第二金属硅化物9，所述第二金属硅化物9位于所述第一多晶硅栅3的左侧，所述第一金属硅化物8、第二金属硅化物9和第一多晶硅栅3接地，所述第一多晶硅栅的右侧下方设置有漏极N+扩散区10，所述漏极N+扩散区10左侧上方设置有第三金属硅化物11，右侧上方设置有第四金属硅化物12，所述第三金属硅化物11与第四金属硅化物12之间间隔有金属硅化物阻挡区13，所述漏极N+扩散区10的右侧设置有第三场氧化区14，所述第四金属硅化物12连接输出入焊垫。
为了达成上述目的，在制程上需要多用一层光罩来定义出金属硅化物阻挡区(silicide diffusion blocking)，但这样做会需要增加一张光刻版，这就增加了生产成本。
发明内容
本发明所要解决的技术问题是提供一种防静电保护结构，以及这种防静电保护结构的制作方法，能够采用较为简单的步骤制作出性能优良的防静电保护结构，同时降低生产成本。
为解决上述技术问题，本发明防静电保护结构的技术方案是，包括P型衬底及其上面的P阱，所述P阱上设置有第一多晶硅栅，所述第一多晶硅栅的左侧下方设置有第一N+扩散区，所述第一N+扩散区左侧还设置有一个P+扩散区，所述P+扩散区的左侧设置有第一场氧化区，所述P+扩散区与所述第一N+扩散区之间相隔有第二场氧化区，所述P+扩散区上方设置有第一金属硅化物，所述第一N+扩散区上方设置有第二金属硅化物，所述第二金属硅化物位于所述第一多晶硅栅的左侧，所述第一金属硅化物、第二金属硅化物和第一多晶硅栅接地，所述第一多晶硅栅的右侧设置有第二多晶硅栅，所述第一多晶硅栅与所述第二多晶硅栅之间隔有第三金属硅化物，所述第三金属硅化物的下方设置有第二N+扩散区，所述第二N+扩散区的左侧延伸到所述第一多晶硅栅右侧下方，所述第二N+扩散区的右侧延伸到所述第二多晶硅栅左侧的下方，所述第二多晶硅栅的右侧下方设置有第三N+扩散区，所述第二N+扩散区与第三N+扩散区之间设置有第二沟道N型扩散区，所述第二沟道N型扩散区同时位于所述第二多晶硅栅的下方，所述第三N+扩散区上方设置有第四金属硅化物，所述第四金属硅化物位于所述第二多晶硅栅的右侧，所述第三N+扩散区的右侧设置有第三场氧化区，所述第二多晶硅栅与所述第四金属硅化物连接输出入焊垫。
本发明还提供了一种防静电保护结构的制作方法，其技术方案是，在制作所述第一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之前采用N型埋层注入的形式制作第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低于所述输出入焊垫的正常工作电压。
本发明还提供了另一种防静电保护结构的制作方法，其技术方案是，在制作所述第一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之后透过所述第二多晶硅栅通过注入方式形成所述第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低于所述输出入焊垫的正常工作电压。
本发明通过采用第二多晶硅栅代替现有的金属硅化物阻挡区，能够有效的防止静电对器件的伤害，同时节省了原先制作金属硅化物阻挡区的掩膜版，从而降低了生产成本。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为现有的防静电保护结构的示意图；
图2为本发明防静电保护结构的示意图；
图3和图4为GGNMOS结构的原理图；
图5为多指状结构示意图；
图6为本发明防静电保护结构应用的示意图。
图中附图标记为，1.P型衬底；2.P阱；3.第一多晶硅栅；4.第一N+扩散区；5.P+扩散区；6.第一场氧化区；7.第二场氧化区；8.第一金属硅化物；9.第二金属硅化物；10.漏极N+扩散区；11.第三金属硅化物；12.第四金属硅化物；13金属硅化物阻挡区；14.第三场氧化区；15.第二多晶硅栅；16.第二N+扩散区；17.第三N+扩散区。
具体实施方式
本发明公开了一种防静电保护结构，如图2所示，包括P型衬底1及其上面的P阱2，所述P阱2上设置有第一多晶硅栅3，所述第一多晶硅栅3的左侧下方设置有第一N+扩散区4，所述第一N+扩散区4左侧还设置有一个P+扩散区5，所述P+扩散区5的左侧设置有第一场氧化区6，所述P+扩散区5与所述第一N+扩散区4之间相隔有第二场氧化区7，所述P+扩散区5上方设置有第一金属硅化物8，所述第一N+扩散区4上方设置有第二金属硅化物9，所述第二金属硅化物9位于所述第一多晶硅栅3的左侧，所述第一金属硅化物8、第二金属硅化物9和第一多晶硅栅3接地，所述第一多晶硅栅3的右侧设置有第二多晶硅栅15，所述第一多晶硅栅3与所述第二多晶硅栅15之间隔有第三金属硅化物11，所述第三金属硅化物11的下方设置有第二N+扩散区16，所述第二N+扩散区16的左侧延伸到所述第一多晶硅栅3右侧下方，所述第二N+扩散区16的右侧延伸到所述第二多晶硅栅15左侧的下方，所述第二多晶硅栅15的右侧下方设置有第三N+扩散区17，所述第二N+扩散区16与第三N+扩散区17之间设置有第二沟道N型扩散区18，所述第二沟道N型扩散区18同时位于所述第二多晶硅栅15的下方，所述第三N+扩散区17上方设置有第四金属硅化物12，所述第四金属硅化物12位于所述第二多晶硅栅15的右侧，所述第三N+扩散区17的右侧设置有第三场氧化区14，所述第二多晶硅栅15与所述第四金属硅化物12连接输出入焊垫。
如图3所示，由于NMOS寄生的NPN三极管的基极(衬底)与发射极(源极)的PN结在泻流时应处于正向导通，所以基极上加的偏压应比发射极高0.7V，此时寄生NPN导通，达到图4中所示的A点；从A点到B点是骤回特性，从B点到C点是寄生NPN开启后的线性放大区，此时电流和电压呈线性增大。但由于多指状设计的结构(如图5所示)要求多根NMOS均匀开启，在设计时会考虑将C点的电压大于A点的电压。因此较常见的方式是通过调节漏极电阻来调整B，C点的斜率。在本发明中，通过调节第二沟道N型扩散区的宽度，即可达到调整漏极电阻的目的。
本发明的一种应用可以参见图6所示，图6中是以迟滞放大器为例，通过采用本发明所提供的防静电保护结构，使得迟滞放大器的输入端可以不受静电的损坏。类似的，本发明还可以应用于其它电路输入输出端的防静电保护。
本发明还提供了一种上述防静电保护结构的制作方法，在制作所述第一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之前采用N型埋层注入的形式制作第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低于所述输出入焊垫的正常工作电压。
本发明还提供了另一种上述防静电保护结构的制作方法，在制作所述第一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之后透过所述第二多晶硅栅通过注入方式形成所述第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低于所述输出入焊垫的正常工作电压。
本发明所提供的防静电保护结构中的漏极通过第二多晶硅栅和第二沟道N型扩散区形成，第二沟道N型扩散区代替现有技术中的金属硅化物阻挡区，用来调节漏极扩散区上的电阻，达到有效提升MOS器件对ESD的防护能力。相对于使用金属硅化物阻挡工艺，本发明在制作过程中可以可节省一张光刻版，从而降低了生产成本。同时本发明在不改变现有工艺条件的情况下，通过改变GGNMOS的漏区结构，在漏区加入第二多晶硅栅和第二沟道N型扩散区，也有效的解决了并联的NMOS保护器件在ESD发生时的开启电压不一，造成ESD保护能力不能充分发挥的问题。

Claims (3)

1.一种防静电保护结构，包括P型衬底及其上面的P阱，所述P阱上设置有第一多晶硅栅，所述第一多晶硅栅的左侧下方设置有第一N+扩散区，所述第一N+扩散区左侧还设置有一个P+扩散区，所述P+扩散区的左侧设置有第一场氧化区，所述P+扩散区与所述第一N+扩散区之间相隔有第二场氧化区，所述P+扩散区上方设置有第一金属硅化物，所述第一N+扩散区上方设置有第二金属硅化物，所述第二金属硅化物位于所述第一多晶硅栅的左侧，所述第一金属硅化物、第二金属硅化物和第一多晶硅栅接地，其特征在于，所述第一多晶硅栅的右侧设置有第二多晶硅栅，所述第一多晶硅栅与所述第二多晶硅栅之间隔有第三金属硅化物，所述第三金属硅化物的下方设置有第二N+扩散区，所述第二N+扩散区的左侧延伸到所述第一多晶硅栅右侧下方，所述第二N+扩散区的右侧延伸到所述第二多晶硅栅左侧的下方，所述第二多晶硅栅的右侧下方设置有第三N+扩散区，所述第二N+扩散区与第三N+扩散区之间设置有第二沟道N型扩散区，所述第二沟道N型扩散区同时位于所述第二多晶硅栅的下方，所述第三N+扩散区上方设置有第四金属硅化物，所述第四金属硅化物位于所述第二多晶硅栅的右侧，所述第三N+扩散区的右侧设置有第三场氧化区，所述第二多晶硅栅与所述第四金属硅化物连接输出入焊垫。
2.一种防静电保护结构的制作方法，具有如权利要求1所述的防静电保护结构，其特征在于，在制作所述第一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之前采用N型埋层注入的形式制作第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低于所述输出入焊垫的正常工作电压。
3.一种防静电保护结构的制作方法，具有如权利要求1所述的防静电保护结构，其特征在于，在制作所述第一多晶硅栅的时候同时制作第二多晶硅栅，并且在此之后透过所述第二多晶硅栅通过注入方式形成所述第二沟道N型扩散区，形成后的所述第二沟道N型扩散区与P阱之间的结反向击穿电压不低于所述输出入焊垫的正常工作电压。
CN2008100441526A 2008-12-19 2008-12-19 防静电保护结构及其制作方法 Active CN101752373B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100441526A CN101752373B (zh) 2008-12-19 2008-12-19 防静电保护结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100441526A CN101752373B (zh) 2008-12-19 2008-12-19 防静电保护结构及其制作方法

Publications (2)

Publication Number Publication Date
CN101752373A CN101752373A (zh) 2010-06-23
CN101752373B true CN101752373B (zh) 2011-09-28

Family

ID=42479069

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100441526A Active CN101752373B (zh) 2008-12-19 2008-12-19 防静电保护结构及其制作方法

Country Status (1)

Country Link
CN (1) CN101752373B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102623404B (zh) * 2012-03-31 2017-05-10 上海华虹宏力半导体制造有限公司 Esd器件制造方法、esd器件以及电子设备
CN103730458B (zh) * 2012-10-15 2016-06-08 上海华虹宏力半导体制造有限公司 硅控整流器
CN103258814B (zh) * 2013-05-15 2015-07-29 电子科技大学 一种集成电路芯片esd防护用ldmos scr器件
CN105826371B (zh) * 2015-01-05 2018-11-27 无锡华润上华科技有限公司 高压p型横向双扩散金属氧化物半导体场效应管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885627A (en) * 1988-10-18 1989-12-05 International Business Machines Corporation Method and structure for reducing resistance in integrated circuits
CN1677662A (zh) * 2004-04-01 2005-10-05 上海宏力半导体制造有限公司 高压组件的静电放电保护装置及其制造方法
US20070040222A1 (en) * 2005-06-15 2007-02-22 Benjamin Van Camp Method and apparatus for improved ESD performance
CN101114672A (zh) * 2006-07-27 2008-01-30 上海宏力半导体制造有限公司 静电放电保护装置的栅极接地晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4885627A (en) * 1988-10-18 1989-12-05 International Business Machines Corporation Method and structure for reducing resistance in integrated circuits
CN1677662A (zh) * 2004-04-01 2005-10-05 上海宏力半导体制造有限公司 高压组件的静电放电保护装置及其制造方法
US20070040222A1 (en) * 2005-06-15 2007-02-22 Benjamin Van Camp Method and apparatus for improved ESD performance
CN101114672A (zh) * 2006-07-27 2008-01-30 上海宏力半导体制造有限公司 静电放电保护装置的栅极接地晶体管

Also Published As

Publication number Publication date
CN101752373A (zh) 2010-06-23

Similar Documents

Publication Publication Date Title
US8455315B2 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar transistor base snatch
US20130328103A1 (en) Method and apparatus for protection and high voltage isolation of low voltage communication interface terminals
CN201536104U (zh) 一种静电保护电路
JP2006523965A (ja) シリコンオンインシュレータ技術を対象とする静電放電（ｅｓｄ）保護用低電圧シリコン制御整流器（ｓｃｒ）
US7361957B2 (en) Device for electrostatic discharge protection and method of manufacturing the same
US20030058027A1 (en) Circuits and methods for electrostatic discharge protection in integrated circuits
CN102157519B (zh) 硅控整流器
US10930641B2 (en) Series connected ESD protection circuit
CN103022030A (zh) 半导体装置
US20120286362A1 (en) Semiconductor Structure and Circuit with Embedded Schottky Diode
CN109599387B (zh) 静电放电保护电路及其结构和工作方法
CN104576638A (zh) Esd保护器件
CN103579224A (zh) Esd保护
CN101752373B (zh) 防静电保护结构及其制作方法
CN104037171A (zh) 半导体元件及其制造方法与操作方法
CN101371416A (zh) 低电容瞬变电压抑制器
CN102593121A (zh) 半导体装置
JP2005045016A (ja) 半導体集積回路
CN103165600A (zh) 一种esd保护电路
CN1922739A (zh) 在接合焊盘下的低电容静电放电保护结构
US8859361B1 (en) Symmetric blocking transient voltage suppressor (TVS) using bipolar NPN and PNP transistor base snatch
CN1260597A (zh) 绝缘体基硅厚氧结构和制造方法
US6882011B1 (en) ESD protection device having reduced trigger voltage
CN101364596A (zh) 半导体器件
CN103730458A (zh) 硅控整流器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20131218

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TR01 Transfer of patent right

Effective date of registration: 20131218

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.