CN101751317B - 多运算单元/多核/众核系统的自测试自修复机制与结构 - Google Patents
多运算单元/多核/众核系统的自测试自修复机制与结构 Download PDFInfo
- Publication number
- CN101751317B CN101751317B CN2008102046235A CN200810204623A CN101751317B CN 101751317 B CN101751317 B CN 101751317B CN 2008102046235 A CN2008102046235 A CN 2008102046235A CN 200810204623 A CN200810204623 A CN 200810204623A CN 101751317 B CN101751317 B CN 101751317B
- Authority
- CN
- China
- Prior art keywords
- test
- self
- multioperation
- vector
- unit under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明属集成电路领域,具体为一种针对多运算单元/多核/众核系统的自测试自修复机制与结构,包括被测单元,向量生成器,测试向量分配器,运算结果分发器,比较器,测试结果表,动态分配算法。其中被测单元为需要测试的处理单元;向量生成器生成、存储测试向量;测试向量分配器配置、建立或动态调整被测单元与向量生成器的连接关系;运算结果分发器配置、建立或动态调整被测单元与比较器的连接关系;比较器用于比较被测单元执行测试向量的结果并存入测试结果表;动态分配算法是系统为被测单元动态分配任务的算法。本发明有效解决了多运算单元/多核/众核系统测试困难的问题,并能有效提高芯片良率和可靠性。
Description
技术领域
本发明涉及集成电路领域,尤其涉及一种针对多运算单元/多核/众核系统的自测试自修复机制与结构。
背景技术
随着半导体工艺的提高,在一个芯片上集成多个运算单元或者多个相同或者不同的基本元件或运算单元或处理器核已经成为可能,这种多运算单元/多核/众核系统不仅能够满足更多方面的应用需求,还可以显著提高处理器性能。然而,随着集成的运算单元或者处理器核数量的增加,对多运算单元/多核/众核芯片的测试变得非常复杂。
在多运算单元/多核/众核芯片的测试方面,由于被测单元较多,如果按照串行的顺序,依次测试各被测单元,需要很长的测试时间,增加测试成本;如果以并行的方式测试各被测单元,则需要有大量的测试引脚,增加制造成本。此外,对于算术、逻辑等功能的测试与对存储器的测试不同,与输出结果相对应的参考值很难通过简单逻辑得到,往往需要大量的存储器来保存参考值,也增加了芯片的成本。
美国Virage Logic公司的专利“Apparatus,method,and system hayinga pin to active the self-test and repair instructions”(美国专利局,专利号:7149924)和意大利意法半导体公司的专利“Built-in self test circuitfor integrated circuits”(美国专利局,专利号:7213185)均提出了针对单核逻辑的逻辑自测试的方法,与本发明的机制完全不同。在多运算单元/多核/众核芯片方面尚无与本发明机制类似的专利。
上海华园微电子技术有限公司的专利“可自测试的带微处理器的智能卡芯片”(中国专利局,申请号03116193.6),提出了一种不必连接外部测试设备,就可以进行该智能卡芯片的测试和验证的设计,能减少测试时间、降低测试成本。但该专利只针对带微处理器的智能卡芯片,是单核逻辑,与本发明的机制完全不同。在多运算单元/多核/众核芯片方面尚无与本发明机制类似的专利。
中国科学院计算技术研究所的专利“一种片上多核处理器的测试电路及其可测试性设计方法”(中国专利局,申请号200710304267.X),采用片上数据通路广播的方式,减少了多核处理器测试时间,降低了测试成本。但芯片依然需要对外的测试引脚,需要外部测试设备给予测试激励并由外部测试设备判断结果是否正确,不是自测试,与本发明的机制完全不同。在多运算单元/多核/众核芯片方面尚无不需连接外部测试设备的专利。
随着运算单元或者处理器核数量的增多,一个或部分基本元件或运算单元或处理器核失效将引起整个芯片失效,由此导致生产出的多运算单元/多核/众核芯片良率明显降低。在某些特殊的应用领域和场合,如军事、航天等领域,恶劣的环境很容易导致多运算单元/多核/众核芯片在使用时,芯片内一个或部分基本元件或运算单元或处理器核失效,从而导致整个系统崩溃,给用户带来严重的损失或灾难性的后果。
如果多运算单元/多核/众核芯片中有相同功能的基本元件或运算单元或处理器核存在,且在实际应用中,这些具有相同功能的基本元件或运算单元或处理器核并未被全部使用,那么,未被使用的的基本元件或运算单元或处理器核就可能作为已被使用的具有相同功能的基本元件或运算单元或处理器核的备份。在晶圆测试或封装后测试时,用备份元件或备份单元或备份处理器核替代失效的基本元件或运算单元或处理器核,就可以修复失效的芯片,提高良率;在芯片工作期间进行自测试,用备份元件或备份单元或备份处理器核替代失效的基本元件或运算单元或处理器核,就可以实现自修复,延长芯片和系统的使用寿命。在存储器设计中,已经有大量专利采用这种思路,如三星电子株式会社的专利“集成电路半导体器件及其内建存储器自修复电路和方法”(中国专利局,申请号00119316.3),能够用备份的存储单元行和存储单元列对存储阵列进行有限的修复。但是,在算术、逻辑等功能部件的测试方面,尚未发现有相似的做法与专利。
本发明针对上述问题,并结合分析现有技术的不足之处,提出了针对多运算单元/多核/众核系统的自测试自修复机制与结构,用以解决多运算单元/多核/众核芯片的测试复杂、测试时间长、测试成本高等问题。能够提高包含具有相同功能的基本元件或运算单元或处理器核的多运算单元/多核/众核芯片的良率,并能有效避免此类多运算单元/多核/众核芯片中一个或部分基本元件或运算单元或处理器核失效将导致整个芯片失效甚至系统崩溃的问题。
本发明采用以下技术方案实现:
本发明的基本思路是利用多运算单元/多核/众核芯片中具有特定关系的被测单元运行具有特定关系的激励,运算结果互为预期结果,免去产生、传输及储存预期结果的代价,可以并行测试所有被测单元,能有效缩短测试时间,降低测试成本;当多运算单元/多核/众核芯片中被测单元具有相同功能时,以被测单元互为备份,用备份元件或备份单元或备份处理器核替代失效的基本元件或运算单元或处理器核,达到提高良率,增加芯片可靠性的目的。
本发明所述的一种针对多运算单元/多核/众核系统的自测试自修复机制与结构,其特征在于包括被测单元,向量生成器,测试向量分配器,运算结果分发器,比较器,测试结果表,动态分配算法。其中:被测单元为目标处理单元,可以是多运算单元/多核/众核系统中需要被测试的具有特定关系的基本元件、运算单元或处理器核,也可以是多运算单元/多核/众核系统中需要被测试的具有特定关系的基本元件、运算单元或处理器核中的部分或全部组成的集合,所述特定关系包括但不限于相等、相反、互逆、互补;向量生成器用于生成、存储或生成并存储自测试向量;测试向量分配器包括测试向量分配控制器和物理连接,用于配置、建立或在自测试过程中动态调整被测试多运算单元/多核/众核系统中被测单元输入端口与向量生成器的连接关系;运算结果分发器包括运算结果分发控制器和物理连接,用于配置、建立或在自测试过程中动态调整被测试多运算单元/多核/众核系统中被测单元输出端口与比较器之间的连接关系;比较器用于比较被测单元执行自测试向量得到的结果是否为特定关系,并根据比较结果来确定被测单元的正确性,所述特定关系包括但不限于相等、相反、互逆、互补;测试结果表用于存储被测单元的测试结果;动态分配算法为系统根据测试结果表信息进行被测单元任务动态分配的算法。
本发明所述的被测单元的数目可以是非特定的;当被测单元是具有特定关系的基本元件、运算单元或处理器核中的部分或全部组成的集合时,集合中基本元件、运算单元或处理器核的数目可以是不固定的,且集合中基本元件、运算单元或处理器核间的连接关系可以是串行的、并行的或串行并行混合的,也可以是带有旁路、循环或回路的。
本发明所述的向量生成器可以是由向量产生逻辑和向量存储器两部分组成,也可以是只有向量产生逻辑或向量存储器。
本发明所述的向量生成器中的向量存储器,其所用的存储媒介可以是挥发性的,也可以是非挥发性的,可以是一次写入不再更改的,也可以是可擦除可多次写入的。
本发明所述的向量生成器数量可以是一个或者多个,当向量生成器是由向量产生逻辑和向量存储器两部分组成时,其每一部分均可以是一个或者多个。
当本发明所述的向量生成器数量为多个时,各个向量生成器之间可以依靠同步机制来保证将测试向量同步送到各个被测单元;也可以将测试向量非同步送到各个被测单元,但依靠同步机制来保证同步进行运算结果的比较。
本发明所述的向量生成器可以在片上核内、片上核外或者片外;当向量生成器是由向量产生逻辑和向量存储器两部分组成时,可以是部分在片上核内,部分在片上核外或者部分在片上核外,部分在片外,或者部分在片上核内,部分在片外。
本发明所述的向量生成器产生的测试向量覆盖被测单元所支持的功能或者指令集。
本发明所述的向量生成器产生测试向量可以是根据一定的规则产生,也可以是随机产生;当所述向量生成器的数目为多个时,不同向量生成器产生或存储的测试向量可以是有特定关系的,所述特定关系包括但不限于功能相同、功能相逆;
本发明所述的比较器可以是通常意义上的比较器,也可以是由具有比较功能的被测单元充当比较器。
本发明所述的比较器可以是带有分析判断逻辑的比较器,其分析判断逻辑的特征在于其可以裁定参与比较的被测单元是否失效;同时其分析判断逻辑可以在片内用硬件实现,也可以在片内执行软件实现,也可以在片外实现。
本发明所述的被测单元的运算结果进行比较时,每个被测单元的运算结果可以与其他一个、两个甚至多个被测单元的运算结果进行比较;所述比较可以同时进行,也可以不同时进行。
本发明所述的比较器在进行运算结果比较时,可以对全部运算结果进行比较,也可以只对部分特征运算结果或最终运算结果进行比较。
本发明所述的测试向量分配器包括测试向量分配控制器和物理连接,由测试向量分配控制器配置物理连接构成连接关系;其中测试向量分配控制器可以在片内用硬件实现,也可以在片内执行软件实现,也可以在片外实现。。
本发明所述的测试向量分配控制器可以省去,当没有测试向量分配控制器时,被测单元与向量生成器的连接关系采用固定方式,所述固定方式可以是多运算单元/多核/众核系统已有的连接关系,也可以是专为测试设计的连接关系。
本发明所述的向量生成器与被测单元的连接可以根据测试向量分配器构成任意相互连接关系,包括但不限于直线型、网络结构型。
本发明所述的运算结果分发器包括运算结果分发控制器和物理连接,由运算结果分发控制器配置物理连接构成连接关系;其中运算结果分发控制器可以在片内用硬件实现,也可以在片内执行软件实现,也可以在片外实现。
本发明所述的运算结果分发控制器可以省去,当没有运算结果分发控制器时,被测单元与比较器的连接关系采用固定的方式,所述固定的方式可以是多运算单元/多核/众核系统已有的连接关系,也可以是专为测试设计的连接关系。
本发明所述的比较器与被测单元间的连接关系可以根据运算结果分发器构成任意相互连接关系,包括但不限于直线型、网络结构型。
本发明所述的测试结果表是用于存储根据测试比较结果产生的关联被测单元是否失效的信息的数据信息表。
本发明所述的测试结果表的存储媒介可以是挥发性的,也可以是非挥发性的,可以是一次写入不再更改的,也可以是可擦除可多次写入的。
本发明所述的测试结果表可以省去,当存在测试结果表时,其可以在片内,也可以在片外;当没有测试结果表时,测试结果以其它信息形式送到片外,所述其他信息形式包括但不限于仅表示被测芯片中是否有失效单元的信息形式。
本发明所述的单元状态表是用于存储在测试结果表的基础上产生的关联被测单元状态信息的信息表;所述单元状态表可以在片内用硬件实现的存储媒介上储存,也可以在片内产生后传输到片外储存。
本发明所述的动态分配算法,是根据在测试结果表基础上产生的被测单元状态表信息来进行被测单元任务动态分配的算法。
本发明所述的动态分配算法可以在片内用硬件实现,也可以在片内执行软件实现,也可以在片外实现,所述软件包括但不限于操作系统。
本发明所述的自测试可以是在晶圆测试,封装后集成电路测试或者芯片使用时在系统启动时进行测试;也可以人为设定自测试条件及周期,在工作期间定期进行自测试或者自检测。
本发明所述的被测单元或连接具有旁路功能,即把失效的基本元件或运算单元或者处理器核输入端口与输出端口直接导通或通过连线旁路导通。
本发明所述的自测试可实时更新测试结果表,并根据测试结果表信息将失效的基本元件或运算单元或者处理器核旁路,对于相同结构的基本元件或运算单元或者处理器核,其可以互为备份单元,从而实现多运算单元/多核/众核系统的自修复功能。
本发明的有益效果是:
通过针对多运算单元/多核/众核系统的自测试自修复机制与结构,测试时在具有特定关系的被测单元上运行具有特定关系的激励,运算结果互为预期结果,可以有效减少产生、传输及储存预期结果的代价。在测试时可以并行地对所有被测单元进行测试,能有效缩短测试时间,降低测试成本。如果多运算单元/多核/众核芯片中有相同功能的基本元件或运算单元或处理器核存在,且在实际应用中,这些具有相同功能的基本元件或运算单元或处理器核并未被全部使用,那么,未被使用的的基本元件或运算单元或处理器核就可能作为已被使用的具有相同功能的基本元件或运算单元或处理器核的备份,用备份元件或备份单元或备份处理器核替代失效的基本元件或运算单元或处理器核,实现系统的自修复,高良率,增加芯片可靠性。
附图说明
图1为本发明中所提出的多运算单元/多核/众核系统的自测试自修复系统模块图。
图2为本发明中多运算单元/多核/众核系统的自测试自修复系统结构实施例一。
图3为本发明中多运算单元/多核/众核系统的自测试自修复系统结构实施例二。
图4为本发明中多运算单元/多核/众核系统的自测试自修复系统结构实施例三。
图5为本发明中多运算单元/多核/众核系统的自测试自修复系统结构实施例四。
图6为本发明中多运算单元/多核/众核系统的自测试自修复流程图。
图7为本发明中测试结果表内容实施例。
图8为本发明中处理器核状态表内容实施例。
具体实施方式
下面结合附图对本发明的实施例作详细说明。实施例根据本发明的技术方案实施,但本发明的保护范围不限于下述的实施例。
本发明的技术构思是通过被测单元,向量生成器,比较器,测试向量分配器,运算结果分发器,测试结果表,动态分配算法形成多运算单元/多核/众核系统的自测试自修复机制与结构,测试向量分配器将多核系统中的多个基本元件或者多个运算单元或者多个处理器核与向量生成器按照一定测试组织方式连接起来,同时运行向量生成器产生测试向量,并将运行结果根据运算结果分发器确定的被测单元与比较器的连接关系分发至比较器,通过比较器进行比较,判断每个运算单元或者处理器核或基本元件的状态,并记录到测试结果表中,从而使系统可以根据测试结果表按照动态分配算法进行各被测单元任务的动态分配。
下面通过各个附图,按照多运算单元/多核/众核系统的自测试自修复机制与结构,对本发明的具体实现过程做进一步详细说明。
请参阅图1,该图为多运算单元/多核/众核系统的自测试自修复系统模块图。该多运算单元/多核/众核系统的自测试自修复系统(101)由向量生成器(102)、测试向量分配器(103)、被测单元、运算结果分发器(107)、比较器(108)、测试结果表(109)和动态分配算法(110)组成,其中被测单元有n个(n大于等于1),分别是被测单元1(104)、被测单元2(105)……被测单元n(106)。向量生成器(102)用于产生和存储自测试向量。测试向量分配器(103)确定被测单元和向量生成器(102)的连接关系。运算结果分发器(107)确定被测单元和比较器(108)的连接关系。各被测单元执行测试向量的运算结果通过比较器(108)进行比较,这里比较器可以是不带分析判断逻辑的通常意义上的比较器,也可以是由具有比较功能的不带分析判断逻辑的被测单元充当的比较器,也可以是带有分析判断逻辑的比较器,也可以是由具有比较功能的带有分析判断逻辑的被测单元充当的比较器。比较结果写入测试结果表(109),系统根据测试结果表信息以及处理器占用状态进行被测单元任务的动态分配(110)。
图2、图3、图4、图5为本发明中多运算单元/s多核/众核系统的自测试自修复系统结构的四个实施例,实施例根据本发明的技术方案实施,但本发明的保护内容不限于这四个实施例中的结构。
请参阅图2,该图为多运算单元/多核/众核系统的自测试自修复系统结构实施例一。在该自测试自修复系统结构(201)中,向量生成器(202)产生的测试向量同步送到各被测单元,测试向量分配控制器(203)控制各被测单元与向量生成器(202)的连接关系,运算结果分发控制器(209)控制各被测单元与比较器的连接关系,被测单元通过比较器和其他被测单元进行运算结果的比较,在本实施例中,每个被测单元可以和相邻的其他被测单元进行比较,如被测单元(204)可以通过比较逻辑(208)和被测单元(205、206、207)进行比较。在该实施例中,每个比较逻辑可以包含一个或者多个比较器,如果一个比较逻辑有一个比较器,则每个被测单元依次和相邻的其他多个被测单元进行比较,如果一个比较逻辑有多个比较器,则每个被测单元同时和相邻的其他多个被测单元进行比较,测试结果直接从各比较逻辑写入测试结果表(210)。
请参阅图3,该图为多运算单元/多核/众核系统的自测试自修复系统结构实施例二。在该实施例中,每个被测单元与和自身相邻的比较逻辑相连,比较逻辑之间相互连接,如被测单元(301、302、303)与和自己相邻的比较逻辑(304)相连,被测单元(309、310、310)与和自己相邻的比较逻辑(308)相连,而被测单元(305、306、307)与和自己相邻的比较逻辑(304、308)分别相连,同时比较逻辑(304)和比较逻辑(308)也通过连线相连,因此实现各个被测单元的比较互连,从而可以进行任意两个被测单元的运算比较,如可以通过运算结果分发控制器(313)确定的互连关系将被测单元(301)和被测单元(311)进行比较。在该实施例中,被测单元的比较更加全面,从而写入测试结果表(312)信息的正确性更有保证。
请参阅图4,该图为多运算单元/多核/众核系统的自测试自修复系统结构实施例三。在该图例中,相邻被测单元之间都有比较逻辑,如被测单元(401)与被测单元(403)之间通过比较逻辑(402)相连,同时被测单元(401)与被测单元(406)之间通过比较逻辑(404)相连,而比较逻辑(405)将被测单元(403)和被测单元(408)连接起来,被测单元(408)还通过比较逻辑(407)与被测单元(406)相连,因此任意两个相邻的被测单元之间都可以直接同时进行比较,测试结果通过各个比较逻辑直接写入测试结果表(409)。
请参阅图5,该图为多运算单元/多核/众核系统的自测试自修复系统结构实施例四。在该图例中,基本比较结构与图4中实施例三的基本比较结构相同,但向量生成器集成在每个被测单元内部,各个被测单元之间如需同步,则需要专门的同步机制保证。
请参阅图6,该图为本发明中多运算单元/多核/众核系统的自测试自修复流程图。如图所示,在该自测试自修复系统中,首先由向量生成器生成测试向量(601),然后由测试向量分配器确定被测单元与向量生成器的连接关系(602),将测试向量送到相应被测单元,被测单元运行测试向量(603),并根据运算结果分发器确定的被测单元与比较器的连接关系分发运算结果,将运算结果送入比较器(604),比较器对运算结果进行比较,并根据不同的比较结果确定各被测单元状态(605),测试结果写测试结果表(606),系统根据测试结果表信息以及各被测单元占用情况进行任务的动态分配(607),从而实现系统的自测试自修复并充分发挥系统资源。
图7、图8为本发明中测试结果表内容实施例和处理器核状态表内容实施例,实施例根据本发明的技术方案实施,但本发明的保护内容不限于这两个实施例。
请参阅图7,该图为本发明中测试结果表内容实施例。在该测试结果表(701)中,每一个标号(702)对应系统中一个被测单元,该位置上的信息表示被测单元的状态,其中“?”表示对应的被测单元未测,“X”表示对应的被测单元失效,“0”表示对应的被测单元正常。该测试结果表可以在片内,也可以在片外。其存储媒介可以是挥发性的,也可以是非挥发性的;可以是一次写入不再更改的,也可以是可擦除可多次写入的。在系统测试及运行过程中,失效的被测单元被旁路,从而保证系统可以正常运行。不但提高了良率,而且实现了系统的自修复功能。
请参阅图8,该图为本发明中处理器核状态表内容实施例。在该图中,处理器核状态分为未测、失效、可用且空闲和可用且已被占用,其中“?”表示对应的被测单元未测,“X”表示对应的被测单元失效,“0”表示对应的被测单元可用且空闲,“1”表示对应的被测单元可用且正被占用。该处理器核状态表(801)是在测试结果表的基础上生成的,其可以在片内用硬件实现,也可以在片外由软件实现。系统根据状态表通过动态分配算法进行各处理器核任务的动态分配,对于失效的处理器核,系统将其旁路,对于可用且已被占用的处理器核,系统会记录其正被哪个进程占用以及占用进程的基本信息,并在占用期间不会分配其任务,对于可用且空闲的处理器核,系统根据自身需要实时进行任务的动态分配,从而充分利用系统的资源。
Claims (26)
1.一种针对多运算单元系统的自测试自修复结构,其特征在于包括被测单元,向量生成器,测试向量分配器,运算结果分发器,比较器,测试结果表,其中:
被测单元为目标处理单元,是多运算单元系统中需要被测试的运算单元的部分或全部组成的集合;
向量生成器,用于生成、存储或生成并存储自测试向量;
测试向量分配器,包括测试向量分配控制器和物理连接,用于配置、建立或在自测试过程中动态调整被测试多运算单元系统中被测单元输入端口与向量生成器的连接关系;
运算结果分发器,包括运算结果分发控制器和物理连接,用于配置、建立或在自测试过程中动态调整被测试多运算单元系统中被测单元输出端口与比较器之间的连接关系;
比较器,用于比较被测单元执行自测试向量得到的结果,并根据比较结果来确定被测单元的正确性;
测试结果表,用于存储被测单元的测试结果。
2.根据权利要求1所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的被测单元的数目可以是非特定的;当被测单元是具有特定关系的运算单元中的部分或全部组成的集合时,集合中运算单元的数目可以是不固定的,且集合中运算单元间的连接关系可以是串行的、并行的或串行并行混合的,或带有旁路、循环或回路的。
3.根据权利要求1所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的向量生成器由向量产生模块和向量存储器两部分组成,或只有向量产生模块或向量存储器。
4.根据权利要求3所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的向量生成器中的向量存储器,其所用的存储媒介是挥发性的,或非挥发性的,是一次写入不再更改的,或可擦除可多次写入的。
5.根据权利要求4所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的向量生成器数量可以是一个或者多个,当向量生成器是由向量产生模块和向量存储器两部分组成时,其每一部分均可以是一个或者多个。
6.根据权利要求5所述的针对多运算单元系统的自测试自修复结构,其特征在于当所述的向量生成器数量为多个时,各个向量生成器之间依靠同步机制来保证将测试向量同步送到各个被测单元;或将测试向量非同步送到各个被测单元,但依靠同步机制来保证同步进行运算结果的比较。
7.根据权利要求5所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的向量生成器可以在片上核内、片上核外或者片外;当向量生成器是由向量产生模块和向量存储器两部分组成时,可以是部分在片上核内,部分在片上核外或者部分在片上核外,部分在片外,或者部分在片上核内,部分在片外。
8.根据权利要求3所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的向量生成器产生的测试向量覆盖被测单元所支持的功能或者指令集。
9.根据权利要求8所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的向量生成器产生测试向量可以是随机产生;当所述向量生成器的数目为多个时,不同向量生成器产生或存储的测试向量可以是有特定关系的,所述特定关系包括功能相同或功能相逆。
10.根据权利要求1所述的针对多运算单元系统的自测试自修复结构,其特征在于由具有比较功能的被测单元充当比较器。
11.根据权利要求10所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的比较器可以是带有分析判断逻辑的比较器,其分析判断逻辑的特征在于其可以裁定参与比较的被测单元是否失效;同时其分析判断逻辑可以在片内用硬件实现,或在片内执行软件实现,或在片外实现。
12.根据权利要求11所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的被测单元的运算结果进行比较时,每个被测单元的运算结果可以与其他一个、两个甚至多个被测单元的运算结果进行比较;所述比较可以同时进行,或不同时进行。
13.根据权利要求12所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的比较器在进行运算结果比较时,可以对全部运算结果进行比较,或只对部分特征运算结果或最终运算结果进行比较。
14.根据权利要求1所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的测试向量分配器包括测试向量分配控制器和物理连接,由测试向量分配控制器配置物理连接构成连接关系;其中测试向量分配控制器可以在片内用硬件实现,或在片内执行软件实现,或在片外实现。
15.根据权利要求14所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的测试向量分配控制器可以省去,当没有测试向量分配控制器时,被测单元与向量生成器的连接关系采用固定方式,所述固定方式可以是多运算单元系统已有的连接关系,或是专为测试设计的连接关系。
16.根据权利要求15所述的针对多运算单元/系统的自测试自修复结构,其特征在于所述的向量生成器与被测单元的连接可以由测试向量分配器配置成任意相互连接关系,包括直线型、网络结构型。
17.根据权利要求1所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的运算结果分发器包括运算结果分发控制器和物理连接,由运算结果分发控制器配置物理连接构成连接关系;其中运算结果分发控制器可以在片内用硬件实现,或在片内执行软件实现,或在片外实现。
18.根据权利要求17所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的运算结果分发控制器可以省去;当没有运算结果分发控制器时,被测单元与比较器的连接关系采用固定的方式,所述固定的方式可以是多运算单元系统已有的连接关系,或是专为测试设计的连接关系。
19.根据权利要求18所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的比较器与被测单元间的连接关系可以根据运算结果分发器构成任意相互连接关系,包括直线型、网络结构型。
20.根据权利要求1所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的测试结果表是用于存储根据测试比较结果产生的关联被测单元是否失效的信息的数据信息表。
21.根据权利要求20所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的测试结果表的存储媒介可以是挥发性的,或非挥发性的,可以是一次写入不再更改的,或可擦除可多次写入的。
22.根据权利要求21所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的测试结果表可以省去,当存在测试结果表时,其可以在片内,或在片外;当没有测试结果表时,测试结果以其它信息形式送到片外,所述其他信息形式包括仅表示被测芯片中是否有失效单元的信息形式。
23.根据权利要求20所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的单元状态表是用于存储在测试结果表的基础上产生的关联被测单元状态信息的信息表;所述单元状态表可以在片内用硬件实现的存储媒介上储存,或在片内产生后传输到片外储存。
24.根据权利要求1所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的自测试可以是在晶圆测试,封装后集成电路测试或者芯片使用时在系统启动时进行测试;或人为设定自测试条件及周期,在工作期间定期进行自测试或者自检测。
25.根据权利要求2所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的被测单元或连接具有旁路功能,即把失效的基本元件或运算单元或者处理器核输入端口与输出端口直接导通或通过连线旁路导通。
26.根据权利要求25所述的针对多运算单元系统的自测试自修复结构,其特征在于所述的自测试可实时更新测试结果表,并根据测试结果表信息将失效的基本元件或运算单元或者处理器核旁路,对于相同结构的基本元件或运算单元或者处理器核,其可以互为备份单元,从而实现多运算单元系统的自修复功能。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102046235A CN101751317B (zh) | 2008-12-12 | 2008-12-12 | 多运算单元/多核/众核系统的自测试自修复机制与结构 |
PCT/CN2010/000126 WO2010066207A1 (zh) | 2008-12-12 | 2010-01-28 | 在片自测试自修复方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008102046235A CN101751317B (zh) | 2008-12-12 | 2008-12-12 | 多运算单元/多核/众核系统的自测试自修复机制与结构 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101751317A CN101751317A (zh) | 2010-06-23 |
CN101751317B true CN101751317B (zh) | 2013-11-20 |
Family
ID=42478325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008102046235A Active CN101751317B (zh) | 2008-12-12 | 2008-12-12 | 多运算单元/多核/众核系统的自测试自修复机制与结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101751317B (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103246562B (zh) * | 2013-04-23 | 2016-12-28 | 上海交通大学 | 一种基于众核阵列架构的故障主动预防策略及装置 |
NL2013417A (en) | 2013-10-02 | 2015-04-07 | Asml Netherlands Bv | Methods & apparatus for obtaining diagnostic information relating to an industrial process. |
CN111381147B (zh) * | 2018-12-29 | 2022-03-01 | 北京灵汐科技有限公司 | 一种众核芯片的测试方法、装置及测试设备 |
CN111158967B (zh) | 2019-12-31 | 2021-06-08 | 北京百度网讯科技有限公司 | 人工智能芯片测试方法、装置、设备及存储介质 |
CN112305402B (zh) * | 2020-02-27 | 2022-12-27 | 青岛众鑫科技有限公司 | 一种混合集成电路产品测试专用控制器 |
CN112415932B (zh) * | 2020-11-24 | 2023-04-25 | 海光信息技术股份有限公司 | 电路模块及其驱动方法、电子设备 |
CN112527581A (zh) * | 2020-12-16 | 2021-03-19 | 深圳致星科技有限公司 | 多核计算芯片 |
CN112881887B (zh) * | 2021-01-15 | 2023-02-17 | 深圳比特微电子科技有限公司 | 芯片测试方法和计算芯片 |
CN113360323A (zh) * | 2021-07-02 | 2021-09-07 | 西安紫光国芯半导体有限公司 | 一种众核计算电路、堆叠芯片和容错控制方法 |
CN113391970B (zh) * | 2021-07-08 | 2024-03-22 | 无锡江南计算技术研究所 | 一种面向异构众核处理器的芯片测试方法及装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1411435A2 (en) * | 2002-10-11 | 2004-04-21 | Broadcom Corporation | Command set for a software programmable verification tool having built-in selftest (bist) for testing and debugging an embedded device under test (dut) |
CN1511285A (zh) * | 2001-05-23 | 2004-07-07 | �Ҵ���˾ | 用于芯片内系统的设计的分级内置自测试 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6667918B2 (en) * | 2002-05-01 | 2003-12-23 | Mellanox Technologies Ltd. | Self-repair of embedded memory arrays |
-
2008
- 2008-12-12 CN CN2008102046235A patent/CN101751317B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1511285A (zh) * | 2001-05-23 | 2004-07-07 | �Ҵ���˾ | 用于芯片内系统的设计的分级内置自测试 |
EP1411435A2 (en) * | 2002-10-11 | 2004-04-21 | Broadcom Corporation | Command set for a software programmable verification tool having built-in selftest (bist) for testing and debugging an embedded device under test (dut) |
Also Published As
Publication number | Publication date |
---|---|
CN101751317A (zh) | 2010-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101751317B (zh) | 多运算单元/多核/众核系统的自测试自修复机制与结构 | |
US7284166B2 (en) | Programmable multi-mode built-in self-test and self-repair structure for embedded memory arrays | |
US11768241B2 (en) | Test systems for executing self-testing in deployed automotive platforms | |
CN113190394B (zh) | 一种面向soc芯片的多时钟域并发测试系统及其测试方法 | |
US7412353B2 (en) | Reliable computing with a many-core processor | |
US7278078B2 (en) | Built-in self-test arrangement for integrated circuit memory devices | |
CN100476837C (zh) | 一种支持随机指令测试的微处理器fpga验证装置 | |
Jeong et al. | A fast built-in redundancy analysis for memories with optimal repair rate using a line-based search tree | |
CN101763901B (zh) | 在片自测试自修复方法 | |
CN103473160B (zh) | 缓存的测试装置、cpu芯片及缓存的测试方法 | |
CN111800345B (zh) | 一种高可靠星座组网空间路由器电路 | |
CN101083140A (zh) | 测试计算机的存储器存储系统的方法 | |
CN103617810A (zh) | 嵌入式存储器的测试结构及方法 | |
CN101329385A (zh) | 一种片上系统的调测系统、调测方法以及片上系统 | |
JP6377288B2 (ja) | ワイヤレスデバイスの電源管理 | |
CN201117296Y (zh) | 一种嵌入式存储器内建自测试结构 | |
US9318222B2 (en) | Hierarchical, distributed built-in self-repair solution | |
US7805644B2 (en) | Multiple pBIST controllers | |
CN212675921U (zh) | 存储器装置和存储器系统 | |
CN105738855A (zh) | 一种面向智能电表嵌入式应用的测试方法 | |
CN116705107B (zh) | 存储地址传输电路、方法、装置、存储介质及电子设备 | |
CN116795728A (zh) | 一种基于uvm的多核缓存一致性验证模组及方法 | |
CN110853695A (zh) | 一种测试nvram存储性能的方法 | |
Peng et al. | Function verification of SRAM controller based on UVM | |
Hou et al. | Test and repair scheduling for built-in self-repair RAMs in SOCs |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CP02 | Change in the address of a patent holder | ||
CP02 | Change in the address of a patent holder |
Address after: 201203 501, No. 14, Lane 328, Yuqing Road, Pudong New Area, Shanghai Patentee after: SHANGHAI XINHAO MICROELECTRONICS Co.,Ltd. Address before: 200092, B, block 1398, Siping Road, Shanghai, Yangpu District 1202 Patentee before: SHANGHAI XINHAO MICROELECTRONICS Co.,Ltd. |