CN101741327B - 可补偿的运算放大电路与相关方法 - Google Patents

可补偿的运算放大电路与相关方法 Download PDF

Info

Publication number
CN101741327B
CN101741327B CN2009102064346A CN200910206434A CN101741327B CN 101741327 B CN101741327 B CN 101741327B CN 2009102064346 A CN2009102064346 A CN 2009102064346A CN 200910206434 A CN200910206434 A CN 200910206434A CN 101741327 B CN101741327 B CN 101741327B
Authority
CN
China
Prior art keywords
circuit
transistor
compensating
switch
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102064346A
Other languages
English (en)
Other versions
CN101741327A (zh
Inventor
林嘉亮
周格至
李朝政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Publication of CN101741327A publication Critical patent/CN101741327A/zh
Application granted granted Critical
Publication of CN101741327B publication Critical patent/CN101741327B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H03F1/086—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers with FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3211—Modifications of amplifiers to reduce non-linear distortion in differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/153—Feedback used to stabilise the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45511—Indexing scheme relating to differential amplifiers the feedback circuit [FBC] comprising one or more transistor stages, e.g. cascaded stages of the dif amp, and being coupled between the loading circuit [LC] and the input circuit [IC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45512—Indexing scheme relating to differential amplifiers the FBC comprising one or more capacitors, not being switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种运算放大电路，其会依据内部状态来进行动态补偿。当内部状态指示出有发生不稳定的可能时，补偿机制才会被启动。

Description

可补偿的运算放大电路与相关方法
本申请为申请日为2007年2月14日、申请号为200710005375.7、发明名称为“可补偿的运算放大电路与相关方法”的发明专利申请的分案申请。
技术领域
本发明提供一种运算放大器，尤指一种可进行动态补偿的运算放大器。
背景技术
运算放大器(operational amplifier)是各种电路中一个重要的电路组成元件，而根据所需求的应用，运算放大器往往需要满足一些设计需求，举例来说，直流增益(DC gain)、单位增益频宽(unit-gain bandwidth)、相位余裕(phase margin)、回转率(slew rate)等等。运算放大器经常使用在闭回路的配置，其中整体电路的准确性与线性度是由直流增益所决定；整体电路的处理速度是由单位增益频宽或回转率所决定；以及整体电路的稳定度则由相位余裕所决定。设计一个具有高单位增益频宽及/或高回转率的高直流增益放大器时，若要使其另具有够好的相位余裕是十分困难的。而为了确保具有不错的稳定度，补偿技术便经常应用于运算放大器中，然而，使用补偿却会造成单位增益频宽及/或回转率的降低。
因此，现有的运算放大器仍有上述问题有待解决。
发明内容
本发明的目的之一，在于提供一种运算放大器，以解决上述的问题。
本发明的目的之一，在于提供一种可依内部状态来进行适当的补偿的运算放大器。
本发明的目的之一，在于提供一种可进行不同的补偿的运算放大器。
本发明的实施例揭露一种运算放大器及其方法。该运算放大器包含：核心电路；可调整补偿电路，用来补偿该核心电路；以及补偿控制器，用来自该核心电路的一端点接收电压信号，并依据该电压信号产生补偿控制信号来控制该可调整补偿电路。
为了实现上述目的，本发明提供了一种运算放大电路，包含有：核心电路，用以执行该运算放大电路的功能；可调整补偿电路，耦接至该核心电路，用来依据控制信号来补偿该核心电路；以及补偿控制器，耦接该可调整补偿电路，用以接收来自该核心电路的状态信号，并依据该状态信号产生该控制信号，其中该可调整补偿电路包含有至少一开关、与该开关并联的缓冲器以及与该开关串联的补偿电容，其中该补偿控制器包含：多个比较器，用来接收该状态信号并分别产生一个比较信号；计时电路，用来产生逻辑信号；以及有限状态机，用来接收该多个比较器产生的比较信号以及该逻辑信号，并产生该控制信号。
为了实现上述目的，本发明还提供了一种运算放大器的补偿方法，该运算放大器包含有核心电路与补偿电路，该方法包含：检测该核心电路的内部状态来产生检测信号；以及依据该检测信号，选择该补偿电路的第一补偿模式或第二补偿模式来补偿该核心电路。
为了实现上述目的，本发明还提供了一种运算放大器电路的补偿方法，该运算放大器电路包含有核心电路与补偿电路，该方法包含：检测该核心电路的内部状态；以及依据该核心电路的该内部状态来控制该补偿电路以补偿该核心电路，其中该补偿电路包含有至少一开关、与所述开关并联的缓冲器以及与该开关串联的补偿电容。
附图说明
图1为本发明可补偿运算放大器的一实施例的功能方块图。
图2显示于已知切换式电容电路的电路示意图。
图3为图2所示的切换式电容电路的输出电压于电荷转移模式下的波形图。
图4A为本发明可补偿运算放大器应用于切换式电容电路的一实施例的示意图。
图4B为本发明可补偿运算放大器应用于切换式电容电路的另一实施例的示意图。
图5为本发明补偿控制器的一实施例的示意图。
图6为有限状态机的一实施例的示意图。
图7为补偿控制器的比较器的电路示意图。
[主要元件标号说明]
100、400A、400B   运算放大电路    110、410  核心电路
120、420A、420B   补偿电路        130、410  补偿控制器
210               运算放大器      510、520  比较器
530               有限状态机      540       计时电路
具体实施方式
此说明书中揭露数个实施例来说明本发明的最佳实施态样，然而，本发明实际上是可由许多方式来加以实作，因此并不限于以下所述的特定范例或这些范例中所提到的技术特征的实作方式。
图1的实施例中，可补偿运算放大电路100包含有核心电路110、可调整补偿电路120以及补偿控制电路130。核心电路110为已知运算放大器，以及核心电路110会接收差动输入信号IN+/IN-，并输出差动输出信号OUT+/OUT-，虽然图1是显示差动输出，然而本发明亦可应用于单端输出的运算放大器。补偿控制器130自核心电路110接收状态信号STATE，并据此产生补偿控制信号COMP_CTL来控制补偿电路120的运作。补偿电路120是连接至核心电路110中至少两个端点，以及状态信号STATE包含有核心电路110中一个端点的电压值，而补偿控制器130便检测核心电路110的“状态”并据此来决定使用一个适当的补偿模式。一实施例，该可调整补偿电路120具有至少二种补偿模式，该至少二种补偿模式分别为不同的补偿方法，以使该可补偿运算放大电路100得到较佳的补偿方法。
一实施例，补偿控制信号COMP_CTL是一个逻辑信号，以决定补偿电路120是否关闭其补偿机制，例如，当补偿控制器130判断不存在稳定度问题时，补偿控制器130会关闭由补偿电路120所施加的补偿机制以提升运算放大器的处理速度，另一方面，当补偿控制器130发现需要提供补偿以避免不稳定时，补偿控制器130便会启用由补偿电路120所提供的补偿机制。
一实施例，本发明亦适用于切换式电容电路(switch-capacitor circuit)的应用。切换式电容电路是于取样模式(sampling phase)与电荷转移模式(transfer phase)下运行。图2显示于已知切换式电容电路的电路示意图。于取样模式中，输入电压VIN会被取样至取样电容C1；而于电荷转移模式中，经由包含运算放大器210与反馈电容C2的运算放大电路，因此储存于取样电容C1中的电荷便会被转移至负载电容CL上。一实施例，运算放大器210为反向放大配置，其中运算放大器210的正输入端连接至接地端，而运算放大器210的负输入端则分别连接至取样电容C1与反馈电容C2。当切换式电容电路进入电荷转移模式之后，输出电压VOUT将会变成VIN×C1/C2。
图2所示的切换式电容电路的输出电压于电荷转移模式下的波形是显示于图3中。在此，电荷转移模式开始于时间为0时，而取样电容C1所储存的电荷便开始转移至负载电容CL，因此输出电压VOUT(其为负载电容CL两端的跨压)便逐渐地增加且最后会达到电压值VIN×C1/C2。由于运算放大器210本身的有限驱动能力，电荷转移的过程实际上可进一步地区分为两个模式：回转模式(slewing phase)与线性稳定模式(linear settling phase)，于一开始时，无论运算放大器210的差动输入电压有多大，输出电压VOUT都是随着时间而线性地增加，而于输出电压VOUT随着时间线性地增加的过程中，运算放大器210可说是以其最大驱动能力而正在进行回转/驱动，而当输出电压VOUT接近最终的电压值VIN×C1/C2时(图3以ts来标示此时间点)，运算放大器210便不再需要以其最大驱动能力来运作，因此，运算放大器210便进入线性稳定模式，而相较于回转模式，输出电压VOUT于线性稳定模式下便以较慢的速度来逐渐增加。
然而，切换式电容电路的稳定度仅有在线性稳定模式中是有意义的，而在回转模式中，运算放大器210是以最大驱动能力来运作，因此实际上是无须考虑不稳定的问题。然而，不幸地，已知切换式电容电路会使用同一补偿电路于两种操作模式中，而补偿电路往往包含一个电容值很大的电容，因此便对运算放大器的驱动能力(亦即回转率)造成限制。于本发明的实施例中，补偿电路120所提供的补偿机制会于回转模式中关闭(亦即停止运作)，如此一来，便可大幅地提升运算放大器的处理速度。
本发明应用于切换式电容电路的一实施例是显示于图4A中。在此，可补偿运算放大电路400A包含核心电路410、可调整补偿电路420A以及补偿控制器410。一实施例，核心电路410包含有两个放大级，其中第一放大级是差动放大器，其具有一偏压晶体管M1、一对差动放大晶体管M2、M3以及一对负载晶体管M4、M5。偏压晶体管M1与负载晶体管M4、M5均为NMOS晶体管，而差动放大晶体管M2、M3则是PMOS晶体管。此外，第二放大级则包含一对共源极放大器(common source amplifier)，其具有PMOS晶体管M7、M9来进行放大，以及NMOS晶体管M6、M8来进行偏压，于此，VDD是代表供应电压，VP是代表PMOS晶体管M4、M5的偏压，以及VN是代表NMOS晶体管M1、M6、M8的偏压。第一放大级会接收差动输入信号IN+/IN-并产生中间级差动信号(inter-stage signal)INT+/INT-；第二放大级会接收差动中间级信号INT+/INT-并产生差动输出信号OUT+/OUT-。对于本领域技术人员而言，上述具有两个放大级的核心电路410的运作是属已知，因而于此不另赘述；另外，在不违背本发明精神下，各式各样的设计变化亦是可行的，举例来说，可将第一放大级以差动望远镜迭接式放大器(differential telescopic cascadeamplifier)或折迭迭接式放大器(folded cascade amplifier)来加以取代。补偿电路420A包含一对补偿电容Cc1、Cc2以及一对开关SW1、SW2，其中开关SW1、SW2均由补偿控制器430所产生的逻辑信号COMP_EN所控制，当补偿机制被启动时，OUT+经由补偿电容Cc1与开关SW1而连接至INT-，以及OUT-经由补偿电容Cc2与开关SW2而连接至INT+，由于补偿机制的操作原理为本领域技术人员所周知，故不于此赘述。请注意，在不违背本发明精神下，各式各样的设计变化亦是可行的。补偿控制器430会接收差动中间级信号INT+/INT-以及时钟信号CLK，并判断是否需要使用补偿机制以据此产生逻辑信号COMP_EN。
本发明应用于切换式电容电路的另一实施例则显示于图4B中。本实施例中，多了两个缓冲器441、442至补偿电路420A而形成另一补偿电路420B之外，运算放大电路400B是相同于运算放大电路400A，请参阅图4B。由于缓冲器是一种可使得其输出电压紧随(track)其输入电压的电路，因此，补偿电路420B于回转模式中便会因为缓冲器441(442)而具有以下所述的优点：补偿电容Cc1(Cc2)的一端的电压会紧随INT-(INT+)的电压电平，如此一来，当逻辑信号COMP_EN由低逻辑电平切换至高逻辑电平时，便可减轻因为开关SW1(SW2)的寄生电容所造成的电荷分享效应(charge sharing effect)。
图5是显示补偿控制器，其为图4所示的补偿控制器430的一实施例，请注意，图5所示仅作为范例说明而非本发明的限制条件。补偿控制器500包含两个比较器510、520、有限状态机530以及计时电路540。计时电路540会接收时钟信号CLK并据以产生重置信号RESET；比较器510比较INT+与INT-，并产生一逻辑信号D1；比较器520比较INT-与INT+，并产生另一逻辑信号D2；有限状态机530则接收逻辑信号D1、逻辑信号D2与重置信号RESET，并产生逻辑信号COMP_EN来启用或关闭运算放大器的补偿机制。
比较器510与520均偏压至同一极性，举例来说，比较器510与520均反向偏压(negatively biased)，因而于重置信号RESET被设定(asserted)时会被重置为“0”，而反向偏压的比较器510与520是表示其输出会是“0”，除非输入端的差量(“+”与“-”两输入端之间的差量)大于某一偏压量Vb，而适用于本发明的偏压量可以是100mV；此外，比较器510与520另设定有一定程度的磁滞(hysteresis)，而磁滞的效果将简要地说明如下。对于不具磁滞的未偏压比较器而言，当输入端的差量大于零时则输出“1”，另一方面，当输入端的差量不大于零时则输出“0”。对于具磁滞的未偏压比较器而言，其实时输出并非仅依据其实时输入，若比较器的输出目前是“1”，则该输出会维持于“1”且不会转变成“0”，直到输入端的差量低于-Vh+为止，其中Vh+为输出是“1”时所对应的磁滞量；另一方面，若比较器的输出目前是“0”，则该输出会维持于“0”且不会转变成“1”，直到输入端的差量高于Vh-为止，其中Vh-为输出是“0”时所对应的磁滞量。比较器510与520两者均被偏压且设定有磁滞，然而，磁滞量必须小于偏压量，亦即，Vb＞Vh+以及Vb＞Vh-。
图6为有限状态机520的一实施例的示意图。于此实施例中，有限状态机520具有两个状态：回转状态SLEW与稳定状态SETTLE。当重置信号RESET被设定(asserted)时，有限状态机520便进入回转状态SLEW，其中逻辑信号COMP_EN是设为“0”以关闭运算放大器的补偿机制，接着，有限状态机520会待在回转状态SLEW，并仅于重置信号RESET被取消(de-asserted)时才转换至设定模式SETTLE。于重置信号RESET被取消之后，有限状态机520便比较逻辑信号D1与逻辑信号D2，而当逻辑信号D1不等于逻辑信号D2时，表示INT+与INT-之间具有很大的差量，所以比较器510与520中之一的偏压与磁滞已经被克服，而INT+与INT-之间很大的差量亦指示出运算放大器目前正在回转/驱动，于此情况下，有限状态机520便必须待在回转状态SLEW中。于重置信号RESET取消之后与下一重置信号RESET设定之前的任一时间点中，若有限状态机520检测到逻辑信号D1大致上等于逻辑信号D2，则有限状态机520会进入稳定状态SETTLE，此状况是发生于INT+与INT-之间的差量不大而无法克服比较器510与520的偏压设定与磁滞设定，此时，有限状态机520于稳定状态SETTLE中会将逻辑信号COMP_EN设成“1”来启用运算放大器的补偿机制，以便确保运算放大器的稳定度。此外，重置信号RESET会于时钟信号CLK的每一时钟周期中的一部分时段内被设定，因此可于切换式电容电路每次进入电荷转移模式时将有限状态机520重置回到回转状态SLEW。
图7为比较器510的一实施例的电路示意图。比较器510包含有作为差动对使用的NMOS晶体管M2、M3，其是由NMOS晶体管M1所提供的电流所偏压，且NMOS晶体管M2、M3另负载有一对PMOS晶体管M4、M5，此外，另有额外的再生式负载(regenerative load)连接于NMOS晶体管M2、M3，而该再生式负载包含一对交互耦合(cross-coupled)PMOS晶体管M6、M7，其是用来设定磁滞量，另外，VDD代表供应电压，VN代表NMOS晶体管M1的偏压，以及VP代表PMOS晶体管M4、M5的偏压。比较器510的输出D1是取自NMOS晶体管M3的漏极，此外，为使比较器510被反向偏压，NMOS晶体管M3的宽长比(width-to-length ratio)必须大于NMOS晶体管M2的宽长比。请注意，在不违背本发明精神下，各式各样的设计变化亦是可行的。
对于本领域技术人员而言，比较器510与520也可被正向偏压(positively biased)，此设计变化亦符合本发明的精神，此外，于其它实施例中，亦可让比较器510与520两者均比较INT+与INT-(亦即不再使图5所示的比较器520比较INT-与INT+)，且比较器510与520是分别偏压至相反的极性，于此情况下，逻辑信号D2便必须以相对应的反向信号来加以取代。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (7)

1.一种运算放大电路，包含有：
核心电路，用以执行该运算放大电路的功能；
可调整补偿电路，耦接至该核心电路，用来依据控制信号来补偿该核心电路；以及
补偿控制器，耦接该可调整补偿电路，用以接收来自该核心电路的状态信号，并依据该状态信号产生该控制信号，
其中该可调整补偿电路包含：至少一开关、与该开关并联的缓冲器以及与该开关串联的补偿电容，
其中该补偿控制器包含：
多个比较器，用来接收该状态信号并分别产生一个比较信号；
计时电路，用来产生逻辑信号；以及
有限状态机，用来接收该多个比较器产生的比较信号以及该逻辑信号，并产生该控制信号。
2.根据权利要求1所述的运算放大电路，其中该可调整补偿电路依据该控制信号以停止或启动补偿该核心电路。
3.根据权利要求1所述的运算放大电路，其是应用于切换式电容电路。
4.根据权利要求1所述的运算放大电路，其中该多个比较器被偏压且设定有磁滞。
5.根据权利要求1所述的运算放大电路，其中该多个比较器分别包括：
第一晶体管，用于提供电流；
作为差动对使用的第二晶体管、第三晶体管，根据第一晶体管提供的电流偏压；
第四晶体管、第五晶体管，作为第二、第三晶体管的负载；以及
一对交互耦合的第六晶体管、第七晶体管，作为再生式负载连接于该第二、第三晶体管，用于设定磁滞量，
其中，第一、第二、第三晶体管为NMOS晶体管，第四、第五、第六、第七晶体管为PMOS晶体管，
比较器的输出取自该第三晶体管的漏极，
第三晶体管的宽长比大于第二晶体管的宽长比。
6.一种运算放大器电路的补偿方法，该运算放大器电路包含有核心电路与补偿电路，该方法包含：
检测该核心电路的内部状态；以及
依据该核心电路的该内部状态来控制该补偿电路以补偿该核心电路，
其中该补偿电路包含：至少一开关、与所述开关并联的缓冲器以及与该开关串联的补偿电容。
7.根据权利要求6所述的补偿方法，其中该补偿电路依据该核心电路的该内部状态来停止或启动补偿该核心电路。
CN2009102064346A 2006-02-21 2007-02-14 可补偿的运算放大电路与相关方法 Active CN101741327B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US76692506P 2006-02-21 2006-02-21
US60/766,925 2006-02-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNB2007100053757A Division CN100568713C (zh) 2006-02-21 2007-02-14 可补偿的运算放大电路与相关方法

Publications (2)

Publication Number Publication Date
CN101741327A CN101741327A (zh) 2010-06-16
CN101741327B true CN101741327B (zh) 2012-09-05

Family

ID=38744354

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2009102064346A Active CN101741327B (zh) 2006-02-21 2007-02-14 可补偿的运算放大电路与相关方法
CNB2007100053757A Active CN100568713C (zh) 2006-02-21 2007-02-14 可补偿的运算放大电路与相关方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2007100053757A Active CN100568713C (zh) 2006-02-21 2007-02-14 可补偿的运算放大电路与相关方法

Country Status (3)

Country Link
US (1) US7560991B2 (zh)
CN (2) CN101741327B (zh)
TW (1) TWI342110B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7705669B2 (en) * 2008-05-06 2010-04-27 Himax Media Solutions, Inc. Preamplifier and method for calibrating offsets therein
US7733169B2 (en) * 2008-05-07 2010-06-08 Texas Instruments Incorporated Slew rate and settling time improvement circuitry and method for 3-stage amplifier
US8683098B2 (en) * 2010-03-29 2014-03-25 Intel Corporation Method and apparatus for minimizing within-die variations in performance parameters of a processor
CN102594308B (zh) * 2010-11-22 2015-03-25 快捷半导体(苏州)有限公司 具有低温度相关性的迟滞比较器
US8350598B2 (en) * 2011-04-20 2013-01-08 Nanya Technology Corp. Multi-stage receiver
JP5890267B2 (ja) * 2012-07-06 2016-03-22 ルネサスエレクトロニクス株式会社 積分回路及びそれを備えたａｄ変換回路
US10476456B2 (en) 2016-10-04 2019-11-12 Mediatek Inc. Comparator having a high-speed amplifier and a low-noise amplifier
TWI701902B (zh) * 2019-09-10 2020-08-11 敦泰電子股份有限公司 運算放大器電路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862016A (en) * 1984-12-24 1989-08-29 Motorola, Inc. High speed, low drift sample and hold circuit
US5115211A (en) * 1990-07-27 1992-05-19 Nec Corporation Piezo-electric oscillator
CN1255030A (zh) * 1998-11-20 2000-05-31 松下电器产业株式会社 便携式无线电设备
CN1408142A (zh) * 1999-12-07 2003-04-02 诺基亚公司 自动偏压放大器的系统和方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69529828D1 (de) * 1995-11-30 2003-04-10 St Microelectronics Srl Operationsverstärker mit steuerbarer Frequenzkompensation
US5847607A (en) * 1996-12-19 1998-12-08 National Semiconductor Corporation High speed fully differential operational amplifier with fast settling time for switched capacitor applications
JP2000295055A (ja) 1999-04-01 2000-10-20 Matsushita Electric Ind Co Ltd 送信機および受信機
US6087897A (en) * 1999-05-06 2000-07-11 Burr-Brown Corporation Offset and non-linearity compensated amplifier and method
US6646509B2 (en) * 2002-01-23 2003-11-11 Broadcom Corporation Layout technique for matched resistors on an integrated circuit substrate
US7053712B2 (en) * 2004-07-30 2006-05-30 International Business Machines Corporation Method and apparatus for controlling common-mode output voltage in fully differential amplifiers
US7268624B2 (en) * 2005-08-15 2007-09-11 International Business Machines Corporation Differential amplifier offset voltage minimization independently from common mode voltage adjustment

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4862016A (en) * 1984-12-24 1989-08-29 Motorola, Inc. High speed, low drift sample and hold circuit
US5115211A (en) * 1990-07-27 1992-05-19 Nec Corporation Piezo-electric oscillator
CN1255030A (zh) * 1998-11-20 2000-05-31 松下电器产业株式会社 便携式无线电设备
CN1408142A (zh) * 1999-12-07 2003-04-02 诺基亚公司 自动偏压放大器的系统和方法

Also Published As

Publication number Publication date
CN101741327A (zh) 2010-06-16
US7560991B2 (en) 2009-07-14
TW200733546A (en) 2007-09-01
CN100568713C (zh) 2009-12-09
CN101026361A (zh) 2007-08-29
TWI342110B (en) 2011-05-11
US20070194850A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
CN101741327B (zh) 可补偿的运算放大电路与相关方法
CN108011635B (zh) 一种动态比较器及其失调校准的方法
WO2017049989A1 (zh) 一种高速低功耗动态比较器
US7321260B2 (en) Ping-pong auto-zero amplifier with glitch reduction
US20100237908A1 (en) Low current comparator with programmable hysteresis
US7403064B2 (en) Dynamically accelerated operational amplifier and method thereof
US20060114033A1 (en) Sample -hold circuit
CN103178813B (zh) 一种低失调全动态比较器
CN105871376A (zh) 开关电容器数模转换器中的电压采样和驱动器放大器闪烁噪声消除
CN108242918B (zh) 动态放大器及芯片
CN101939918A (zh) 具有可变增益的模数转换器及其方法
CN109120243A (zh) 时钟驱动电路
CN101051832B (zh) 具有误差平均功能的切换式电容电路与其方法
CN108880479B (zh) 一种动态偏置电流优化的运算放大器
US20120038390A1 (en) Gigabit-speed slicer latch with hysteresis optimization
CN101490961A (zh) 逐步逼近式模数转换器
CN100502232C (zh) 一种直流电平转换电路
US7295042B2 (en) Buffer
CN202353517U (zh) 高共模抑制比的极低噪声直流差或和值放大装置
CN104883180B (zh) 低功率偏移存储的锁存器
US20040130468A1 (en) Differential sampling circuit for generating a differential input signal DC offset
CN110247661B (zh) 一种全差分高速低功耗比较器
CN112653434A (zh) 一种时序控制的低功耗共模反馈预放大电路与比较器
CN115001422B (zh) 预放大器、比较器及模数转换器
Shu et al. A low-power low-voltage slew-rate enhancement circuit for two-stage operational amplifiers

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant