CN101740620A - 具有栅极侧壁层的半导体器件及其形成方法 - Google Patents

Abstract

本发明公开了一种具有栅极侧壁层的半导体器件，包括衬底，以及在所述衬底上形成的栅极、栅极侧壁层和源/漏极，其中，所述半导体器件的栅极侧壁层具有应力。本发明还相应地公开了一种具有栅极侧壁层的半导体器件的形成方法。采用本发明的具有栅极侧壁层的半导体器件及其形成方法，形成了具有较大应力的栅极侧壁层，有效地改善了器件的电性能。

Description

具有栅极侧壁层的半导体器件及其形成方法

技术领域

本发明涉及半导体制造技术领域，特别涉及一种具有栅极侧壁层的半导体器件及其形成方法。

背景技术

半导体集成电路芯片的工艺制作利用批量处理技术，在同一硅衬底上形成大量各种类型的复杂器件，并将其互相连接以具有完整的电子功能。随着超大规模集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因器件的高密度、小尺寸引发的各种效应对半导体工艺制作结果的影响日益突出，这就对半导体工艺提出了更多、更高的要求。

随着器件尺寸越来越小，操作速度越来越快，对电路中器件驱动电流的要求也越来越高。尤其在进入65nm工艺节点以后，传统的提高器件驱动电流的方法受到了诸多限制，通常需要在器件内形成具有应力的薄膜来改善器件的驱动电流。现已证实，在器件形成过程中，在器件表面生长能引入应力的薄膜层，可以达到改善器件性能的目的：沿沟道方向的压应力(compressive strain)可以提高空穴的迁移率，能够有效提高PMOS器件的性能；而沿沟道方向的张应力(tensile strain)可以提高电子的迁移率，能够提高NMOS器件的性能。

为了对沟道内的载流子迁移率有明显的改进，该引入应力的薄膜层应该形成于接近沟道的表面。图1为现有的MOS器件结构示意图，如图1所示，在硅衬底101上形成了一个MOS器件，该器件具有多晶硅栅极104，该栅极下方为栅氧化层103(Pad Oxide)，在栅极侧壁上形成了栅极侧壁层105；此外，在各器件的栅极两侧，还在衬底上以离子注入的方式形成了源/漏极掺杂区107和108。

该MOS器件形成后，为了实现其与上层器件间的隔离，还需要在其上生长接触刻蚀停止层110和层间介质层(图中未示出)。现有方法中，在进入65nm以下工艺节点后，为了增强该器件的载流子迁移率，提高器件电性能，通常会将该与器件相连接的接触刻蚀停止层110生长为具有一定应力的应力层，其中，对于PMOS器件，会沉积一层具有压应力的接触刻蚀停止层，以提高空穴的迁移率；对于NMOS器件，会沉积一层具有张应力的接触刻蚀停止层，以提高电子的迁移率，并最终达到改善器件电性能的目的。

图2为现有的NMOS器件内薄膜具有的应力与器件性能之间的关系图，如图2所示，当器件工艺节点为45nm时，在Vdd为1V的测试条件下，测得的器件内薄膜层具有不同的厚度×应力时，NMOS器件的电流特性变化情况。可以看出，对于NMOS器件，随着其具有的张应力的增大，器件电性能可以有明显改善。

现有的半导体器件内，形成具有应力的薄膜为接触刻蚀停止层。由于现有的工艺方法中形成的接触刻蚀停止层的应力是有限的，单纯通过生长一层具有应力的接触刻蚀停止层来提高器件性能也是有限的。

为此，于2006年8月23日公开的公开号为CN1822337A的中国专利申请提出了一种新的结构，其在衬底内形成了具有应力的锗化硅材料，再将具有压应力的氮化硅形成于衬底上，达到了加大在沟道内引入的应力的目的。但该方法实现起来较为复杂，会延长工艺时间，加大工艺成本，不适宜在实际生产中推广应用。

发明内容

本发明提供一种具有栅极侧壁层的半导体器件及其形成方法，以改善现有半导体器件的电性能。

为达到上述目的，本发明提出了一种具有栅极侧壁层的半导体器件，包括衬底、在所述衬底上形成的栅极、位于所述栅极侧壁处的栅极侧壁层和位于所述栅极两侧的源/漏极，其中，所述半导体器件的栅极侧壁层具有应力。且所述半导体器件为NMOS器件时，所述栅极侧壁层具有张应力；所述半导体器件为PMOS器件时，所述栅极侧壁层具有压应力。

本发明具有相同或相应技术特征的一种具有栅极侧壁层的半导体器件的形成方法，包括步骤：

提供已形成栅极的衬底；

将所述衬底放置于沉积室中；

向所述沉积室内通入反应气体及辅助气体，沉积具有张应力的栅极侧壁薄膜；

取出已形成所述栅极侧壁薄膜的所述衬底；

利用光刻胶保护所述衬底的NMOS器件所在区域的所述栅极侧壁薄膜；

去除未被所述光刻胶保护的所述栅极侧壁薄膜；

去除所述光刻胶；

刻蚀所述NMOS器件所在区域的所述栅极侧壁薄膜，在所述NMOS器件的栅极侧壁处形成栅极侧壁层。

与现有技术相比，本发明具有以下优点：

本发明的具有栅极侧壁层的半导体器件及其形成方法，在生长距离沟道较近的栅极侧壁层时，选用了能产生较大应力的工艺条件，形成了具有较大应力的栅极侧壁层，有效地改善了器件的电性能。

附图说明

图1为现有的MOS器件结构示意图；

图2为现有的NMOS器件内薄膜具有的应力与器件性能之间的关系图；

图3为本发明具体实施例的具有栅极侧壁层的半导体器件形成方法的流程图；

图4至图9为说明本发明具体实施例的具有栅极侧壁层的半导体器件形成方法的器件剖面示意图；

图10为采用本发明具体实施例方法形成的具有栅极侧壁层的半导体器件的剖面示意图；

图11为采用传统方法与采用本发明具体实施例方法形成的氮化硅薄膜的应力测试结果比较图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

本发明的处理方法可以被广泛地应用于各个领域中，并且可利用许多适当的材料制作，下面是通过具体的实施例来加以说明，当然本发明并不局限于该具体实施例，本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。

其次，本发明利用示意图进行了详细描述，在详述本发明实施例时，为了便于说明，表示器件结构的剖面图会不依一般比例作局部放大，不应以此作为对本发明的限定，此外，在实际的制作中，应包含长度、宽度及深度的三维空间尺寸。

为了进一步改善器件的性能，除了可以与传统方法一样将接触刻蚀停止层生长为具有应力的介质层外，本发明的具有栅极侧壁层的半导体器件及其形成方法还将形成于栅极侧壁处的栅极侧壁层设计为具有应力的介质层，如氮化硅层。

由图2中可以看出，当薄膜具有的应力大小相同时，增大薄膜的厚度也能改善器件的性能。但是，对于小尺寸器件，其内各薄膜层的厚度均受到限制，尤其是栅极侧壁层的厚度会直接影响到器件尺寸，不可能过厚。因此，本发明改善的方向是在栅极侧壁层厚度不变的情况下，加大栅极侧壁层所具有的应力。

为此，本发明提出了一种具有栅极侧壁层的半导体器件，包括衬底、在所述衬底上形成的栅极、位于所述栅极侧壁处的栅极侧壁层和位于所述栅极两侧的源/漏极，所述半导体器件的栅极侧壁层具有应力。其中，所述半导体器件为NMOS器件时，所述栅极侧壁层具有张应力；所述半导体器件为PMOS器件时，所述栅极侧壁层具有压应力。

其中，所述栅极侧壁层包括厚度在至

之间的氮化硅层，且所述氮化硅层具有的应力的绝对值大于1.22GPa。

其中，所述氮化硅层利用流量比在10∶1至50∶1之间的氨气与HCD形成，或利用流量比在0.5∶1至5∶1之间的氨气与BTBAS形成。

本发明还相应提出一种具有栅极侧壁层的半导体器件的形成方法，包括步骤：

提供已形成栅极的衬底；

将所述衬底放置于沉积室中；

向所述沉积室内通入反应气体及辅助气体，沉积具有张应力的栅极侧壁薄膜；

取出已形成所述栅极侧壁薄膜的所述衬底；

利用光刻胶保护所述衬底的NMOS器件所在区域的所述栅极侧壁薄膜；

去除未被所述光刻胶保护的所述栅极侧壁薄膜；

去除所述光刻胶；

刻蚀所述NMOS器件所在区域的所述栅极侧壁薄膜，在所述NMOS器件的栅极侧壁处形成栅极侧壁层。

其中，所述反应气体包含氨气和HCD，且所述氨气与HCD的流量比在10∶1至50∶1之间。所述HCD的流量在5sccm至200sccm之间。

其中，所述沉积的温度设置在400℃至600℃之间，所述沉积室的压力在0.1Torr至5Torr之间。

其中，所述反应气体包括氨气和BTBAS，且所述氨气与BTBAS的流量比在0.5∶1至5∶1之间。

其中，所述栅极侧壁层具有的应力大于1.22GPa。

另外，在所述NMOS器件的栅极侧壁处形成栅极侧壁层之后，还可以包括步骤：

沉积具有压应力的栅极侧壁薄膜；

利用光刻胶保护所述衬底的PMOS器件所在区域的所述具有压应力的栅极侧壁薄膜；

去除未被所述光刻胶保护区域的所述具有压应力的栅极侧壁薄膜；

去除所述光刻胶；

刻蚀所述PMOS器件所在区域的所述具有压应力的栅极侧壁薄膜，在所述PMOS器件的栅极侧壁处形成具有压应力的栅极侧壁层。

本发明在形成栅极侧壁层时改用HCD(Si₂Cl₆)或BTBAS代替传统的DCS(Si₂H₂Cl₂)作为反应气体，避免了在生长薄膜时因氢气的释放而在薄膜内形成空隙、使薄膜无法具有较高应力的问题，在厚度不变的情况下，增大了薄膜所具有的应力。

本发明通过具体实施例介绍了一种新的具有栅极侧壁层的半导体器件的形成方法，图3为本发明具体实施例的具有栅极侧壁层的半导体器件形成方法的流程图，图4至图9为说明本发明具体实施例的具有栅极侧壁层的半导体器件形成方法的器件剖面示意图，下面结合图3至图9对本发明具体实施例进行详细介绍。

步骤301：提供已形成栅极的衬底。

图4为本发明具体实施例中提供衬底的剖面示意图，如图4所示，在硅衬底401上形成了浅沟槽隔离结构402，及栅氧化层403，在栅氧化层403上形成了多晶硅栅极404。

步骤302：对所述栅极进行氧化处理。

为了令其与栅极之间具有较好的粘附性，同时又确保其对栅极具有良好的保护作用，本实施例中的栅极侧壁层由氧化硅层和氮化硅层组成。其中紧邻栅极侧壁的氧化硅层可以通过对多晶硅栅极的氧化而形成。

图5为本发明具体实施例中栅极氧化后的器件剖面示意图，如图5所示，通过氧化处理，在多晶硅栅极404外形成了一层氧化层406。

在本发明的其它实施例中，考虑到一方面该栅极侧壁层具有较大的应力时，其与下层材料间的粘附性会较好；另一方面，器件尺寸较小时，栅极侧壁层的厚度也受到限制，不能过厚；当该栅极侧壁层具有较大的应力时，也可以直接生长单层的具有应力的氮化硅层或氮氧化硅层来作为栅极侧壁层。

步骤303：将衬底放置于沉积室中。

本发明中所用的沉积设备可以为低压化学气相沉积设备(LPCVD)或等离子体增强化学气相沉积(PECVD)设备等沉积设备。本实施例中所用的是低压化学气相沉积设备，对应的，本步中所指的沉积室是低压化学气相沉积设备的沉积室。

步骤304：向所述沉积室内通入反应气体及辅助气体，沉积具有张应力的栅极侧壁薄膜。

本步中利用HCD(Si₂Cl₆)和氨气(NH₃)作为反应气体在该氧化层外生长栅极侧壁薄膜——氮化硅薄膜(本实施例中，在生长氮化硅薄膜前已利用氧化工艺在多晶硅栅极外包围了一层氧化层)。由于Si₂Cl₆中不含有氢气，避免了在生长氮化硅薄膜时因氢气的释放而在薄膜内形成空隙，相对于传统利用DCS(Si₂H₂Cl₂)和氨气形成的氮化硅薄膜而言，其形成的氮化硅薄膜具有更大的张应力。

本实施例中，为得到较大的张应力，对氮化硅薄膜的沉积条件进行了优化设置：将沉积室的压力设置在0.1至5Torr之间，如为0.1Torr、0.5Torr、1Torr、2Torr、3Torr、4Torr或5Torr等。将反应气体中的氨气与Si₂Cl₆的流量比设置在10∶1至50∶1之间，如为10∶1、20∶1、30∶1、40∶1或50∶1等。具体地，可将Si₂Cl₆的流量设置在5sccm至200sccm之间，如为5sccm、10sccm、50sccm、80sccm、100sccm、120sccm、150sccm、180sccm或200sccm等；将NH₃的流量设置在50sccm至5000sccm之间，如为50sccm、100sccm、500sccm、800sccm、1000sccm、2000sccm、3000sccm、4000sccm或5000sccm等。

本实施例中，由于Si₂Cl₆在低温下更活跃，其可以在较低的沉积温度下实现氮化硅薄膜的生长。传统的利用Si₂H₂Cl₂形成氮化硅薄膜所需的沉积温度通常要在630℃以上，而利用本实施例中选用的Si₂Cl₆反应气体后，所需的沉积温度可以设置在400℃至600℃之间，如为400℃、450℃、500℃、550℃或600℃等。因此，本实施例中选用Si₂Cl₆为反应气体形成氮化硅薄膜，还可以有效降低器件的热预算，这对小尺寸器件尤为关键。

本实施例中采用Si₂Cl₆作为反应气体后，氮化硅的沉积速度明显加快。传统的利用Si₂H₂Cl₂沉积氮化硅的速度通常在

左右，而本实施例中氮化硅薄膜的沉积速度可达

以上，大大节约了生产时间。如，当所需生长的氮化硅薄膜厚度为

时，采用传统方法需要费时60分钟以上，而采用本实施例的方法仅需不到20分钟。通常栅极侧壁薄膜的厚度在

至

之间，如为

或

等，采用Si₂Cl₆作为反应气体后，可以有效缩短生产周期。

图11为采用传统方法与采用本发明具体实施例方法形成的氮化硅薄膜的应力测试结果比较图，如图11所示，图中1101为采用传统的DCS与氨气作为反应气体形成的氮化硅薄膜具有的应力测试结果，图中1102为采用本发明具体实施例方法，当氨气与HCD的流量比为1∶45时，形成的氮化硅薄膜具有的应力测试结果。前者为1.22GPa，后者为1.34GPa。可见，与采用传统的DCS与氨气作为反应气体形成的氮化硅薄膜相比，采用本实施例方法形成的氮化硅薄膜的应力提高了10％以上，具有了更大的张应力。

在本发明的其它实施例中，在形成氮化硅薄膜的过程中，除了通入HCD和氨气(NH₃)作为反应气体外，还可以同时加入C_XH_Y气体以实现原位掺杂。实验测得：当HCD∶NH₃∶C₂H₄＝1∶30∶25时，形成的掺碳的氮化硅薄膜具有的应力达1.23GPa，与传统方法相比也有所提高。

在本发明的其它实施例中，还可以利用氨气和BTBAS作为反应气体。其工艺条件的优化设置如下：沉积温度可以设置在500至600℃之间，如为500℃、520℃、550℃、580℃或600℃等；沉积室压力可以设置在0.05至3Torr之间，如为0.05Torr、0.1Torr、0.5Torr、1Torr、2Torr或3Torr等。

所述氨气与BTBAS的流量比可以设置在0.5∶1至5∶1之间，如为0.5∶1、1∶1、2∶1、3∶1、4∶1或5∶1等。具体地，可将BTBAS的流量设置在25sccm至500sccm之间，如为25sccm、50sccm、100sccm、200sccm、250sccm、300sccm、350sccm、400sccm或500sccm等；将NH₃的流量设置在50sccm至1000sccm之间，如为50sccm、100sccm、200sccm、300sccm、400sccm、500sccm、600sccm、700sccm、800sccm、900sccm或1000sccm等。

对利用氨气和BTBAS作为反应气体形成的氮化硅薄膜具有的应力同样进行了测试，结果表明：当二者流量比在4∶1时，形成的氮化硅薄膜具有的应力可达1.48GPa；当二者流量比在2∶1时，形成的氮化硅薄膜具有的应力可达1.42GPa；当二者流量比在0.5∶1时，形成的氮化硅薄膜具有的应力可达1.29GPa等。

本实施例中形成的所述栅极侧壁层包括了厚度在

至

之间的氮化硅层，且所述栅极侧壁层具有的应力的绝对值大于了1.22GPa。

步骤305：取出已形成所述栅极侧壁薄膜的所述衬底。

图6为本发明具体实施例中形成栅极侧壁薄膜后的器件剖面示意图，如图6所示，本实施例中利用化学气相沉积方法形成了一层具有张应力的氮化硅薄膜作为栅极侧壁薄膜405。

本实施例中，为了更好地提高器件性能，还可以仅将该具有张应力的栅极侧壁薄膜405仅形成于NMOS器件的栅极侧壁上。

步骤306：利用光刻胶保护所述衬底的NMOS器件所在区域的所述栅极侧壁薄膜。

图7为本发明具体实施例中图形化栅极侧壁薄膜后的器件剖面示意图，如图7所示，由于形成的是具有张应力的氮化硅薄膜，本实施例中利用光刻技术将所述衬底的NMOS器件所在区域的所述栅极侧壁薄膜用光刻胶408保护起来，将除NMOS器件所在区域之外的其它区域，如PMOS器件等所在区域的所述栅极侧壁薄膜曝露出来。

步骤307：去除未被所述光刻胶保护区域的所述栅极侧壁薄膜。

步骤308：去除所述光刻胶。

图8为本发明具体实施例中去除栅极侧壁薄膜后的器件剖面示意图，如图8所示，本实施例中利用干法刻蚀或湿法腐蚀方法将未被光刻胶保护的区域的栅极侧壁薄膜405去除。

步骤309：刻蚀所述NMOS器件所在区域的所述栅极侧壁薄膜，在所述NMOS器件的栅极侧壁处形成栅极侧壁层。

图9为本发明具体实施例中形成栅极侧壁层后的器件剖面示意图，如图9所示，利用干法刻蚀方法对留下的栅极侧壁薄膜进行刻蚀，仅在NMOS器件栅极的侧壁处留下部分具有张应力的氮化硅薄膜，形成了具有张应力的栅极侧壁层，改善了NMOS器件的电性能。

本实施例中的器件为NMOS器件，要求所用的栅极侧壁薄膜具有张应力，在本发明的其他实施例中，也可以将本实施例中的方法应用于PMOS器件中，只是此时要将对应的栅极侧壁薄膜的材料制作成为具有压应力的材料。在本实施例的启示下，本领域的技术人中员应该可以通过调整反应气体的种类、流量等工艺条件来实现，在此不再赘述。

另外，在本发明的其它实施例中，还可以在所述NMOS器件的栅极侧壁处形成具有张应力的栅极侧壁层之后，再在PMOS器件的栅极侧壁处再形成具有压应力的栅极侧壁层，以同时改善同一衬底上具有的NMOS器件及PMOS器件的电性能，具体可以包括步骤：

A、沉积具有压应力的栅极侧壁薄膜；

B、利用光刻胶保护所述衬底的PMOS器件所在区域的所述具有压应力的栅极侧壁薄膜；

C、去除未被所述光刻胶保护区域的所述具有压应力的栅极侧壁薄膜；

D、去除所述光刻胶；

E、刻蚀所述PMOS器件所在区域的所述具有压应力的栅极侧壁薄膜，在所述PMOS器件的栅极侧壁处形成具有压应力的栅极侧壁层。

图10为采用本发明具体实施例方法形成的具有栅极侧壁层的半导体器件的剖面示意图，如图10所示，该半导体器件包括衬底401、在所述衬底401上形成的栅极404、位于所述栅极404侧壁处的栅极侧壁层405和位于所述栅极404两侧的源/漏极407、408，其中，所述半导体器件为NMOS器件时的栅极侧壁层405具有张应力，所述半导体器件为PMOS器件时的栅极侧壁层405’具有压应力。

其中，所述NMOS器件的栅极侧壁层405包括厚度在

至

之间的氮化硅层，所述PMOS器件的栅极侧壁层405’可以包括厚度在

至

之间的氮化硅层或氧化硅层。且所述栅极侧壁层具有的应力的绝对值大于1.22GPa。

其中，所述氮化硅层可以利用流量比在10∶1至50∶1之间的氨气与HCD形成，或利用流量比在0.5∶1至5∶1之间的氨气与BTBAS形成。

本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改，因此本发明的保护范围应当以本发明权利要求所界定的范围为准。

Claims (16)

1.一种具有栅极侧壁层的半导体器件，包括衬底、在所述衬底上形成的栅极、位于所述栅极侧壁处的栅极侧壁层和位于所述栅极两侧的源/漏极，其特征在于：所述半导体器件的栅极侧壁层具有应力。

2.如权利要求1所述的半导体器件，其特征在于：所述半导体器件为NMOS器件时，所述栅极侧壁层具有张应力。

3.如权利要求1所述的半导体器件，其特征在于：所述半导体器件为PMOS器件时，所述栅极侧壁层具有压应力。

4.如权利要求1或2所述的半导体器件，其特征在于：所述栅极侧壁层包括厚度在

至

之间的氮化硅层。

5.如权利要求4所述的半导体器件，其特征在于：所述氮化硅层具有的应力的绝对值大于1.22GPa。

6.如权利要求4所述的半导体器件，其特征在于：所述氮化硅层利用流量比在10∶1至50∶1之间的氨气与HCD形成，或利用流量比在0.5∶1至5∶1之间的氨气与BTBAS形成。

7.一种具有栅极侧壁层的半导体器件的形成方法，其特征在于，包括步骤：

提供已形成栅极的衬底；

将所述衬底放置于沉积室中；

向所述沉积室内通入反应气体及辅助气体，沉积具有张应力的栅极侧壁薄膜；

取出已形成所述栅极侧壁薄膜的所述衬底；

利用光刻胶保护所述衬底上NMOS器件所在区域的所述栅极侧壁薄膜；

去除未被所述光刻胶保护的所述栅极侧壁薄膜；

去除所述光刻胶；

刻蚀所述NMOS器件所在区域的所述栅极侧壁薄膜，在所述NMOS器件的栅极侧壁处形成栅极侧壁层。

8.如权利要求7所述的形成方法，其特征在于：所述反应气体包含氨气和HCD。

9.如权利要求8所述的形成方法，其特征在于：所述氨气与HCD的流量比在10∶1至50∶1之间。

10.如权利要求8或9所述的形成方法，其特征在于：所述HCD的流量在5sccm至200sccm之间。

11.如权利要求7或8所述的形成方法，其特征在于：所述沉积的温度设置在400℃至600℃之间。

12.如权利要求11所述的形成方法，其特征在于：所述沉积室的压力在0.1Torr至5Torr之间。

13.如权利要求7所述的形成方法，其特征在于：所述反应气体包括氨气和BTBAS。

14.如权利要求13所述的形成方法，其特征在于：所述氨气与BTBAS的流量比在0.5∶1至5∶1之间。

15.如权利要求7所述的形成方法，其特征在于：所述栅极侧壁层具有的张应力大于1.22GPa。

16.如权利要求7所述的形成方法，其特征在于，在所述NMOS器件的栅极侧壁处形成栅极侧壁层之后，还包括步骤：

沉积具有压应力的栅极侧壁薄膜；

利用光刻胶保护所述衬底的PMOS器件所在区域的所述具有压应力的栅极侧壁薄膜；

去除未被所述光刻胶保护的所述具有压应力的栅极侧壁薄膜；

去除所述光刻胶；

刻蚀所述PMOS器件所在区域的所述具有压应力的栅极侧壁薄膜，在所述PMOS器件的栅极侧壁处形成具有压应力的栅极侧壁层。

Images