CN101728283A - 芯片互联工艺中芯片互联通孔的制备方法 - Google Patents
芯片互联工艺中芯片互联通孔的制备方法 Download PDFInfo
- Publication number
- CN101728283A CN101728283A CN200810043847A CN200810043847A CN101728283A CN 101728283 A CN101728283 A CN 101728283A CN 200810043847 A CN200810043847 A CN 200810043847A CN 200810043847 A CN200810043847 A CN 200810043847A CN 101728283 A CN101728283 A CN 101728283A
- Authority
- CN
- China
- Prior art keywords
- chip
- hole
- silicon
- interconnect
- electroconductive resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种芯片互联工艺中芯片互联通孔的制备方法,集成在现有的芯片制备流程中,其特征在于:在硅片上完成器件制备以及氧化硅衬垫层之后,金属前介质层淀积之前,增加一先在硅片预定位置处刻蚀形成芯片互联通孔的步骤和后用导电树脂填充所述刻蚀出的芯片互联通孔的步骤;在后续的金属化工艺中,将芯片互联通孔中的导电树脂逐层通过接触孔和金属进行电连接导出,直至在最后的绝缘层上留引脚;后将去除芯片背面的硅片至露出芯片互联通孔中的导电树脂;最后将通过芯片背面的芯片互联通孔将芯片背靠背连接。
Description
技术领域
本发明涉及一种芯片互联工艺中芯片通孔的制备方法。
背景技术
随着半导体工艺的发展,芯片的后期封装技术也从原来的单芯片封装技术(SOC,system on chip)发展为多芯片封装技术(SOP,system onpackage)。目前使用的多芯片技术,都是基于在单个芯片制作完成后,再刻蚀出芯片间的互联通孔(简称TSV通孔,through silicon via)来连接芯片。在这种情况下,由于芯片是串联连接,芯片的分压决定了电源只能负载有限的芯片数目。再者,由于目前的工艺当中,需要刻蚀出TSV,,因其工艺要求在芯片四周需要连线的位置刻蚀穿硅衬底,故它的高宽比(AR,Aspect Racial)比较高,且对后续的金属填充能力也有更高的要求。
发明内容
本发明要解决的技术问题是提供一种芯片互联工艺中芯片互联通孔的制备方法,其将芯片互联通孔制备集成在芯片制备工艺中,可通过并联方式连接多个芯片。
为解决上述技术问题,本发明的芯片互联工艺中芯片互联通孔的制备方法,集成在现有的芯片制备流程中,在硅片上完成器件制备以及氧化硅衬垫层之后,金属前介质层淀积之前,增加一先在硅片预定位置处刻蚀形成芯片互联通孔的步骤和后用导电树脂填充所述刻蚀出的芯片互联通孔的步骤;在后续的金属化工艺中,将芯片互联通孔中的导电树脂逐层通过接触孔和金属进行电连接导出,直至在最后的绝缘层上留引脚;之后刻蚀芯片背面的硅至露出芯片互联通孔中的导电树脂,而后沿切割道将硅片切割形成单个芯片;最后将通过芯片背面的芯片互联通孔将两个芯片背靠背连接以及通过芯片正面的接触孔正面对正面连接形成多个芯片的互联。
本发明的芯片互联技术中的芯片互联通孔的制备方法,集成在原有的芯片的制备流程中,与现有的芯片互联技术相比,仅需改变若干光刻掩膜版的图形,并没有增加工艺步骤,而且在TSV通孔刻蚀中,只需刻蚀硅片,故比现有互联工艺中刻蚀的通孔要浅,可降低对通孔填充工艺的要求。此外,本发明的芯片互联通孔的制备,可实现通过同一电源,通过TSV通孔将芯片背靠背连接和通过接触孔将芯片正面对正面连接,形成多个芯片的并联连接。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1为本发明的实例中TSV通孔刻蚀前的截面示意图;
图2为本发明的实例中TSV通孔刻蚀后的截面示意图;
图3为本发明的实例中淀积导电树脂后的截面示意图;
图4为本发明的实例中去除多余导电树脂后的截面示意图;
图5为本发明的实例中淀积金属前介质层后的截面示意图;
图6为本发明的实例中形成接触孔后的截面示意图;
图7为本发明的实例中芯片制备完成并进行背面刻蚀后的截面示意图;
图8为本发明的实例中两个芯片互联后的截面示意图;
图9为本发明的制备流程示意图。
具体实施方式
本发明的芯片互联工艺中芯片互联通孔的制备方法,集成在芯片制备过程中(见图9),在完成器件制作中前道氧化硅衬垫层(oxide liner)做完后,金属前介质层淀积之前,增加在硅片上进行互联通孔TSV的刻蚀和将导电树脂填充所刻蚀出的芯片互联通孔中步骤。上述器件制备完成是指已经在硅片上形成场隔离区,源极、漏极、栅极的制备,侧墙制备,已经源极、漏极和栅极上形成金属硅化物等(这一过程与现有工艺中的相同)。接下来进行金属化工艺,该金属化工艺与现有通用的流程相同,为通过钨塞和互联金属形成电连接,在本发明的金属化工艺过程中仅需改变光刻掩膜版的图形,使TSV通孔处也通过常规金属化工艺中的钨塞和金属引出,直至最后绝缘层中在TSV通孔处留接触孔。而后将制备完成的硅片切割形成单个芯片。在需要进行芯片互联时,将硅片背部研磨或者刻蚀至将TSV通孔中的导电树脂露出,然后通过TSV通孔将芯片背靠背连接起来,并完成芯片的并联。
具体工艺流程为:
1、按照现有的通用工艺制备基本器件,包括场隔离区形成、栅极形成、LDD注入区形成、栅极侧墙形成、源漏注入区形成以及金属硅化物形成,之后在器件区制备前道氧化硅衬垫层(见图1),接着利用光刻在预定的硅片位置处定义出芯片互联通孔(TSV通孔);
2、然后以上述形成的光刻胶图形为刻蚀掩膜,刻蚀硅片形成TSV通孔,在本发明中该次刻蚀不需要将硅片刻穿,再去胶清洗(见图2),故降低了刻蚀通孔的高宽比;
3、淀积导电树脂以完全填充上述刻蚀出的TSV通孔(见图3);
4、将硅片表面的导电树脂去掉(见图4);
5、淀积金属前介质层(PMD,pre-metal dielectric),可为氧化硅介质层(见图5);
6、之后进行后道的金属化工艺,先通过光刻工艺定义出接触孔位置,后刻蚀金属前介质层形成接触孔(包括源级接触孔、漏级接触孔、栅极接触孔和TSV通孔上的接触孔),淀积钨塞将TSV通孔引出以形成电连接,(见图6);
7、接着逐层制备通孔和互联金属层,以制作完成整个芯片(其中通孔和金属互联工艺中逐层将TSV通孔引出),直至最后绝缘层中在TSV通孔处留接触孔;
8、硅片背面研磨或者刻蚀,至露出TSV通孔中的导电树脂,而后沿切割道将硅片切割形成单个芯片(见图7);
9、将多个芯片通过TSV通孔将芯片背靠背连接以及通过接触孔将芯片正面靠正面连接,形成多个芯片的并联(见图8)。
Claims (2)
1.芯片互联工艺中芯片互联通孔的制备方法,集成在现有的芯片制备流程中,其特征在于:在硅片上完成器件制备以及氧化硅衬垫层之后,金属前介质层淀积之前,增加一先在硅片预定位置处刻蚀形成芯片互联通孔的步骤和后用导电树脂填充所述刻蚀出的芯片互联通孔的步骤;在后续的金属化工艺中,将芯片互联通孔中的导电树脂逐层通过接触孔和金属进行电连接导出,直至在最后的绝缘层上留接触孔;之后刻蚀芯片背面的硅至露出芯片互联通孔中的导电树脂,而后沿切割道将单个切割硅片形成单个芯片;最后将多个芯片通过TSV通孔将芯片背靠背连接和通过接触孔将芯片正面对正面连接,形成多个芯片的并联。
2.按照权利要求1所述的芯片互联工艺中芯片互联通孔的制备方法,其特征在于,所述先在硅片预定位置处刻蚀形成芯片互联通孔的步骤和后用导电树脂填充所述刻蚀出的芯片互联通孔的步骤包括:
1)利用光刻工艺在预定的硅片位置处定义出芯片互联通孔;
2)以光刻形成的光刻胶图案为刻蚀掩膜,刻蚀硅片形成芯片互联通孔,接着去除光刻胶并清洗;
3)淀积导电树脂以填充所述的芯片互联通孔,之后去除硅片表面的导电树脂。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810043847A CN101728283A (zh) | 2008-10-16 | 2008-10-16 | 芯片互联工艺中芯片互联通孔的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200810043847A CN101728283A (zh) | 2008-10-16 | 2008-10-16 | 芯片互联工艺中芯片互联通孔的制备方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101728283A true CN101728283A (zh) | 2010-06-09 |
Family
ID=42448935
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200810043847A Pending CN101728283A (zh) | 2008-10-16 | 2008-10-16 | 芯片互联工艺中芯片互联通孔的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101728283A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102738128A (zh) * | 2011-03-30 | 2012-10-17 | 香港科技大学 | 大电感值集成磁性感应器件及其制造方法 |
CN102856329A (zh) * | 2011-06-30 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔封装方法 |
CN104247004A (zh) * | 2012-03-12 | 2014-12-24 | 阿尔塔科技半导体公司 | 半导体晶片的制作方法 |
WO2017024675A1 (zh) * | 2015-08-07 | 2017-02-16 | 深圳先进技术研究院 | 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构 |
-
2008
- 2008-10-16 CN CN200810043847A patent/CN101728283A/zh active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102738128A (zh) * | 2011-03-30 | 2012-10-17 | 香港科技大学 | 大电感值集成磁性感应器件及其制造方法 |
CN102738128B (zh) * | 2011-03-30 | 2015-08-26 | 香港科技大学 | 大电感值集成磁性感应器件及其制造方法 |
CN102856329A (zh) * | 2011-06-30 | 2013-01-02 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔封装方法 |
CN102856329B (zh) * | 2011-06-30 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 一种硅通孔封装方法 |
CN104247004A (zh) * | 2012-03-12 | 2014-12-24 | 阿尔塔科技半导体公司 | 半导体晶片的制作方法 |
WO2017024675A1 (zh) * | 2015-08-07 | 2017-02-16 | 深圳先进技术研究院 | 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9337147B2 (en) | Semiconductor device and a method of manufacturing the same and designing the same | |
US20130295769A1 (en) | Methods of patterning small via pitch dimensions | |
US8645879B2 (en) | Algorithm of Cu interconnect dummy inserting | |
TWI545693B (zh) | 關於形成具有犧牲插件之基板通孔之裝置、系統、及方法 | |
CN102117805B (zh) | 半导体结构及其制造方法 | |
CN102422415B (zh) | 用于薄半导体的平板化背侧处理 | |
CN101728283A (zh) | 芯片互联工艺中芯片互联通孔的制备方法 | |
CN101847597A (zh) | 集成电路结构 | |
CN102799060A (zh) | 虚设图案以及形成虚设图案的方法 | |
CN105448866A (zh) | 半导体器件结构及其制作方法 | |
CN101577244A (zh) | 层间介质层的平坦化方法及接触孔的形成方法 | |
TW201931444A (zh) | 中段製程自對準直接圖案接觸窗 | |
CN102881642B (zh) | 重新布线图形的形成方法 | |
CN103633067A (zh) | 基于tsv立体集成工艺的十字环形对准标记 | |
CN101196682A (zh) | 用于制造连接孔的掩模板版图及其设计方法 | |
CN102375328B (zh) | 测试光掩模板及其应用 | |
US10691862B2 (en) | Layouts for connecting contacts with metal tabs or vias | |
CN102881586A (zh) | 改善接触孔之钨化学机械研磨后平坦性的方法 | |
CN109461717A (zh) | 一种晶圆及其形成方法、等离子体裂片方法 | |
US11011468B2 (en) | Semiconductor structure and method for manufacturing the same | |
US20040230769A1 (en) | Method and device for producing layout patters of a semiconductor device having an even wafer surface | |
CN104681484B (zh) | 一种半导体器件的制造方法 | |
CN102956495B (zh) | 浅沟槽隔离结构制造方法 | |
KR20080002487A (ko) | 반도체 소자의 랜딩 플러그 형성방법 | |
CN105140217B (zh) | 一种三维集成器件的制备方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20100609 |