CN101689850A - 斩波型比较器以及a/d变换器 - Google Patents
斩波型比较器以及a/d变换器 Download PDFInfo
- Publication number
- CN101689850A CN101689850A CN200880021131A CN200880021131A CN101689850A CN 101689850 A CN101689850 A CN 101689850A CN 200880021131 A CN200880021131 A CN 200880021131A CN 200880021131 A CN200880021131 A CN 200880021131A CN 101689850 A CN101689850 A CN 101689850A
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistance value
- resistance
- chopper comparator
- reversible type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
- H03M1/0604—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic at one point, i.e. by adjusting a single reference value, e.g. bias or gain error
- H03M1/0607—Offset or drift compensation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明提供一种斩波型比较器,其具备:供给第一电源的第一电源供给线;供给电压比第一电源低的第二电源的第二电源供给线;输入基准电压的基准电压输入部;输入比较对象电压的比较对象电压输入部;比较从所述基准电压输入部输入的所述基准电压和从所述比较对象电压输入部输入的所述比较对象电压的大小的比较部;输出所述比较部的比较结果的输出部,该斩波型比较器的特征在于,该斩波型比较器具备:设定所述第一电源供给线和/或所述第二电源供给线的电阻值的电阻值设定部。
Description
技术领域
本发明涉及在A/D变换器等中使用的斩波型比较器、以及具备斩波型比较器的A/D变换器。
背景技术
将模拟值变换为数字值的A/D转换器,在测量、控制、通信等各种领域中得到广泛应用,但随着近年的A/D转换器的位数增加等电路的高精度化,要求准确变换与基准电压的差微小的模拟电压。作为决定所述A/D转换器的精度的主要结构要素,列举出进行输入电压与基准电压的比较判定的比较器,在A/D转换器中使用的比较器中,例如有电路结构比较简单的斩波型比较器。
在作为A/D转换器的主要结构要素的斩波型比较器中当然也要求提高比较判定精度,作为使斩波型比较器的比较判定精度恶化的主要因素,例如有由构成斩波型比较器的反相器(inverter)中的MOSFET的寄生电容等引起产生的偏置(offset)误差等,作为减小所述误差的方法,提出了在斩波型比较器中设置特别的偏置补偿电路,减小偏置误差的方法等(例如参照专利文献1)。
专利文献1:特开平05-235767号公报
发明内容
但是,目前虽然提出了使构成A/D转换器的斩波型比较器的比较判定精度提高的方法,但有时无法确保足够的比较判定精度。
鉴于上述问题而提出本发明,其目的在于提供减小由伴随消耗电流变化的电源电压的变化引起产生的误差,使比较判定精度提高的斩波型比较器、以及具备所述斩波型比较器的A/D变换器。
为了达成上述目的,第1发明是一种斩波型比较器(100),具备:供给第一电源的第一电源供给线(40);供给电压比所述第一电源低的第二电源的第二电源供给线(50);输入基准电压的基准电压输入部(Vref);输入比较对象电压的比较对象电压输入部(Vin0);比较从所述基准电压输入部(Vref)输入的所述基准电压和从所述比较对象电压输入部(Vin0)输入的所述比较对象电压的大小的比较部(110);以及输出所述比较部(110)的比较结果的输出部(Vout1),该斩波型比较器(100)的特征在于,该斩波型比较器具备:设定所述第一电源供给线(40)和/或所述第二电源供给线(50)的电阻值的电阻值设定部(30)。
第2发明的特征在于,在第1发明所涉及的斩波型比较器(100)中,所述比较部(110)具备阈值电压为预定值的反转式比较放大器(20-1),所述电阻值设定部(30)的电阻值被设定为如下电阻值:减小所述反转式比较放大器(20-1)的所述阈值电压的变化的电阻值。
第3发明的特征在于,在第2发明所涉及的斩波型比较器(100)中,根据流过所述反转式比较放大器(20-1)的电流值的变化,来设定减小所述反转式比较放大器(20-1)的所述阈值电压的变化的电阻值。
第4发明的特征在于,在第1发明所涉及的斩波型比较器(100)中,所述电阻值设定部(30)的电阻值包含通过布线而形成的电阻的电阻值。
第5发明的特征在于,在第1发明所涉及的斩波型比较器(100)中,所述电阻值设定部(30)的电阻值包含由焊线形成的电阻的电阻值。
第6发明的特征在于,在第1发明所涉及的斩波型比较器(100)中,所述电阻值设定部(30)的电阻值包含由通孔形成的电阻的电阻值。
第7发明是一种A/D变换器,其特征在于具备权利要求1所述的斩波型比较器(100)。
此外,上述括号内的参考符号是为了容易理解而添加的,仅是一个例子,并不限定于图示的形态。
根据本发明,可以提供减小由伴随消耗电流变化的电源电压的变化引起产生的误差、并使比较判定精度提高的斩波型比较器、以及具备所述斩波型比较器的A/D变换器。
附图说明
图1是表示本发明的实施例1的斩波型比较器100的电路结构例的图。
图2是表示构成本发明的实施例1的斩波型比较器100的反转式比较放大器20-1的内部电路结构例的图。
图3是表示构成本发明的实施例1的斩波型比较器100的反转式比较放大器20-1的输入输出特性的例子的图。
图4是表示本发明的实施例1的斩波型比较器200的电路结构例的图。
图5是表示构成本发明的实施例1的斩波型比较器200的反转式比较放大器20-1的输入输出特性的例子的图。
图6是表示电源电压Vdd以及Vss与阈值电压Vth存在比例关系的图。
图7是表示电源电压Vdd和阈值电压的变化ΔVth(Vdd)的关系、电源电压Vss和阈值电压的变化ΔVth(Vss)的关系的图。
图8是表示本发明的实施例2的斩波型比较器300的电路结构例的图。
图9是表示具备本发明的斩波型比较器100的A/D变换器的电路结构例的图。
图10是表示进行A/D变换时的图9中的寄存器部600的真值表的例子的图。
符号说明
10输入选择部;15电压保持部;20-1反转式比较放大器;20-2反转式比较放大器;20-3反转式比较放大器;21正侧电源供给部;22负侧电源供给部;23PMOS·FET;24NMOS·FET;25电压保持部;30电阻值设定部;35电压保持部;40第一电源供给线;50第二电源供给线;51正侧电源供给部;52负侧电源供给部;60开关控制部;61正侧电源供给部;62负侧电源供给部;100斩波型比较器;110比较部;200斩波型比较器;210比较部;300斩波型比较器;310比较部;500D/A变换部;600寄存器部;700变换控制部;R1~R8电阻;C1~C3电容器;SW1、SW2开关;SW3~SW5短路选择部;Vdd第一电源;Vss第二电源;Vref基准电压输入部;Vin0比较对象电压输入部;Vin1~Vin3输入;Vout0~Vout3输出;Iinv、Iinv1~Iinv3电流;Vth阈值电压;A模拟电压
具体实施方式
以下,参照附图说明用于实施本发明的最佳方式。
(实施例1)
图1是表示本发明的实施例1的斩波型比较器100的电路结构例的图。图1所示的斩波型比较器100由电阻值设定部30、第1电源供给线40、第2电源供给线50和比较部110构成。
基准电压输入部(Vref)是输入基准电压的端子。另外,比较对象电压输入部(Vin0)是输入与被输入到基准电压输入部(Vref)的基准电压进行比较的比较对象电压的端子。Vout1是输出比较所述基准电压与所述比较对象电压的大小而得的结果的输出端子。
比较部110由输入选择部10、电压保持部15、反转式比较放大器20-1、短路选择部SW3构成,输入选择部10的输出端子(Vout0)与电压保持部15的一端连接,电压保持部15的另一端与短路选择部SW3的一端和反转式比较放大器20-1的输入端子(Vin1)连接。
短路选择部SW3的另一端与反转式比较放大器20-1的输出端子(Vout1)连接。第一电源(Vdd)通过第一电源供给线40,经由电阻值设定部30中的电阻R1与反转式比较放大器20-1的正侧电源供给部21连接。第二电源(Vss)通过第二电源供给线50,经由电阻值设定部30中的电阻R2与反转式比较放大器20-1的负侧电源供给部22连接。
比较部110中的输入选择部10由开关SW1、SW2构成。比较部110中的电压保持部15由电容器C1构成。电阻值设定部30由电阻R1、R2构成。电阻值设定部30设定第一电源供给线40和第二电源供给线50的电阻值。开关控制部60对比较部110的输入选择部10中的开关SW1、SW2和短路选择部SW3进行ON/OFF控制。Iinv1是流过反转式比较放大器20-1的电流。
对图1所示的斩波型比较器100的动作进行说明。最初进行采样动作。即,根据开关控制部60的指令,将比较部110的输入选择部10中的开关SW1设定为OFF(断开)、将SW2设定为ON(短路)、将短路选择部SW3设定为ON(短路)。此时,反转式比较放大器20-1的输入端子(Vin1)与输出端子(Vout1)经短路选择部SW3被短路,因此,反转式比较放大器20-1的输入端子(Vin1)的电压与输出端子(Vout1)的电压变得相等。
在此,考虑比较部110中的反转式比较放大器20-1的输入端子(Vin1)与输出端子(Vout1)被短路的情况下的、反转式比较放大器20-1的动作。图2是表示构成实施例1的斩波型比较器100的反转式比较放大器20-1的内部电路结构例的图。另外,图3是表示构成图1的斩波型比较器100的反转式比较放大器20-1的输入输出特性的例子的图。
如图2所示,反转式比较放大器20-1由PMOS·FET23和NMOS·FET24构成,对正侧电源供给部21供给Vdd[V]的电压,对负侧电源供给部22供给Vss[V]的电压。在反转式比较放大器20-1中,在开关动作时,PMOS·FET23或NMOS·FET24的某一方导通,输出(Vout1)成为‘H’或‘L’。
在反转式比较放大器20-1的输入端子(Vin1)和输出端子(Vout1)被短路的情况下,反转式比较放大器20-1中的PMOS·FET23和NMOS·FET24同时导通,因此,当假定PMOS·FET23和NMOS·FET24的导通电阻为大致相等的值时,反转式比较放大器20-1的输入端子(Vin1)和输出端子(Vout1)的电压成为约(Vdd+Vss)/2[V],其成为阈值电压Vth[V]。
另外,如图3所示,此时流过PMOS·FET23和NMOS·FET24的电流Iinv1达到最大。在此所说的导通电阻,意味着在微小区域中栅-源间电压Vgs变化时的漏电流Id的变化的倒数(Vgs/Id)(在以下的说明中也相同)。
于是,在图1所示的比较部110中的反转式比较放大器20-1的输入端子(Vin1)和输出端子(Vout1)经由短路选择部SW3被短路的情况下,反转式比较放大器20-1的输入端子(Vin1)的电压和输出端子(Vout1)的电压成为阈值电压Vth[V],电压保持部15的反转式比较放大器20-1侧的一端的电压也成为Vth[V]。
在此,当对比较对象电压输入部(Vin0)输入比较对象电压Vin0[V]时,在采样动作时,输入选择部10中的SW2被短路,因此电压保持部15的另一端的电压也成为Vin0[V]。因此,电压保持部15的两端电压成为(Vth-Vin0)[V],在电压保持部15中保持(Vth-Vin0)[V]的电压。
接着进行比较动作。即,根据图1所示的开关控制部60的指令,将比较部110的输入选择部10中的开关SW1设定为ON,将SW2设定为OFF,将短路选择部SW3设定为OFF。当对基准电压输入部(Vref)输入基准电压Vref[V]时,电压保持部15的两端电压(Vth-Vin0[V])不变化,因此,反转式比较放大器20-1的输入(Vin1)的电压成为Vin1=(Vref+(Vth-Vin0))[V]。若对其进行变形,则成为Vin1=((Vref-Vin0)+Vth)[V]。
在此,若Vin0>Vref,则反转式比较放大器20-1的输出(Vout1)变为‘H’。另外,若Vin0<Vref,则反转式比较放大器20-1的输出(Vout1)变为‘L’。于是,通过反转式比较放大器20-1比较Vin0[V]和Vref[V]并进行反转放大,从反转式比较放大器20-1的输出(Vout1)输出比较结果。以上是图1所示的斩波型比较器100的基本动作。
接着,考虑上述采样动作时和比较动作时的Iinv1的差。图4是表示本发明的实施例1的斩波型比较器200的电路结构例的图。在该图中,对与图1、图2相同的部件赋予相同符号,省略其说明。与图1不同的部分是记载了反转式比较放大器20-1的内部结构,和设定了Vref=2[V]、Vin0=3[V]这样的条件。
此外,该条件是为了便于说明而临时设定的,本实施例不限定于该条件。另外,将采样时的Iinv1设为Iinv1(S),将比较时的Iinv1设为Iinv1(C)。在图4中,反转式比较放大器20-1的阈值电压Vth由PMOS·FET23的导通电阻和NMOS·FET24的导通电阻决定。在此,当将PMOS·FET23的导通电阻设为P[Ω]、将NOMS·FET24的导通电阻设为N[Ω]时,表示为Vth=((Vdd-Vss)×N)/(P+N)+Vss。
在以上条件下,在采样动作时,图4所示的反转式比较放大器20-1的输入端子(Vin1)的电压和输出端子(Vout1)的电压成为阈值电压Vth,此时,流过Iinv1(S)的电流。图5是表示构成图4的斩波型比较器200的反转式比较放大器20-1的输入输出特性的例子的图。如图5所示,采样动作时的电流达到最大电流Iinv1(S)=Iinv1(MAX)。
接着,在比较动作时,图4所示的斩波型比较器200中的反转式比较放大器20-1的输入端子(Vin1)的电压成为Vin1=((Vref-Vin0)+Vth)=(2-3)+Vth=(Vth-1)[V]。其由于Vin1<Vth,反转式比较放大器20-1的输出端子(Vout1)成为‘H’。
在此,如图5所示,若假定Vin1=(Vth-1)[V]的位置离Vin1=Vth的位置足够远,则比较动作时的电流为Iinv1(C)=0。于是,采样动作时的电流Iinv1(S)与比较动作时的电流Iinv1(C)大不相同。
接着考虑电阻值设定部30的影响。考虑电阻值设定部30中的电阻R1、R2未被设定为特别的电阻值的情况。在这种情况下,理想的是电阻R1、R2为零,但实际上存在通过布线等产生的电阻,因此具有固有的电阻值。
例如假定电阻R1=r1[Ω]、电阻R2=r2[Ω]。若设比较动作时的反转式比较放大器20-1的正侧电源供给部21的电压变化为ΔVdd(C)、负侧电源供给部22的电压变化为ΔVss(C),则应该产生ΔVdd(C)=Iinv1(C)×r1、ΔVss(C)=Iinv1(C)×r2的电压降,但在图4的条件下,由于Iinv1(C)=0,因此没有电阻R1、R2引起的电压降,ΔVdd(C)=ΔVss(C)=0。
即与电阻R1、R2的值无关,图4的反转式比较放大器20-1的正侧电源供给部21成为Vdd[V],负侧电源供给部22成为Vss[V]。在此,若设比较动作时的阈值电压为Vth(C),α=N/(P+N),则成为Vth(C)=((Vdd-Vss)×N)/(P+N)+Vss=(Vdd-Vss)×α+Vss[V]...式(1)。
另一方面,在采样动作时,Iinv1(S)=Iinv1(MAX),因此,若设采样动作时的反转式比较放大器20-1的正侧电源供给部21的电压变化为ΔVdd(S)、负侧电源供给部22的电压变化为ΔVss(S),则通过电阻R1、R2分别产生ΔVdd(S)=Iinv1(MAX)×r1、ΔVss(S)=Iinv1(MAX)×r2的电压降,图4的反转式比较放大器20-1的正侧电源供给部21的电压成为(Vdd-ΔVdd(S))[V],负侧电源供给部22的电压成为(Vss+ΔVss(S))[V]。
在此,若设采样动作时的阈值电压为Vth(S),则成为Vth(S)=((Vdd-ΔVdd(S))-(Vss+ΔVss(S)))×N/(P+N)+Vss+ΔVss(S)=((Vdd-ΔVdd(S))-(Vss+ΔVss(S)))×α+Vss+ΔVss(S)=(Vdd-ΔVdd(S))×α+(Vss+ΔVss(S))×(1-α)[V]...式(2)。
当将式(1)与式(2)比较时可知,由于ΔVdd(S)以及ΔVss(S)的影响,成为Vth(C)≠Vth(S),比较动作中和采样动作中的阈值电压不相同。作为其结果,反转式比较放大器20-1的比较动作中产生误差。这在进行高精度的比较动作方面成为问题。
在此,当将采样动作中的阈值电压Vth(S)与比较动作中的阈值电压Vth(C)的差设为ΔVth时,则由式(1)、(2)得到ΔVth=Vth(S)-Vth(C)=((Vdd-ΔVdd(S))×α+(Vss+ΔVss(S))×(1-α))-((Vdd-Vss)×α+Vss)=(-α×ΔVdd(S))+(1-α)×ΔVss(S)...式(3)。
而且,当将由ΔVdd(S)引起的阈值变化设为ΔVth(Vdd),将由ΔVss(S)引起的阈值变化设为ΔVth(Vss)时,由式(3)可得ΔVth(Vdd)=(-α×ΔVdd(S))...式(4)、ΔVth(Vss)=(1-α)×ΔVss(S)...式(5)。当进一步变形时,ΔVth(Vdd)/ΔVdd(S)=-α...式(6)、ΔVth(Vss)/ΔVss(S)=(1-α)...式(7)。另外,当然ΔVth=ΔVth(Vdd)+ΔVth(Vss)...式(8)。
在此,α是由构成反转式比较放大器20-1的PMOS·FET23的导通电阻和NOMS·FET24的导通电阻决定的固有值,因此Vth(Vdd)/ΔVdd(S)、Vth(Vss)/ΔVss(S)成为恒定的值。图6(a)、(b)表示该情况。图6是表示电源电压Vdd以及Vss和阈值电压Vth成比例关系的图。
在此,当描述ΔVdd(S)和Iinv1(S)的关系时,ΔVdd(S)=(Iinv1(S)×r1)...式(9)。另外,当描述ΔVss(S)和Iinv1(S)的关系时,ΔVss=(Iinv1(S)×r2)...式(10)。由式(4)可得ΔVth(Vdd)=(-α×ΔVdd(S))=-α×(Iinv1(S)×r1)...式(11)。另外,由式(5)可得ΔVth(Vss)=(1-α)×ΔVdd(S)=(1-α)×Iinv1(S)×r2...式(12)。
如前所述,α为恒定值,r1、r2也是恒定值。另外,FET的电压和电流的关系如众所周知的那样以2次曲线表示,因此式(11)以及(12)成为图7(a)、(b)那样的特性。图7是表示电源电压Vdd与阈值电压的变化ΔVth(Vdd)的关系、以及电源电压Vss与阈值电压的变化ΔVth(Vss)的关系的图。
于是,在不将电阻值设定部30中的电阻R1、R2的电阻值r1、r2设定为特别的值的情况下,如图7(a)、(b)所示那样,不一定有ΔVth(Vdd)-ΔVth(Vss)=0。
在此,若将ΔVth(Vdd)和ΔVth(Vss)的差设为ΔVth,则ΔVth=ΔVth(Vdd)-ΔVth(Vss)=(-α×Iinv1(S)×r1)+((1-α)×Iinv1(S)×r2)...式(13)。当进一步变形来整理,求出式(13)=0的条件时,r1/r2=(1-α)/α...式(14)。
即,若预先设定r1和/或r2使其满足式(14),则减小了伴随消耗电流变化(Iinv1(S)-IinV1(C))的电源电压的变化所引起产生的阈值电压的变化。其结果,可以减小比较判定误差,使比较判定精度提高。此外,α、Iinv1(S)、Iinv1(C)是由构成反转式比较放大器20-1的PMOS·FET23、NMOS·FET24等的特性决定的电路所固有的值,可以事先得知。
另外,在实施例1中,设定比较动作中的电流Iinv1(C)=0,但在Iinv1(C)≠0的情况下,式(13)成为ΔVth=ΔVth(Vdd)-ΔVth(Vss)=(-α×(Iinv1(S)-Iinv1(C)×r1)+((1-α)×(Iinv1(S)-Iinv1(C))×r2)=0...式(15)。
当进一步变形来整理,求出式(15)=0的条件时,与式(13)的情况相同,r1/r2=(1-α)/α。即,在这种情况下,若也预先设定了r1和/或r2使其满足式(14),则减小了伴随消耗电流变化(Iinv1(S)-Iinv1(C))的电源电压的变化引起产生的阈值电压的变化。其结果,可以减小比较判定误差,使比较判定精度提高。
此外,在半导体集成电路内使用的斩波型比较器的情况下,作为电阻值设定部30中的电阻R1、R2的电阻值的r1、r2的值,通过使用多晶硅等形成电阻可以设定为预定值。另外,r1的电阻值可以包含通过第一电源供给线40的布线而形成的电阻的电阻值而设定为预定值,r2的电阻值可以包含通过第二电源供给线50的布线而形成的电阻的电阻值而设定为预定值。此外,通过布线而形成的电阻的电阻值,可以通过布线的宽度、布线的长度、布线的厚度来调整。
另外,r1的电阻值,在第一电源供给线40包含焊线(bonding wire)的情况下,可以包含通过焊线形成的电阻的电阻值而设定为预定值,r2的电阻值,在第二电源供给线50包含焊线的情况下,可以包含通过焊线形成的电阻的电阻值而设定为预定值。
另外,r1的电阻值,在第一电源供给线40经过连接多个布线层的通孔(through hole)的情况下,可以包含通过通孔形成的电阻的电阻值而设定为预定值,r2的电阻值,在第二电源供给线50经过连接多个布线层的通孔的情况下,可以包含通过通孔形成的电阻的电阻值而设定为预定值。
在印刷电路板上使用的斩波型比较器的情况下,r1、r2的电阻值可以使用芯片电阻等来设定。另外,r1的电阻值可以包含通过第一电源供给线40的布线而形成的电阻的电阻值而设定为预定值,r2的电阻值可以包含通过第二电源供给线50的布线而形成的电阻的电阻值而设定为预定值。此外,通过布线而形成的电阻的电阻值,可以通过布线的宽度、布线的长度、布线的厚度来调整。
另外,r1的电阻值,在第一电源供给线40经过了连接多个布线层的通孔的情况下,可以包含通过通孔形成的电阻的电阻值而设定为预定值,r2的电阻值,在第二电源供给线50经过了连接多个布线层的通孔的情况下,可以包含通过通孔形成的电阻的电阻值而设定为预定值。
(实施例2)
图8是表示本发明的实施例2的斩波型比较器300的电路结构例的图。在该图中,对于与图1相同的部件赋予相同符号,省略其说明。与图1不同的部分是比较部310的结构。在比较部310中追加了电压保持部25、35、短路选择部SW4、SW5、反转式比较放大器20-2、20-3,形成将电压保持部和反转式比较放大器和短路选择部3级串联连接的结构。电阻R3、R4、R5、R6、R7、R8是通过布线等产生的电阻。另外,构成电阻值设定部30的电阻R1、R2,成为反转式比较放大器20-1、20-2、20-3的公共阻抗。
在图8的斩波型比较器300中的比较部310中,反转式比较放大器20-1的输出(Vout1)经由电压保持部25与反转式比较放大器20-2的输入(Vin2)连接,反转式比较放大器20-2的输出(Vout2)经由电压保持部35与反转式比较放大器20-3的输入(Vin3)连接。
在采样动作时,通过开关控制部60将比较部310的输入选择部10中的SW2、短路选择部SW3、短路选择部SW4、短路选择部SW5控制为ON,将输入选择部10中的SW1控制为OFF。在比较动作时,通过开关控制部60将比较部310的输入选择部10中的SW2、短路选择部SW3、短路选择部SW4、短路选择部SW5控制为OFF,将输入选择部10中的SW1控制为ON。关于比较的原理,与实施例1相同。
通过3级串联地连接反转式比较放大器和电压保持部,即使输入斩波型比较器300的基准电压Vref[V]和比较对象电压Vin0[V]的差微小,也可以对反转式比较放大器20-3的输出(Vout3)输出大的电压。
例如,假定Vref=2.000[V]、Vin0=2.005[V]、反转式比较放大器20-1、20-2、20-3的放大率都是10倍时,Vout1=(2.000-2.005)×10×-1=0.050[V],Vout2=Vout1×10×-1=0.050×10×-1=-0.500[V],Vout3=Vout2×10×-1=-0.500×10×-1=5.000[V],即使输入选择部10的Vref=2.000[V]和Vin0=2.005[V]的差为0.005[V],也对Vout3输出5[V]的电压。
于是,在处理微小电压的情况下,也需要如图8所示做成多级地串联连接反转式比较放大器和电压保持部的结构。下面是与处理微小电压的情况有关的说明。
考虑采样动作时和比较动作时的反转式比较放大器20-1、20-2、20-3中流过的电流的变化。最初考虑在反转式比较放大器20-1中流过的电流Iinv1。在反转式比较放大器20-1中比较微小的电压和阈值电压Vth。
例如在上述例子中,输入选择部10的Vref=2.000[V]和Vin0=2.005[V]的差为0.005[V],在这种情况下,反转式比较放大器20-1的输入(Vin1)的电压为Vin1=Vth-0.005[V]。与实施例1相同,采样动作时的电流达到最大电流,但根据图3的输入输出特性可知,与实施例1不同,在比较动作时也流过大电流。这是因为Vin1的电压成为与Vth极接近的值(Vin1=Vth-0.005[V])。
接着考虑流过反转式比较放大器20-2的电流Iinv2。在上述例子中,由于反转式比较放大器20-1的放大率为10倍,因此反转式比较放大器20-2的输入(Vin2)的电压成为Vin2=Vth+0.05[V]。Vin2的电压是与Vth极接近的值(Vth+0.05[V]),因此由图3的输入输出特性可知,与Iinv1同样,Iinv2在比较动作时也流过大电流。
接着考虑流过反转式比较放大器20-3的电流Iinv3。在上述例子中,由于反转式比较放大器20-2的放大率为10倍,因此,反转式比较放大器20-3的输入(Vin3)的电压成为Vin3=Vth-0.5[V]。Vin3的电压与Vin1、Vin2的情况相比,是远离Vth的值(Vth-0.5[V]),因此由图3的输入输出特性可知,在Iinv3的情况下,当与Iinv1、Iinv2的情况相比时,明显地比较动作时的电流Iinv3(C)和采样动作时的电流Iinv3(S)的电流的差较大。即Iinv3(S)>Iinv3(C)。即ΔIinv3对Vth的变化造成的影响较大。
在此考虑ΔIinv3=Iinv3(S)-Iinv3(C)对Vth的变化造成的影响。ΔIinv3在流过电阻R1、R2、R7、R8时产生电压降,因此向反转式比较放大器20-3的正侧电源供给部61和负侧电源供给部62供给的电压,在采样动作时和比较动作时产生差异。
但是,向反转式比较放大器20-3的输入(Vin3)输入的电压,已经通过反转式比较放大器20-1和反转式比较放大器20-2放大到足够大的值(100倍),因此,认为反转式比较放大器20-3的Vth的变化对比较动作造成的影响较小。因此,可以忽略电阻R7、R8的电阻值。
ΔIinv3也流过构成作为公共阻抗的电阻值设定部30的电阻R1和R2并产生电压降,因此向反转式比较放大器20-1、20-2、20-3的正侧电源供给部21、51、61和负侧电源供给部22、52、62供给的电压,在采样动作时和比较动作时产生差异。
在此,反转式比较放大器20-1进行最微小的电压的比较动作,因此,当ΔIinv3流过构成作为公共阻抗的电阻值设定部30的电阻R1和R2并产生电压降时,反转式比较放大器20-1的Vth变化对比较动作造成较大影响。
若对以上的说明进行总结,则采样动作时的电流和比较动作时的电流的差最大的,是反转式比较放大器20-3,此时的电流的差为ΔIinv3。但是,ΔIinv3对采样动作时和比较动作时的阈值电压Vth的变化造成较大影响的,仅仅是由于ΔIinv3流过构成作为公共阻抗的电阻值设定部30的电阻R1和R2而产生的电压降。
即,图8所示的斩波型比较器300由3级反转式比较放大器构成,但与图1、图4所示的、由1级的反转式比较放大器构成的斩波型比较器100、200的情况完全相同,仅仅是在采样动作时和比较动作时流过构成电阻值设定部30的电阻R1和R2的电流的差,对阈值电压Vth的变化造成较大影响。
因此,在图8的情况下,通过与实施例1中说明的方法相同的方法设定电阻值设定部30中的电阻R1和/或R2的电阻值r1、r2即可。即,若预先设定好r1和/或r2使其满足式(14),则可以减小伴随消耗电流变化的电源电压的变化所引起产生的阈值电压的变化。其结果是,可以减小比较判定误差,使比较判定精度提高。
(实施例3)
图9是表示具备本发明的斩波型比较器100的A/D变换器的电路结构例的图。该图中,对于和图1相同的部件赋予相同符号,省略其说明。图9是6位A/D变换器的例子。图9所示的A/D变换器由斩波型比较器100、开关控制部60、D/A变换部500、寄存器部600、变换控制部700构成。
寄存器部600根据变换控制部700的指令设定数字数据,输出到D/A变换部500。D/A变换部500将从寄存器部600输出的数字数据变换为对应的模拟电压,输出到斩波型比较器100的基准电压输入部(Vref)。另外,变换控制部700向开关控制部60发出指令,控制斩波型比较器100的动作。
对图9所示的A/D变换器的动作进行简单说明。对斩波型比较器100的比较对象电压输入部(Vin0)输入了模拟输入电压A。变换控制部700对开关控制部60发出指令,将构成斩波型比较器100的比较部110的输入选择部10中的SW1设为OFF,将SW2设为ON,将短路选择部SW3设为ON,进行采样动作。
图10表示进行A/D变换时的图9中的寄存器部600的真值表的例子。寄存器部600按照图10的真值表向D/A变换部500输出数据。寄存器部600最初将图10的第1个数据(LHHHHH)输出到D/A变换部500。D/A变换部500将所输入的数据变换为对应的模拟电压,输出到斩波型比较器100的基准电压输入部(Vref)。
变换控制部700向开关控制部60发出指令,将构成斩波型比较器100的比较部110的输入选择部10中的SW1设为ON,将SW2设为OFF,将短路选择部SW3设为OFF,进行模拟输入电压A和基准电压输入部(Vref)的电压的比较动作。此外,采样动作与比较动作的细节与实施例1以及实施例2所示的相同。
比较结果从斩波型比较器100的输出Vout1被输出到寄存器部600。该数据成为D5。寄存器部600接着将图10的第二个数据(D5LHHHH)输出到D/A变换部500。D/A变换部500将所输入的数据变换为对应的模拟电压,输出到斩波型比较器100的基准电压输入部(Vref)。进行模拟输入电压A和基准电压输入部(Vref)的电压的比较动作,比较结果从斩波型比较器100的输出Vout1被输出到寄存器部600。该数据成为D4。
同样地,寄存器部600按照图10的真值表,将图10的第3到7个数据逐次输出到D/A变换部500。D/A变换部500将输入的数据逐次变换为对应的模拟电压,输出到斩波型比较器100的基准电压输入部(Vref),逐次比较模拟输入电压A和基准电压输入部(Vref)的电压。比较结果从斩波型比较器100的输出Vout1被逐次输出到寄存器部600。该数据成为D3至D0。至此,A/D变换结束,D5至D0成为与模拟输入电压A对应的数字数据。
于是,可以使用斩波型比较器100构成A/D变换器,但如实施例1以及实施例2中所说明的那样,当斩波型比较器100的阈值电压Vth根据比较动作时和采样动作时的电流值的差而变化时,在模拟输入电压和Vref的比较结果中产生误差,从A/D变换器输出错误的变换数据。
这特别在进行下位位(bit)的比较动作(例如输出D0时的比较动作)的情况下成为问题。因此,如实施例1以及实施例2中所示的那样,若将电阻值设定部30中的电阻R1、R2的电阻值r1、r2预先设定为满足式(14)的值,则可以减小由伴随消耗电流变换的电源电压的变化所引起产生的阈值电压的变化,可以减小包含下位位的比较动作的斩波型比较器100的比较判定误差,使A/D变换器的变换精度提高。
以上详细说明了本发明的优选实施例,但本发明不限于上述实施例,在不超出本发明范围的情况下可以对上述实施例进行各种变形以及替换。
例如,在实施例1至3中由1个电容器构成了电压保持部,但也可以做成串联或并联连接多个电容器的结构,进而也可以做成将它们组合的结构。只要可以保持电压则可以是任何结构。
另外,在实施例1中表示了使用1级比较型反转放大器的斩波型比较器的例子,在实施例2中表示了使用3级比较型反转放大器的斩波型比较器的例子,但在以2级或更多级地构成了比较型反转放大器的级数的斩波型比较器中,也同样可以应用本发明。
另外,在实施例1至3中,为了容易理解有表示具体数值来进行说明的部分,但本发明可以不限定于实施例1至3所示的数值来应用。
另外,在实施例2中表示了通过仅把对于伴随消耗电流变化的电源电压的变化所引起产生的比较型反转放大器的阈值电压的变化影响最大的电阻R1、R2的电阻值预先设定为预定值,来使伴随消耗电流变化的电源电压的变化引起产生的阈值电压的变化减小的例子,但在要求更高精度的情况下,对于电阻R1、R2以外的电阻,也可以与电阻R1、R2同样地通过实施例2中表示的方法预先设定为使阈值电压的变化减小的电阻值。
另外,在实施例3中表示了使用斩波型比较器100的A/D变换器的例子,但通过斩波型比较器300也可以同样地构成A/D变换器。另外,也可以使用将比较型反转放大器的级数构成为更多级的斩波型比较器。
另外,在实施例3中表示了6位A/D变换器的例子,但可以不限定于6位A/D变换器地应用本发明的斩波型比较器。
另外,在实施例3中,在图10中表示了寄存器600的真值表的例子,但也可以不一定按照图10的真值表。
另外,在实施例3中说明了在A/D变换器中使用斩波型比较器的例子,但只要是用于比较输入到基准电压输入部和比较对象电压输入部的电压的用途,也可以用于A/D变换器以外。
本国际申请主张2007年6月22日申请的日本国专利申请号为2007-165341的优先权,在本国际申请中引用2007-165341号日本国专利申请的全部内容。
权利要求书(按照条约第19条的修改)
1.(补正后)
一种斩波型比较器,具备:
供给第一电源的第一电源供给线;
供给电压比所述第一电源低的第二电源的第二电源供给线;
输入基准电压的基准电压输入部;
输入比较对象电压的比较对象电压输入部;
比较部,该比较部具有阈值电压为预定值的反转式比较放大器,该比较部比较从所述基准电压输入部输入的所述基准电压和从所述比较对象电压输入部输入的所述比较对象电压的大小;以及
输出所述比较部的比较结果的输出部,
该斩波型比较器的特征在于,
具备:设定所述第一电源供给线的电阻值的第一电阻值设定部、以及设定所述第二电源供给线的电阻值的第二电阻值设定部,
所述第一电阻值设定部的第一电阻值和所述第二电阻值设定部的第二电阻值的比例被设定为如下值:减小所述反转式比较放大器的所述阈值电压的变化的值。
2.(补正后)
根据权利要求1所述的斩波型比较器,其特征在于,
根据流过所述反转式比较放大器的电流值的变化来设定所述比例。
3.(补正后)
根据权利要求1所述的斩波型比较器,其特征在于,
所述反转式比较放大器是包含P沟道晶体管以及N沟道晶体管的结构,
将所述比例设定为与所述P沟道晶体管的导通电阻和所述N沟道晶体管的导通电阻的比例相等。
4.(补正后)
根据权利要求1所述的斩波型比较器,其特征在于,
所述第一电阻值以及所述第二电阻值包含通过布线形成的电阻的电阻值。
5.(补正后)
根据权利要求1所述的斩波型比较器,其特征在于,
所述第一电阻值以及所述第二电阻值包含由焊线形成的电阻的电阻值。
6.(补正后)
根据权利要求1所述的斩波型比较器,其特征在于,
所述第一电阻值以及所述第二电阻值包含由通孔形成的电阻的电阻值。
7.一种A/D变换器,其中,
具备权利要求1所述的斩波型比较器。
Claims (7)
1.一种斩波型比较器,具备:
供给第一电源的第一电源供给线;
供给电压比所述第一电源低的第二电源的第二电源供给线;
输入基准电压的基准电压输入部;
输入比较对象电压的比较对象电压输入部;
比较从所述基准电压输入部输入的所述基准电压和从所述比较对象电压输入部输入的所述比较对象电压的大小的比较部;以及
输出所述比较部的比较结果的输出部,
该斩波型比较器的特征在于,
该斩波型比较器具备:设定所述第一电源供给线和/或所述第二电源供给线的电阻值的电阻值设定部。
2.根据权利要求1所述的斩波型比较器,其特征在于,
所述比较部具备阈值电压为预定值的反转式比较放大器,所述电阻值设定部的电阻值被设定为如下电阻值:减小所述反转式比较放大器的所述阈值电压的变化的电阻值。
3.根据权利要求2所述的斩波型比较器,其特征在于,
根据流过所述反转式比较放大器的电流值的变化,来设定减小所述反转式比较放大器的所述阈值电压的变化的电阻值。
4.根据权利要求1所述的斩波型比较器,其特征在于,
所述电阻值设定部的电阻值包含通过布线而形成的电阻的电阻值。
5.根据权利要求1所述的斩波型比较器,其特征在于,
所述电阻值设定部的电阻值包含由焊线形成的电阻的电阻值。
6.根据权利要求1所述的斩波型比较器,其特征在于,
所述电阻值设定部的电阻值包含由通孔形成的电阻的电阻值。
7.一种A/D变换器,其中,
具备权利要求1所述的斩波型比较器。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP165341/2007 | 2007-06-22 | ||
JP2007165341A JP5186818B2 (ja) | 2007-06-22 | 2007-06-22 | チョッパ型コンパレータ |
PCT/JP2008/060452 WO2009001657A1 (ja) | 2007-06-22 | 2008-06-06 | チョッパ型コンパレータ及びa/d変換器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101689850A true CN101689850A (zh) | 2010-03-31 |
Family
ID=40185478
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200880021131A Pending CN101689850A (zh) | 2007-06-22 | 2008-06-06 | 斩波型比较器以及a/d变换器 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8149019B2 (zh) |
EP (1) | EP2178209A1 (zh) |
JP (1) | JP5186818B2 (zh) |
CN (1) | CN101689850A (zh) |
WO (1) | WO2009001657A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102624216A (zh) * | 2011-01-17 | 2012-08-01 | 拉碧斯半导体株式会社 | 升压系统、诊断方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5705556B2 (ja) * | 2011-01-11 | 2015-04-22 | ラピスセミコンダクタ株式会社 | 半導体回路、半導体装置、断線検出方法、及び断線検出プログラム |
KR20230159144A (ko) | 2022-05-13 | 2023-11-21 | 삼성전자주식회사 | 피드백 회로를 포함하는 비교기 회로 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63260316A (ja) * | 1987-04-17 | 1988-10-27 | Nec Corp | 発振回路 |
JPS63276316A (ja) * | 1987-05-07 | 1988-11-14 | Nec Corp | 発振回路 |
JPH02124624A (ja) * | 1988-07-04 | 1990-05-11 | Toshiba Corp | インバータ回路及び該回路を用いたチョッパ型コンパレータ回路 |
JPH02101814A (ja) * | 1988-10-08 | 1990-04-13 | Sharp Corp | チョッパ型コンパレータ |
JPH05235767A (ja) | 1992-02-20 | 1993-09-10 | Hitachi Ltd | A/d変換器 |
JP2937027B2 (ja) * | 1994-09-07 | 1999-08-23 | 日本電気株式会社 | コンパレータ |
JPH08316801A (ja) * | 1995-05-19 | 1996-11-29 | Sanyo Electric Co Ltd | チョッパインバータ比較器及びa/dコンバータ |
JP3529212B2 (ja) * | 1995-12-12 | 2004-05-24 | シャープ株式会社 | 反転増幅回路 |
JPH118534A (ja) * | 1997-06-18 | 1999-01-12 | Seiko Epson Corp | 半導体集積回路 |
JP2001016079A (ja) * | 1999-06-30 | 2001-01-19 | Toshiba Lsi System Support Kk | チョッパ型電圧比較回路 |
JP3621358B2 (ja) * | 2001-05-25 | 2005-02-16 | Necマイクロシステム株式会社 | コンパレータ及びアナログディジタルコンバータ |
JP2004056649A (ja) * | 2002-07-23 | 2004-02-19 | Renesas Technology Corp | チョッパ型コンパレータおよびそれを用いたad変換器 |
JP2005057717A (ja) * | 2003-07-23 | 2005-03-03 | Oki Electric Ind Co Ltd | チョッパー型コンパレータ回路 |
JP2007329518A (ja) * | 2006-06-06 | 2007-12-20 | Oki Electric Ind Co Ltd | チョッパ型コンパレータ |
JP4825704B2 (ja) | 2007-03-09 | 2011-11-30 | トヨタ自動車株式会社 | 燃料電池発電システムおよびその運転方法 |
-
2007
- 2007-06-22 JP JP2007165341A patent/JP5186818B2/ja active Active
-
2008
- 2008-06-06 WO PCT/JP2008/060452 patent/WO2009001657A1/ja active Application Filing
- 2008-06-06 US US12/665,356 patent/US8149019B2/en active Active
- 2008-06-06 CN CN200880021131A patent/CN101689850A/zh active Pending
- 2008-06-06 EP EP08765265A patent/EP2178209A1/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102624216A (zh) * | 2011-01-17 | 2012-08-01 | 拉碧斯半导体株式会社 | 升压系统、诊断方法 |
CN102624216B (zh) * | 2011-01-17 | 2016-04-27 | 拉碧斯半导体株式会社 | 升压系统、诊断方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5186818B2 (ja) | 2013-04-24 |
US20100182052A1 (en) | 2010-07-22 |
US8149019B2 (en) | 2012-04-03 |
WO2009001657A1 (ja) | 2008-12-31 |
JP2009005178A (ja) | 2009-01-08 |
EP2178209A1 (en) | 2010-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6737905B1 (en) | Clamp circuit | |
CN101867373B (zh) | 模拟到数字转换器 | |
CN101615049B (zh) | 参考缓冲电路 | |
CN101231535B (zh) | 用于校正模拟低压差线性稳压器过冲和下冲的方法及装置 | |
CN102073332B (zh) | 一种输出带低压差线性稳压器的低温度系数cmos带隙基准电路 | |
US7170330B2 (en) | Hysteresis comparator circuit | |
CN101174837B (zh) | 数字模拟转换电路、数据驱动器及使用其的显示装置 | |
KR100790977B1 (ko) | 출력편차가 개선된 출력버퍼 및 이를 구비한평판표시장치용 소오스 드라이버 | |
CN101794159B (zh) | 一种高电源电压抑制比的带隙基准电压源 | |
CN101071311A (zh) | 能够减少纹波分量的电源装置以及使用其的显示装置 | |
US7541844B2 (en) | Current weighted voltage interpolation buffer | |
CN101839941A (zh) | 信号感测放大器 | |
US7532069B2 (en) | Differential amplifying circuit | |
CN101689850A (zh) | 斩波型比较器以及a/d变换器 | |
CN101036282A (zh) | 功率转换器及功率转换方法 | |
CN101056057B (zh) | 能减少外部零件数量的电源电路 | |
CN107786203A (zh) | 辅助数字模拟转换器及其执行方法 | |
CN104935151A (zh) | 交换式电源转换器内建补偿电路系统 | |
US7786802B2 (en) | Output stage circuit and operational amplifier thereof | |
US6738001B2 (en) | Semiconductor integrated circuit | |
US6603294B2 (en) | Voltage supplying device, and semiconductor device, electro-optical device and electronic instrument using the same | |
CN106134074B (zh) | 低噪声放大器 | |
CN111654244A (zh) | 一种具有pvt鲁棒性的高线性度gω级等效电阻电路 | |
US7605634B2 (en) | Subtractor circuit and operational amplifier | |
CN1130024C (zh) | 低电压差动输入的模拟至数字转换器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20100331 |