CN101682330B - 具有代码相依式直流电流的伪差分ab级数/模转换器 - Google Patents
具有代码相依式直流电流的伪差分ab级数/模转换器 Download PDFInfo
- Publication number
- CN101682330B CN101682330B CN2008800198937A CN200880019893A CN101682330B CN 101682330 B CN101682330 B CN 101682330B CN 2008800198937 A CN2008800198937 A CN 2008800198937A CN 200880019893 A CN200880019893 A CN 200880019893A CN 101682330 B CN101682330 B CN 101682330B
- Authority
- CN
- China
- Prior art keywords
- signal
- switch
- group
- output
- output signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/682—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits both converters being of the unary decoded type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/742—Simultaneous conversion using current sources as quantisation value generators
- H03M1/747—Simultaneous conversion using current sources as quantisation value generators with equal currents which are switched by unary decoded digital signals
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明揭示一种数/模转换器、RF发射信道及方法，其用于将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号。所述数字信号定义一组编码值，其被转换为模拟值且调制到RF信号。所述数/模转换器包括多个开关及一输出级，所述输出级用于提供至少第一差分输出信号及第二差分输出信号。所述输出级修改从所述多个开关接收的电流，使得所述第一与第二差分输出信号的平均输出电流值在所述编码值的中点处被操纵为相对较低的电流值。
Description
技术领域
本发明的实施例大体上涉及数/模转换器，且更具体地说，涉及具有全差分模式及伪差分模式的数/模转换器。
背景技术
数/模转换器(下文中称为“DAC”)广泛用于包括无线通信的各种应用。举例来说，无线通信装置通常包括发射DAC(“TxDAC”)以将一个或一个以上数字数据流转换为一个或一个以上模拟信号。进一步处理所述模拟信号以产生适合于经由无线信道发射的射频(RF)输出信号。TxDAC通常经设计以满足对于无杂散动态范围(SFDR)、信噪比(SNR)、总谐波失真(THD)等等的严格动态规范。这些动态规范确定来自TxDAC的模拟信号的质量(例如，频谱纯度)，且通常经设定以使得RF输出信号可满足由无线系统强加的总体规范。
此类DAC的实例描述于苏(Seo)的题为“高速且高精确度数/模转换器(High-speedand high-accuracy digital-to-analog converter)”的第20060061499号美国公开专利申请案中，所述申请案在2006年3月23日公开且转让给本申请案的受让人。第20060061499号美国公开专利申请案的全部内容以引用的方式并入本文中。
现在参看图1，框图说明高速DAC 100的实施例。DAC 100优选为N位DAC，其中N可为任何整数值(例如，N＝12)。在一个实施例中，用两个温度计解码器101及102来实施N位DAC 100。温度计解码器101控制M个最高有效位，且温度计解码器102控制L个最低有效位，其中L及M可为使得L+M＝N的任何整数值(例如，L＝5，M＝7且N＝12)。优选地，DAC 100的M位部分包括锁存器/驱动器103、开关105、电流偏置电路107及MSB电流源109，且DAC 100的L位部分包括锁存器/驱动器104、开关106、串迭偏置电路108及LSB电流源110。DAC 100包括两个差分输出信号OUTP(输出加)及OUTM(输出减)。
现在参看图2，简化框图说明实施于无线装置的常规发射信道中的DAC 100。DAC100的输出包括全差分电流输出OUTP及OUTM。这意味着对于给定输出功率，总DAC直流电流始终为恒定的。这由于电流镜射级中的固有性质而导致图2的后续级(例如基带发射滤波器201及上变频转换混频器202)中的恒定直流电流。在图2的简化发射链中，发射滤波器201可为1极无源基带(BB)滤波器，但此滤波器的阶数通常大于或等于2(例如，2或3)。“N”表示滤波器级的电流镜射增益。混频器块202中可能需要类似的电流增益。然而，DAC 100的恒定电流输出倾向于限制发射路径中的功率效率，且倾向于限制无线装置的电池通话时间。
因此，需要使用具有代码相依式直流电流的基带发射DAC来减小无线通信装置中的发射路径的直流电流。
发明内容
本发明的示范性实施例是针对具有代码相依式直流电流的发射DAC，其维持所传递的输出信号功率电平。
因此，本发明的实施例可包括将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号的数/模转换器。所述N个位定义一组编码值。输入级接收数字信号且修改所述组M个最高有效位中的最高有效位。第一电流源及第一多个开关对所述组M个最高有效位作出响应。至少第二电流源及第二多个开关对所述组L个最低有效位作出响应。输出级提供至少第一差分输出信号及第二差分输出信号。输出级修改从第一多个开关及第二多个开关接收的电流，使得第一与第二差分输出信号的平均输出电流值在编码值的中点处被操纵为相对较低的电流值。
另一实施例可包括无线装置的发射信道，其包含：数/模转换器，其经配置以将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号，所述N个位定义一组编码值。数/模转换器包含：输入级，其经配置以接收数字信号且修改所述组M个最高有效位中的最高有效位；第一电流源及第一多个开关，其对所述组M个最高有效位作出响应；至少第二电流源及第二多个开关，其对所述组L个最低有效位作出响应；以及输出级，其经配置以提供至少第一差分输出信号及第二差分输出信号，所述输出级经配置以修改从第一多个开关及第二多个开关接收的电流，使得第一与第二差分输出信号的平均输出电流值在编码值的中点处被操纵为相对较低的电流值；滤波器，其对所述数/模转换器作出响应，且经配置以对数/模转换器的模拟输出信号进行滤波；以及混频器，其经配置以对数/模转换器的经滤波模拟输出信号与RF信号进行混频，以将数/模转换器的模拟输出信号上变频转换为经调制RF信号。
另一实施例包括用于将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号的方法，所述N个位定义一组编码值。所述方法包含：接收数字信号且修改所述组M个最高有效位中的最高有效位；以及通过将第一差分输出信号与第二差分输出信号的平均输出电流值在编码值的中点处操纵为相对较低的电流值，从数字信号提供至少第一及第二差分输出信号。
本发明的另一实施例可包括一种数/模转换器，其用于将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号，所述N个位定义一组编码值，所述数/模转换器包含：用于接收数字信号的装置；用于修改所述组M个最高有效位中的最高有效位的装置；以及用于通过将第一差分输出信号与第二差分输出信号的平均输出电流值在编码值的中点处操纵为相对较低的电流值而从数字信号提供至少第一及第二差分输出信号的装置。
附图说明
呈现附图以帮助描述本发明的实施例，且提供所述附图以仅用于说明所述实施例且非对所述实施例加以限制。
图1为常规DAC的框图。
图2为具有RC滤波器及上变频转换混频器的发射信道的简化框图。
图3为伪差分数/模转换器的框图。
图4A为图3的多路复用器组的较详细框图。
图4B为伪差分数/模转换器的输入处的多路复用器组的详细示意图。
图5为伪差分数/模转换器的输出级的详细示意图。
图6A为描绘常规全差分数/模转换器的输出电流的图表。
图6B为描绘伪差分数/模转换器的输出电流的图表。
图6C为描绘常规全差分数/模转换器的信号功率的图表。
图6D为描绘伪差分数/模转换器的信号功率的图表。
具体实施方式
在针对于本发明的特定实施例的以下描述及相关图式中揭示本发明的各方面。在不脱离本发明的范围的情况下可设计出替代实施例。另外，将不再详细描述本发明的众所周知元件，或将省略所述元件，以免混淆本发明的相关细节。
词“示范性”在本文中用以意指“充当实例、例子或说明”。本文中被描述为“示范性”的任何实施例不必解释为比其它实施例优选或有利。同样，术语“本发明的实施例”并不要求本发明的所有实施例均包括所论述的特征、优势或操作模式。
另外，根据将由(例如)计算装置的元件执行的动作序列来描述许多实施例。将认识到，可通过特定电路(例如，专用集成电路(ASIC))、通过正由一个或一个以上处理器执行的程序指令或通过两者的组合来执行本文中描述的各种动作。另外，可认为本文中描述的这些动作序列完全体现于任何形式的计算机可读存储媒体内，所述计算机可读存储媒体中存储有一组对应计算机指令，所述指令在执行时将致使相关联的处理器执行本文中描述的功能性。因此，本发明的各种方面可以许多不同形式体现，已预期所有所述形式均处于所主张标的物的范围内。另外，对于本文中描述的实施例中的每一者来说，任何此类实施例的对应形式可在本文中被描述为(例如)“经配置以”执行所描述的动作“的逻辑”。
本发明的示范性实施例是针对具有代码相依式直流电流的发射DAC，其维持所传递的输出信号功率电平。更具体地说，本发明的实施例可在维持与常规DAC大体上相同的输出信号功率电平的同时实现代码相依式直流电流。本发明的实施例可实现发射路径中的高达约50％功率减小，所述发射路径包括发射DAC、基带滤波器及上变频转换混频器。
更具体地说，本发明的实施例是针对具有代码相依式直流电流的伪差分AB级DAC。所述DAC将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号。数字信号定义一组编码值。DAC包括用于接收数字信号且修改所述组M个最高有效位(MSB)中的最高有效位的输入级。第一电流源及第一多个开关对所述组M个最高有效位作出响应。第二电流源及第二多个开关对所述组L个最低有效位(LSB)作出响应。输出级提供至少第一差分输出信号及第二差分输出信号。输出级修改从第一多个开关及第二多个开关接收的电流，使得第一与第二差分输出信号的平均输出电流值在编码值的中点处被操纵为相对较低的电流值。
现在参看图3，框图说明伪差分数/模转换器300。如同图1的常规DAC，用两个温度计解码器301及302来实施伪差分数/模转换器300。温度计解码器301控制M个最高有效位，且温度计解码器302控制L个最低有效位。DAC 300的M位部分包括锁存器/驱动器303、开关305、电流偏置电路307及MSB电流源309，且DAC 300的L位部分包括锁存器/驱动器304、开关306、串迭偏置电路308及LSB电流源310。不同于常规DAC 100，图3的DAC 300包括多路复用器组400及输出级500。
DAC 300以称为模式0及模式1的两个不同模式操作。当DAC 300处于模式0中时，其提供全差分(常规)输出。当DAC 300处于模式1中时，其提供伪差分输出。由应用于多路复用器组400及输出级500两者的模式控制数据来控制所述模式。
图3的DAC 300为伪差分AB级DAC。如果DAC 300的M位及L位部分处于模式0中，则DAC 300以全差分模式操作，且如果DAC 300以模式1操作，则其为伪差分模式。DAC 300的M位及L位部分可完全重新配置为任一模式。伪差分AB级DAC 300在单端输出模式中为非线性的，但当在差分输出模式中观察时(例如，见图6B及图6D)，其将维持线性以及信号功率电平。伪差分DAC 300包括差分输出OUTP及OUTM。
现在参看图4A，较详细的框图说明包括表示为IN0及IN1的多个反相器的多路复用器组400。反相器IN0从输入信号DIN接收12个位，且在常规模式或模式0中利用全部12个位，其中一个位被输出为MSB。在伪差分模式或模式1中，反相器IN1也从输入信号DIN接收12个位，但仅11个最低有效位被利用。一个位被分路到接地或分路到预定电压，以便使得所述位采用固定值“0”或“1”。MSB在伪差分模式中用作控制信号，这将在下文中进行较详细论述。
现在参看图4B，详细示意图说明DAC 300的多路复用器组400的额外细节。多路复用器组400可包括第一多路复用器401及第二多路复用器402。如果DAC 300处于模式0或常规全差分模式中，且如果输入信号DIN为12位输入信号，则输入信号DIN的全部12个位应用于温度计解码器301、302。如果DAC 300处于模式1或伪差分模式中，且如果输入信号DIN为12位输入信号，则MSB将用作控制信号，且剩余11个位将用固定值(例如，“0”或“1”)填补为最低有效位。因此，输入信号DIN的11个位加上经填补的“0”或“1”将作为12位输入应用于温度计解码器301、302。
现在参看图5，详细示意图说明可包括开关SW1到SW10的输出级500。开关SW1到SW10可为包括CMOS开关的任何类型的开关装置。在伪差分模式中，SW9及SW10向例如滤波器201及混频器202等随后级提供偏移电流I_offset，以使得所述级在交越点附近以足够直流偏置电流来适当操作。然而，开关SW9及SW10在全差分模式中被停用。
当DAC 300以伪差分模式(模式＝1)操作时，如果MSB为“1”，则SW2、SW3、SW6、SW7、SW9及SW10接通，所有其它开关处于断开状态。当DAC 300以伪差分模式(模式＝1)操作时，如果MSB为“0”，则SW1、SW4、SW5、SW8、SW9及SW10接通，所有其它开关处于断开状态。倘若不存在偏移电流，则以伪差分模式操作的DAC300的平均直流电流将为常规全差分DAC的约50％。然而，以伪差分模式操作的DAC 300的平均直流电流将归因于来自SW9及SW10的添加的偏移电流而略大。
应注意，在伪差分DAC的单端输出中存在不连续性，其与MSB的位改变相符。此情形可在代码中点处产生交越干扰。伪差分DAC 300可以完全温度计解码行为来操作以改进通常存在于任何AB级电路中的交越失真。另外，在伪差分模式中，由多路复用器组400及输出级500实现减小的交越干扰。在模式1中且在MSB＝1的情况下，图4B的第二多路复用器402选择第一多路复用器401的经反相的输出(例如，来自反相器403)以在MSB改变期间维持温度计解码行为(例如，在编码值的中点处)。此布置通过在MSB＝1且模式＝1时产生互补输出而减小交越干扰。所述互补模拟输出在输出级中得到补偿。举例来说，如图5中所说明的SW1、SW2、SW3及SW4可用以补偿各种操作模式。明确地说，对于交越状态(在模式＝1，MSB＝1时)，SW2及SW3将闭合且SW1及SW4将断开以使来自DAC 300的LSB及MSB部分的输出反相。
在伪差分模式(模式＝1)中，第一多路复用器401采用从LSB成为MSB的1位移位数据。原始MSB如本文中所阐述用作控制信号。如上文所阐述，以固定值(例如，“0”或“1”)填充新LSB。而且在伪差分模式(模式＝1)中，使用反相器403及第二多路复用器402来在MSB转变期间减小交越干扰，这在下文中进行较详细论述。
举例来说，在以模式＝1操作的4位DAC中，假设MSB在代码中点处进行低到高转变(数据：0111到1000)。如果数据已采用到第二多路复用器402的IN0的非反相路径，则存在相对较大的代码改变数据，因为输入数据(去除MSB且以0填补)从1110改变为0000。这是不合需要的，且有可能造成电流输出中的相对较大的假信号或干扰。另一方面，如果数据采用通过反相器403到第二多路复用器402的IN1的反相路径，则存在相对较小的代码改变数据，因为数据从1110改变为1111，且仅存在一位改变，这将在MSB的交越期间造成大体上较小的干扰。如上文所论述，模式1中的反相输入信号在输出部分中得到补偿，对于交越状态(在模式＝1，MSB＝1时)，SW2及SW3将闭合，且SW1及SW4将断开以使来自DAC 300的LSB及MSB部分的输出反相。
现在参看图6A到图6D，一系列图表描绘本发明的实施例的常规全差分DAC及伪差分DAC的性能。图6A及图6C涉及全差分DAC，且图6B及图6D涉及伪差分DAC。在图6A中，可了解，全差分DAC中的差分信号OUTP及OUTM的输出电流在整个输入代码范围上在相反方向上变化，且平均输出电流为恒定的。在图6B中，可了解，伪差分DAC中的差分信号OUTP及OUTM的输出电流在输入代码范围的一半上保持于偏移值(例如，IOFF)，且输出电流在输入代码范围的另一半上从所述偏移值变化为满标值。因此，伪差分DAC中的信号OUTP与OUTM的平均输出电流值在编码值的中点处被操纵为相对较低的电流值。从图6C及图6D，可了解，实际传递的差分电流对于常规全差分DAC与伪差分DAC两者大体上相同。
如上文所论述，DAC可用于无线装置中，且明确地说，用于发射路径中。因此，本发明的实施例可包括无线装置的发射信道，其包括数/模转换器，所述数/模转换器经配置以将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号，所述N个位定义一组编码值。数/模转换器可包括经配置以接收数字信号且修改所述组M个最高有效位中的最高有效位的输入级。提供对所述组M个最高有效位作出响应的第一电流源及第一多个开关以及对所述组L个最低有效位作出响应的至少第二电流源及第二多个开关。输出级经配置以提供至少第一差分输出信号及第二差分输出信号。输出级还经配置以修改从第一多个开关及第二多个开关接收的电流，使得第一与第二差分输出信号的平均输出电流值在编码值的中点处被操纵为相对较低的电流值。对数/模转换器作出响应的滤波器经配置以对数/模转换器的模拟输出信号进行滤波。混频器经配置以对数/模转换器的经滤波模拟输出信号与RF信号进行混频，以将数/模转换器的模拟输出信号上变频转换为经调制RF信号。
本文中所论述的信息及信号可使用多种不同技艺及技术中的任一者来表示。举例来说，可能在以上描述中提及的数据、指令、命令、信息、信号、位、符号及码片可由电压、电流、电磁波、磁场或磁性粒子、光场或光学粒子或者其任何组合来表示。
另外，结合本文揭示的实施例而描述的各种说明性逻辑块、模块、电路及算法步骤可实施为电子硬件、计算机软件或两者的组合。为了清楚地说明硬件与软件的此可互换性，已在上文中大体上在功能性方面描述了各种说明性组件、块、模块、电路及步骤。将所述功能性实施为硬件还是软件取决于特定应用及强加于整个系统的设计约束。对于每一特定应用可以不同方式来实施所描述的功能性，但所述实施方案决策不应解释为引起与本发明的实施例的范围的脱离。
根据前述描述，将了解，本发明的实施例可包括用于执行本文中所论述的功能、动作序列、步骤及/或算法的方法。举例来说，实施例可包括用于将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号的方法，所述N个位定义一组编码值。所述方法可包括接收数字信号及修改所述组M个最高有效位中的最高有效位。通过将第一差分输出信号与第二差分输出信号的平均输出电流值在编码值的中点处操纵为相对较低的电流值，从数字信号提供至少第一及第二差分输出信号。
因此，本发明不限于所说明的实例，且用于执行本文中所描述功能性的任何装置包括于本发明的实施例中。
虽然前述揭示内容展示了本发明的说明性实施例，但应注意，在不脱离由所附权利要求书定义的本发明的范围的情况下可在本文中进行各种改变及修改。另外，无需以任何特定次序执行根据本文中描述的本发明的实施例的方法项的功能、步骤及/或动作。此外，虽然可以单数形式描述或主张本发明的元件，但除非明确陈述对于单数形式的限制，否则还涵盖复数形式。
Claims (22)
1.一种数/模转换器，其经配置以将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号，所述N个位定义一组编码值，所述数/模转换器包含：
输入级，其经配置以接收所述数字信号且修改所述组M个最高有效位中的所述最高有效位；
第一电流源及第一多个开关，其对所述组M个最高有效位作出响应；
至少第二电流源及第二多个开关，其对所述组L个最低有效位作出响应；以及
输出级，其经配置以提供至少第一差分输出信号及第二差分输出信号，所述输出级经配置以修改从所述第一多个开关及所述第二多个开关接收的电流，使得所述第一与第二差分输出信号的平均输出电流值在所述编码值的中点处被操纵为相对较低的电流值。
2.根据权利要求1所述的数/模转换器，其进一步包含：
第一温度计解码器及第二温度计解码器，其对所述输入级的输出作出响应，且经配置以将经解码信号应用于所述第一多个开关及所述第二多个开关。
3.根据权利要求2所述的数/模转换器，其进一步包含：
在所述输入级与所述第一多个开关之间的第一多个锁存器以及在所述输入级与所述第二多个开关之间的第二多个锁存器。
4.根据权利要求3所述的数/模转换器，其中偏置电流设定所述第一电流源的电流，且串迭偏置电路设定所述第二电流源的电流。
5.根据权利要求1所述的数/模转换器，其中所述输出级包含：
第三多个开关，其经配置以基于所述最高有效位的第一值而将所述第一多个开关的输出电流操纵到接地，且基于所述最高有效位的第二值而将所述第二多个开关的输出操纵到接地，且其中所述第三多个开关进一步经配置以向所述第一及第二差分输出信号的输出电流添加偏移电流。
6.根据权利要求1所述的数/模转换器，其中所述输入级包含：
第一多路复用器，其用于接收所述数字信号；以及
反相器，其用于使所述第一多路复用器的输出反相。
7.根据权利要求1所述的数/模转换器，其中所述差分输出信号中的一者对于预定编码值范围而被操纵为所述相对较低的电流值，而另一差分输出信号在整个编码值范围中变化。
8.根据权利要求7所述的数/模转换器，其中所述预定编码值范围从所述编码值的开始延伸到所述中点，且在所述预定范围中被操纵为所述相对较低电流值的所述差分输出从所述编码值的所述中点到结束被操纵为从所述相对较低电流值到满标值。
9.根据权利要求1所述的数/模转换器，其中所述输入级及所述输出级对定义至少第一及第二模式的模式信号作出响应，使得在第一模式中，所述第一及第二差分输出信号的所述输出电流在所述编码值的所述中点处被操纵为所述相对较低的电流值，且在第二模式中，所述第一及第二差分输出信号的所述输出电流在所述整个编码值范围上在相反方向上操纵。
10.一种具有发射信道的无线装置，其包含：
数/模转换器，其经配置以将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号，所述N个位定义一组编码值，所述数/模转换器包含：
输入级，其经配置以接收所述数字信号且修改所述组M个最高有效位中的所述最高有效位；
第一电流源及第一多个开关，其对所述组M个最高有效位作出响应；
至少第二电流源及第二多个开关，其对所述组L个最低有效位作出响应；以及
输出级，其经配置以提供至少第一差分输出信号及第二差分输出信号，所述输出级修改从所述第一多个开关及所述第二多个开关接收的电流，使得所述第一与第二差分输出信号的平均输出电流值在所述编码值的中点处被操纵为相对较低的电流值；
滤波器，其对所述数/模转换器作出响应且经配置以对所述数/模转换器的模拟输出信号进行滤波；以及
混频器，其经配置以对所述数/模转换器的所述经滤波模拟输出信号与RF信号进行混频，以将所述数/模转换器的所述模拟输出信号上变频转换为经调制RF信号。
11.根据权利要求10所述的无线装置，其进一步包含：
第一温度计解码器及第二温度计解码器，其对所述输入级的输出作出响应，且经配置以将经解码信号应用于所述第一多个开关及所述第二多个开关。
12.根据权利要求11所述的无线装置，其进一步包含：
在所述输入级与所述第一多个开关之间的第一多个锁存器以及在所述输入级与所述第二多个开关之间的第二多个锁存器。
13.根据权利要求12所述的无线装置，其中偏置电流设定所述第一电流源的电流，且串迭偏置电路设定所述第二电流源的电流。
14.根据权利要求10所述的无线装置，其中所述输出级包含：
第三多个开关，其经配置以基于所述最高有效位的第一值而将所述第一多个开关的输出电流操纵到接地，且基于所述最高有效位的第二值而将所述第二多个开关的输出操纵到接地，且其中所述第三多个开关进一步经配置以向所述第一及第二差分输出信号的输出电流添加偏移电流。
15.根据权利要求10所述的无线装置，其中所述输入级包含：
第一多路复用器，其用于接收所述数字信号；以及
反相器，其用于使所述第一多路复用器的输出反相。
16.根据权利要求10所述的无线装置，其中所述差分输出信号中的一者对于预定编码值范围而被操纵为所述相对较低的电流值，而另一差分输出信号在整个编码值范围中变化。
17.根据权利要求16所述的无线装置，其中所述预定编码值范围从所述编码值的开始延伸到所述中点，且在所述预定范围中被操纵为所述相对较低电流值的所述差分输出从所述编码值的所述中点到结束被操纵为从所述相对较低的电流值到满标值。
18.根据权利要求10所述的无线装置，其中所述输入级及所述输出级对定义至少第一及第二模式的模式信号作出响应，使得在第一模式中，所述第一及第二差分输出信号的所述输出电流在所述编码值的所述中点处被操纵为所述相对较低的电流值，且在第二模式中，所述第一及第二差分输出信号的所述输出电流在所述整个编码值范围上在相反方向上操纵。
19.一种用于将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号的方法，所述N个位定义一组编码值，所述方法包含：
接收所述数字信号且修改所述组M个最高有效位中的所述最高有效位；以及
通过将第一差分输出信号与第二差分输出信号的平均输出电流值在所述编码值的中点处操纵为相对较低的电流值，从所述数字信号提供至少所述第一及第二差分输出信号。
20.根据权利要求19所述的方法，其进一步包含：
将所述差分输出信号中的一者对于预定编码值范围操纵为所述相对较低的电流值，而另一差分输出信号在所述预定编码值范围上变化。
21.根据权利要求20所述的方法，其中所述预定编码值范围从所述编码值的开始延伸到所述中点，且在所述预定范围中被操纵为所述相对较低电流值的所述差分输出从所述编码值的所述中点到结束被操纵为从所述相对较低的电流值到满标值。
22.一种数/模转换器，其用于将具有一组M个最高有效位及一组L个最低有效位的N个位的数字信号转换为模拟信号，所述N个位定义一组编码值，所述数/模转换器包含：
用于接收所述数字信号的装置；
用于修改所述组M个最高有效位中的所述最高有效位的装置；以及
用于通过将第一差分输出信号与第二差分输出信号的平均输出电流值在所述编码值的中点处操纵为相对较低的电流值而从所述数字信号提供至少所述第一及第二差分输出信号的装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/762,884 US7456773B1 (en) | 2007-06-14 | 2007-06-14 | Pseudo-differential class-AB digital-to-analog converter with code dependent DC current |
| US11/762,884 | 2007-06-14 | ||
| PCT/US2008/066839 WO2008157295A1 (en) | 2007-06-14 | 2008-06-13 | Pseudo-differential class-ab digital-to-analog converter with code dependent dc current |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101682330A CN101682330A (zh) | 2010-03-24 |
| CN101682330B true CN101682330B (zh) | 2012-07-18 |
Family
ID=39832283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008800198937A Expired - Fee Related CN101682330B (zh) | 2007-06-14 | 2008-06-13 | 具有代码相依式直流电流的伪差分ab级数/模转换器 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US7456773B1 (zh) |
| EP (1) | EP2156561A1 (zh) |
| JP (1) | JP4763854B2 (zh) |
| KR (1) | KR101156999B1 (zh) |
| CN (1) | CN101682330B (zh) |
| TW (1) | TW200908567A (zh) |
| WO (1) | WO2008157295A1 (zh) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101795135B (zh) * | 2008-12-26 | 2012-10-10 | 乐金显示有限公司 | 数模转换器 |
| JP2010199799A (ja) * | 2009-02-24 | 2010-09-09 | Renesas Electronics Corp | アナログデジタル変換回路 |
| JP5246016B2 (ja) * | 2009-04-24 | 2013-07-24 | ソニー株式会社 | Ｄａ変換装置、固体撮像素子、およびカメラシステム |
| US8755456B2 (en) | 2011-03-09 | 2014-06-17 | Qualcomm Incorporated | Waveform scaling in wireless transmitters |
| US9306504B2 (en) | 2011-12-14 | 2016-04-05 | Qualcomm Incorporated | Waveform shaping for audio amplifiers |
| US8781411B2 (en) | 2012-01-18 | 2014-07-15 | Qualcomm Incorporated | Baseband filter and upconverter with configurable efficiency for wireless transmitters |
| TWI513191B (zh) * | 2013-04-16 | 2015-12-11 | Sitronix Technology Corp | Buffer amplifier circuit with digital analog conversion function |
| KR101481151B1 (ko) * | 2013-09-27 | 2015-01-14 | 동국대학교 산학협력단 | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 |
| CN104009759B (zh) * | 2014-06-03 | 2017-01-25 | 南京国博电子有限公司 | 一种多奈奎斯特域数模转换器 |
| US9520906B2 (en) | 2014-06-25 | 2016-12-13 | Qualcomm Incorporated | Switched capacitor transmitter circuits and methods |
| US9337874B1 (en) * | 2014-12-18 | 2016-05-10 | Intel IP Corporation | High-speed digital signal processing systems |
| US9647639B1 (en) | 2015-11-13 | 2017-05-09 | Qualcomm Incorporated | Baseband filters and interfaces between a digital-to-analog converter and a baseband filter |
| CN110663188B (zh) * | 2017-06-21 | 2023-04-04 | 德州仪器公司 | 分段式数/模转换器 |
| CN111628769B (zh) * | 2019-02-27 | 2023-04-07 | 瑞昱半导体股份有限公司 | 数字模拟转换器装置与校正方法 |
| CN110324043B (zh) | 2019-04-24 | 2023-06-30 | 矽力杰半导体技术(杭州)有限公司 | 伪差分模数转换器 |
| KR20220050316A (ko) * | 2020-10-16 | 2022-04-25 | 삼성전자주식회사 | 테스트용 멀티 레벨 신호 생성 장치 및 이를 포함하는 메모리 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923277A (en) * | 1996-06-20 | 1999-07-13 | Kabushiki Kaisha Toshiba | Reference voltage generating circuit for use in series-parallel A/D converter |
| CN1317880A (zh) * | 2000-03-14 | 2001-10-17 | 朗迅科技公司 | 用于模拟－数字变换的依赖于载波的抖动 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63256020A (ja) * | 1987-04-13 | 1988-10-24 | Matsushita Electric Ind Co Ltd | デジタル・アナログ変換装置 |
| JP2599207B2 (ja) * | 1990-01-18 | 1997-04-09 | アルパイン株式会社 | デジタル・アナログ変換装置 |
| US5017918A (en) * | 1990-03-26 | 1991-05-21 | Burr-Brown Corporation | Method and circuit for eliminating major bit transition error at the bipolar zero point in a digital-to-analog converter |
| US5646620A (en) * | 1995-06-02 | 1997-07-08 | National Instruments Corporation | Method and apparatus for deglitching DAC signals |
| US6246351B1 (en) * | 1999-10-07 | 2001-06-12 | Burr-Brown Corporation | LSB interpolation circuit and method for segmented digital-to-analog converter |
| JP2002100991A (ja) * | 2000-09-26 | 2002-04-05 | Nec Kyushu Ltd | Ｄ／ａコンバータ |
| US6864821B2 (en) * | 2003-05-14 | 2005-03-08 | Macronix International Co., Ltd. | Resistor-capacitor (R-C) hybrid successive approximation register (SAR) analog-to-digital converter (ADC) with center-symmetric differential resistor string and other differential structures |
| GB0407010D0 (en) * | 2004-03-27 | 2004-04-28 | Koninkl Philips Electronics Nv | Digital to analogue converters |
| US7227483B2 (en) * | 2004-09-22 | 2007-06-05 | Dongwon Seo | High-speed and high-accuracy digital-to-analog converter |
-
2007
- 2007-06-14 US US11/762,884 patent/US7456773B1/en active Active
-
2008
- 2008-06-13 TW TW097122257A patent/TW200908567A/zh unknown
- 2008-06-13 JP JP2010512370A patent/JP4763854B2/ja not_active Expired - Fee Related
- 2008-06-13 EP EP08770948A patent/EP2156561A1/en not_active Withdrawn
- 2008-06-13 KR KR1020107000796A patent/KR101156999B1/ko active IP Right Grant
- 2008-06-13 CN CN2008800198937A patent/CN101682330B/zh not_active Expired - Fee Related
- 2008-06-13 WO PCT/US2008/066839 patent/WO2008157295A1/en active Application Filing
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5923277A (en) * | 1996-06-20 | 1999-07-13 | Kabushiki Kaisha Toshiba | Reference voltage generating circuit for use in series-parallel A/D converter |
| CN1317880A (zh) * | 2000-03-14 | 2001-10-17 | 朗迅科技公司 | 用于模拟－数字变换的依赖于载波的抖动 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080309537A1 (en) | 2008-12-18 |
| JP2010530185A (ja) | 2010-09-02 |
| US7456773B1 (en) | 2008-11-25 |
| EP2156561A1 (en) | 2010-02-24 |
| TW200908567A (en) | 2009-02-16 |
| KR101156999B1 (ko) | 2012-06-21 |
| JP4763854B2 (ja) | 2011-08-31 |
| CN101682330A (zh) | 2010-03-24 |
| KR20100031615A (ko) | 2010-03-23 |
| WO2008157295A1 (en) | 2008-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101682330B (zh) | 具有代码相依式直流电流的伪差分ab级数/模转换器 | |
| US6954492B1 (en) | Method of differential encoding a precoded multiple modulus encoder | |
| US10484229B2 (en) | PAM reception circuit and reception apparatus | |
| EP2251976B1 (en) | RF amplifier with digital filter for polar transmitter | |
| JP5086449B2 (ja) | 電流スイッチ・セルおよびディジタル／アナログ変換器 | |
| US8542773B2 (en) | Digital RF converter, digital RF modulator and transmitter including the same | |
| CN102752246B (zh) | 射频发射器、集成电路设备、无线通信单元及方法 | |
| US6963697B2 (en) | Increased transmission capacity for a fiber-optic link | |
| JP2017529023A (ja) | マルチ帯域信号を生成するシステム及び方法 | |
| Ellermeyer et al. | DA and AD converters in SiGe technology: Speed and resolution for ultra high data rate applications | |
| US20170111188A1 (en) | Pa cell, pa module, wireless communication unit, rf transmitter architecture and method therefor | |
| US20140219391A1 (en) | High dynamic range amam predistortion | |
| Bender et al. | Communication with 1-bit quantization and oversampling at the receiver: Spectral constrained waveform optimization | |
| WO2002089333A1 (en) | Dynamic element matching | |
| JP5059796B2 (ja) | ディジタル／アナログ変換器 | |
| JP2008259201A (ja) | デジタル変調のためのシステム及び方法 | |
| TWI638527B (zh) | 數位類比轉換電路及其數位類比轉換方法 | |
| KR101292667B1 (ko) | 디지털 ｒｆ 컨버터 및 이를 포함하는 디지털 ｒｆ 변조기와 송신기 | |
| Boylston et al. | Enhancing performance in interpolating resistor string DACs | |
| Lipshitz et al. | Why professional 1-bit sigma-delta conversion is a bad idea | |
| JP5935519B2 (ja) | Δς変調システム | |
| JPWO2009072197A1 (ja) | デジタルフィルタ、プリコーディング装置、送信システム | |
| US20050015419A1 (en) | Techniques to provide programmable finite impulse response filtering | |
| US10784878B1 (en) | Digital to analog converter tolerant to element mismatch | |
| KR102636015B1 (ko) | 차동 모드 pam-4와 공통 모드 nrz를 이용한 pam-8 송수신기 및 송수신 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120718 Termination date: 20190613 |