KR101481151B1 - 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 - Google Patents
출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 Download PDFInfo
- Publication number
- KR101481151B1 KR101481151B1 KR1020130114936A KR20130114936A KR101481151B1 KR 101481151 B1 KR101481151 B1 KR 101481151B1 KR 1020130114936 A KR1020130114936 A KR 1020130114936A KR 20130114936 A KR20130114936 A KR 20130114936A KR 101481151 B1 KR101481151 B1 KR 101481151B1
- Authority
- KR
- South Korea
- Prior art keywords
- current source
- output
- digital
- voltage
- analog
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
본 발명은 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환방법에 관한 것으로서, 보다 구체적으로는 아날로그 형태로 변환하고자 하는 제1 디지털 신호를 출력하는 디지털 신호처리부; 출력된 상기 제1 디지털 신호를 입력받고, 상기 제1 디지털 신호에 응답하여 전류원이 포화영역에 도달하여 구동하도록 제어하는 복수 개의 제2 디지털 신호를 생성하여 출력하는 쿼터너리 드라이버; 상기 복수 개의 제2 디지털 신호를 입력받고, 상기 복수 개의 2 디지털 신호에 따라 포화영역에 도달하여 구동되어 출력전압별 아날로그 신호를 각각 출력하는 서로 다른 형태의 제1 전류원 내지 제2 전류원; 및 상기 제1 전류원 및 제2 전류원으로부터 출력된 각각의 아날로그 신호를 합성하여 최종 아날로그 신호를 생성한 후 출력하는 멀티플렉서;를 포함한다.
이러한 구성에 의해, 본 발명의 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기는 출력전압의 범위가 일정 부분만 해당하는 것이 아니라, 접지전압부터 전원전압의 레벨까지 풀 스윙이 가능하도록 함으로써, 디지털 신호에 대한 아날로그 신호로의 변환 성능을 향상시킬 수 있는 효과가 있다.
이러한 구성에 의해, 본 발명의 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기는 출력전압의 범위가 일정 부분만 해당하는 것이 아니라, 접지전압부터 전원전압의 레벨까지 풀 스윙이 가능하도록 함으로써, 디지털 신호에 대한 아날로그 신호로의 변환 성능을 향상시킬 수 있는 효과가 있다.
Description
본 발명은 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법에 관한 것으로, 특히 출력전압을 접지전압부터 전원전압까지 올려 성능을 향상시키는 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법에 관한 것이다.
최근 들어, 영상 기술의 발달에 따라 HDTV, 디지털 셋톱 박스(D-STB), 블루레이 플레이어(Blu-ray player) 등의 고성능 멀티미디어 기기의 사용이 급속히 증가하고 있으며, 더불어, 고성능 멀티미디어 기기의 배터리의 수명에 대한 많은 연구가 이루어지고 있다.
특히, 저전압 휴대용 배터리 사용량이 증가함에 따라 집적소자의 전원을 낮춰야 하기 때문에 결과적으로 디지털 아날로그 변환기의 출력은 감소할 수 밖에 없다. 종래의 커런트 스티어링 디지털-아날로그 변환기는 전류원의 드레인- 소스간의 전압을 확보하기 위해, 출력 범위가 점차 감소함에 따라, 성능 향상이 이루어지지 않는 문제점이 발생했다.
상술한 바와 같이, 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법을 다음과 같다.
선행기술 1은 한국공개특허공보 제2006-0005837호(2006.01.18)로서, 출력 범위 가변 가능한 디지털/아날로그 변환기 및 디지털/아날로그 변환방법에 관한 것이다. 이러한 선행기술 1은 K(K는 1이상의 자연수)비트의 제1 디지털신호 및 기준 바이어스 신호를 입력받아 상기 기준 바이어스 신호에 상응하는 단위 전류들 중 N개(N은 0이상이고, 2K이하인 정수)의 합을 출력하는 커런트 셀; L(L은 1이상의 자연수)비트의 제2 디지털신호를 입력받아 상기 제2 디지털신호에 따라 가변하는 기준전류를 흘려주고, 상기 2K개의 단위 전류들 전부의 합이 상기 기준전류의 2배가 되도록 상기 기준 바이어스 신호를 발생시키는 기준전류소스; 및 상기 커런트 셀이 출력하는 전류에서 상기 기준전류를 뺀 만큼의 전류를 흘리고 이에 상응하는 전압강하를 일으켜서 출력전압을 제공하는 출력저항을 포함함으로써, 디지털/아날로그 변환기의 출력범위 및 1LSB에 해당하는 전압크기를 변경할 수 있다. 따라서, 세밀한 옵셋 조정이 필요한 경우에 1LSB에 해당하는 전압크기를 변경함으로써 정확한 옵셋 제거를 할 수 있다. 또한 고정된 출력범위보다 더 큰 옵셋이 발생하였을 경우 출력범위를 변경하여 효과적인 옵셋 제거가 가능하도록 한다. 결과적으로, 공정 과정에서의 소자 특성등의 불일치로 인하여 예측했던 옵셋보다 훨씬 크거나 작은 옵셋이 발생하였을 경우라도 기준전류를 가변하여 디지털/아날로그 변환기의 출력범위 및 1LSB에 해당하는 전압의 크기를 가변함으로써 정확하고 효과적인 옵셋 보상을 할 수 있다.
또한, 선행기술 2는 한국공개특허공보 제2005-0102005호(2005.10.25)로서, 전력 증폭기의 디지털 아날로그 변환기에 관한 것이다. 이러한 선행기술 2는 전원전압과 기준전압을 비교하여 그 비교 결과 값에 해당하는 트리밍(trimming) 데이터를 출력하는 전력 검출부; 및 인에이블 신호에 의해 제어되어 상기 기준전압, 및 상기 트리밍 데이터를 이용하여 디지털 신호에 해당하는 출력전압을 발생하는 전압 발생부를 포함함으로써, 전원전압을 자동으로 검출하여 전원전압의 변화에 따라 출력전압 범위를 자동으로 변화시켜 항상 최대의 출력전압 범위로 제어할 수 있는 효과가 있다.
상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명은 출력전압이 접지전압부터 전원전압의 레벨까지 풀 스윙(Full-swing)되도록 하여 디지털 신호에 대한 아날로그 신호로의 변환 성능을 향상시킬 수 있는 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환방법을 제공하고자 한다.
위와 같은 과제를 해결하기 위한 본 발명의 한 실시 예에 따른 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기는 아날로그 형태로 변환하고자 하는 제1 디지털 신호를 출력하는 디지털 신호처리부; 출력된 상기 제1 디지털 신호를 입력받고, 상기 제1 디지털 신호에 응답하여 전류원이 포화영역에 도달하여 구동하도록 제어하는 복수 개의 제2 디지털 신호를 생성하여 출력하는 쿼터너리 드라이버; 상기 복수 개의 제2 디지털 신호를 입력받고, 상기 복수 개의 2 디지털 신호에 따라 포화영역에 도달하여 구동되어 출력전압별 아날로그 신호를 각각 출력하는 서로 다른 형태의 제1 전류원 내지 제2 전류원; 및 상기 제1 전류원 및 제2 전류원으로부터 출력된 각각의 아날로그 신호를 합성하여 최종 아날로그 신호를 생성한 후 출력하는 멀티플렉서; 를 포함한다.
보다 바람직하게는 상기 제1 디지털 신호에 응답하여 내부 인버터를 구성하는 pMOS 및 nMOS 트랜지스터의 소스단에 각각 weak high positive, weak high negative, weak low positive, weak low negative 전압을 인가하여 복수 개의 제2 디지털 신호를 생성하여 출력하는 쿼터너리 드라이버를 포함할 수 있다.
보다 바람직하게는 출력전압이 접지전압 이상이고 전원전압/2 이하인 경우에 구동하여, 상기 출력전압에 해당하는 제1 아날로그 신호를 생성하여 출력하는 제1 전류원을 포함할 수 있다.
보다 바람직하게는 출력전압이 전원전압/2 초과하고 전원전압 이하인 경우에 구동하여, 상기 출력전압에 해당하는 제2 아날로그 신호를 출력하는 제2 전류원을 포함할 수 있다.
특히, 상기 제1 전류원은 pMOS 전류원이고, 상기 제2 전류원은 nMOS 전류원일 수 있다.
위와 같은 과제를 해결하기 위한 본 발명의 다른 실시 예에 따른 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환방법은 디지털 신호처리부가 아날로그 형태로 변환하고자 하는 제1 디지털 신호를 출력하는 단계; 쿼터너리 드라이버가 상기 제1 디지털 신호를 입력받고, 상기 제1 디지털 신호에 응답하여 전류원이 포화영역에 도달하여 구동하도록 제어하는 복수 개의 제2 디지털 신호를 생성하여 출력하는 단계; 제1 전류원 내지 제2 전류원이 상기 복수 개의 제2 디지털 신호를 입력받고, 상기 복수 개의 2 디지털 신호에 따라 포화영역에 도달하여 구동되어 출력전압별 아날로그 신호를 각각 출력하는 단계; 및 멀티플렉서가 상기 각각의 아날로그 신호를 합성하여 최종 아날로그 신호를 생성한 후 출력하는 단계; 를 포함한다.
특히, 하이(High) 또는 로우(Low) 상태만을 갖는 제1 디지털 신호를 포함할 수 있다.
보다 바람직하게는 상기 제1 디지털 신호에 응답하여 내부 인버터를 구성하는 pMOS 및 nMOS 트랜지스터의 소스단에 각각 weak high positive, weak high negative, weak low positive, weak low negative 전압을 인가하여 복수 개의 제2 디지털 신호를 생성하여 출력하는 상기 쿼터너리 드라이버가 복수 개의 제2 디지털 신호를 생성하여 출력하는 단계를 포함할 수 있다.
보다 바람직하게는 상기 제1 전류원이 출력전압이 접지전압 이상이고 전원전압/2 이하인 경우에 구동하여, 상기 출력전압에 해당하는 제1 아날로그 신호를 생성하여 출력하는 제1 출력과정; 및 상기 제2 전류원이 전원전압/2 초과하고 전원전압 이하인 경우에 구동하여, 상기 출력전압에 해당하는 제2 아날로그 신호를 출력하는 제2 출력과정;을 포함하는 상기 제1 전류원 내지 제2 전류원이 출력전압별 아날로그 신호를 각각 출력하는 단계를 포함할 수 있다.
본 발명의 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기는 출력전압의 범위가 일정 부분만 해당하는 것이 아니라, 접지전압 부터 전원전압의 레벨까지 풀 스윙이 가능하도록 함으로써, 디지털 신호에 대한 아날로그 신호로의 변환 성능을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기의 블록도이다.
도 2는 본 발명의 쿼터너리 드라이버의 내부 회로도이다.
도 3은 출력전압의 스윙폭의 변화를 나타낸 도면이다.
도 4는 본 발명의 다른 실시 예에 따른 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환방법의 순서도이다.
도 5는 최종 아날로그 신호에 대한 모의 실험 결과를 나타낸 그래프이다.
도 2는 본 발명의 쿼터너리 드라이버의 내부 회로도이다.
도 3은 출력전압의 스윙폭의 변화를 나타낸 도면이다.
도 4는 본 발명의 다른 실시 예에 따른 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환방법의 순서도이다.
도 5는 최종 아날로그 신호에 대한 모의 실험 결과를 나타낸 그래프이다.
이하, 본 발명을 바람직한 실시 예와 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시 예에 한정되는 것은 아니다.
이하, 도 1을 참조하여, 본 발명의 일 실시 예에 따른 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기에 대하여 자세히 살펴보도록 한다.
본 발명의 일 실시 예에 따른 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기(100)는 신호처리부(110), 쿼터너리 드라이버(130), 제1 전류원(150), 제2 전류원(170) 및 멀티플렉서(190)를 포함할 수 있다.
신호처리부(110)는 아날로그 형태로 변환하고자 하는 제1 디지털 신호를 입력받아 출력한다. 이때, 상기 제1 디지털 신호는 하이(High)와, 로우(Low) 상태로만 구분되는 신호이다.
쿼터너리 드라이버(130)는 상기 신호처리부(110)로부터 출력된 상기 제1 디지털 신호를 입력받고, 입력받은 상기 제1 디지털 신호에 응답하여 전류원이 포화영역에 도달하여 구동하도록 제어하는 복수 개의 제2 디지털 신호를 생성하여 출력한다. 이러한 쿼터너리 드라이버(130)는 도 2에 도시된 바와 같이, 상기 제1 디지털 신호에 응답하여 내부 인버터를 구성하는 pMOS 및 nMOS 트랜지스터의 소스단에 각각 weak high positive, weak high negative, weak low positive, weak low negative 전압을 인가하여 총 4개의 제2 디지털 신호를 생성하여 출력할 수 있다.
또한, 상기 쿼터너리 드라이버(130)가 생성한 총 4개의 디지털 신호를 전류원의 구동을 위해, INN, INNB, INP, INPB 로 각각 인가한다.
제1 전류원(150)는 상기 복수 개의 제2 디지털 신호 중 적어도 하나의 제2 디지털 신호를 입력받고, 상기 제2 디지털 신호에 응답하여 포화영역(saturation region)에 도달하여 구동되어 출력전압에 따른 아날로그 신호를 출력한다. 즉, 출력전압이 접지전압 이상이고 전원전압/2 이하인 경우에 상기 제1 전류원(150)이 구동하여, 상기 출력전압에 해당하는 제1 아날로그 신호를 생성하여 출력한다. 이때, 상기 제1 전류원(150)은 pMOS 전류원이 될 수 있다.
제2 전류원(170)는 상기 복수 개의 제2 디지털 신호 중 적어도 하나의 제2 디지털 신호를 입력받고, 상기 제2 디지털 신호에 응답하여 포화영역에 도달하여 구동되어 출력전압에 따른 아날로그 신호를 출력한다. 즉, 출력전압이 전원전압/2 초과하고 전원전압 이하인 경우에 상기 제2 전류원(170)이 구동하여, 상기 출력전압에 해당하는 제2 아날로그 신호를 출력한다. 이때, 상기 제2 전류원(170)은 nMOS 전류원이 될 수 있다.
멀티플렉서(190)는 상기 제1 전류(150)원 및 제2 전류원(170)으로부터 각각 출력된 제1 및 제2 아날로그 신호를 합성하여 최종 아날로그 신호를 생성한 후, 생성한 최종 아날로그 신호를 출력한다.
이하, 도 3을 참조하여 본 발명에 따른 출력전압의 스윙폭에 대하여 자세히 살펴보도록 한다.
도 3은 출력전압의 스윙폭의 변화를 나타낸 도면이다.
도 3(a)는 nMOS 전류원만 사용하는 경우의 출력전압의 스윙폭을 나타낸다.
도 3(a)에 도시된 바와 같이, nMOS 전류원만을 사용하는 경우에 출력전압의 범위는 전원전압/2 이상 내지 전원전압 이하까지인 것을 알 수 있어, 결과적으로 접지전압부터 전원전압/2의 레벨까지는 스윙이 이루어지지 않는 것을 알 수 있다.
도 3(b)는 pMOS 전류원만 사용하는 경우의 출력전압의 스윙폭을 나타낸다.
도 3(a)에 도시된 바와 같이, pMOS 전류원만을 사용하는 경우에 출력전압의 범위는 접지전압 내지 전원전압/2 이하인 것을 알 수 있으며, 결과적으로 전원전압/2 의 레벨부터 전원전압까지는 스윙이 이루어지지 않는 것을 알 수 있다.
하지만 상술한 바와 달리, 본 발명에 따르면, 도 3(c)에 도시된 바와 같이, 전원전압/2 레벨을 중심으로 접지전압부터 전원전압까지 누락된 구간없이 출력 전압의 모든 범위에서 풀 스윙이 가능한 것을 알 수 있다.
뿐만 아니라, 도 4를 참조하여, 본 발명에 따른 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환 방법에 대하여 자세히 살펴보도록 한다.
도 4에 도시된 바와 같이, 본 발명의 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환 방법은 디지털 신호처리부(110)가 아날로그 형태로 변환하고자 하는 제1 디지털 신호를 출력한다(S210). 이때, 출력되는 상기 제1 디지털 신호는 하이(High) 또는 로우(Low) 상태로만 이루어진다.
이어서, 쿼터너리 드라이버(130)가 상기 디지털 신호처리부(110)로부터 상기 제1 디지털 신호를 입력받고, 상기 제1 디지털 신호에 응답하여 전류원이 포화영역에 도달하도록 하여 구동시키는 복수 개의 제2 디지털 신호를 생성하여 출력한다(S220). 즉, 상기 쿼터너리 드라이버(130)가 상기 제1 디지털 신호에 응답하여 내부에 인버터를 구성하는 pMOS 및 nMOS 트랜지스터의 소스단에 각각 weak high positive, weak high negative, weak low positive, weak low negative 전압을 인가하여 상기 인버터를 통해 총 4개의 제2 디지털 신호를 생성하여 출력할 수 있다.
이때, 상기 pMOS 및 nMOS 트랜지스터의 소스단자로 weak high positive, weak high negative, weak low positive, weak low negative 전압이 각각 입력되어, 디지털 아날로그 변환기의 출력전압이 접지전압에서 전원전압/2 사이 및 전원전압/2 내지 전원전압 사이에서 스윙될 수 있도록 하는 4개의 제2 디지털 신호를 출력할 수 있다.
제1 전류원(150) 및 제2 전류원(170)이 상기 복수 개의 제2 디지털 신호를 입력받고, 상기 복수 개의 2 디지털 신호에 따라 포화영역에 도달하여 함께 구동됨으로써, 출력전압별 아날로그 신호를 각각 출력한다(S230). 먼저, 출력전압이 접지전압 이상이고 전원전압/2 이하인 경우에 상기 제1 전류원이 구동하여, 상기 출력전압에 해당하는 제1 아날로그 신호를 생성하여 출력한다.
이때, 상기 제1 전류원(150)으로 입력되는 상기 복수 개의 제2 디지털 신호 중 일부 제2 디지털 신호는 디지털 아날로그 변환기의 출력전압이 접지전압부터 전원전압/2 사이에서 출력되도록 하는 펄스 크기를 가지므로, 상기 제1 전류원(150)은 입력받은 제2 디지털 신호에 응답하여 상기 제1 전류원(150)으로 사용되는 트랜지스터의 동작영역이 포화영역에 존재하게 되어 구동된다.
예를 들어, 상기 제1 전류원(150)을 이루는 pMOS 트랜지스터의 소스단자와 게이트 단자 사이의 전압 VSG이 문턱전압 Vth 보다 작을 때 상기 pMOS 트랜지스터는 컷오프(Cut-Off) 상태가 되고, 소스 단자와 게이트 단자 사이의 전압 VSG이 문턱전압 Vth 보다 크고, 드레인 단자와 게이트 단자 사이의 전압 VDG이 문턱전압 Vth 보다 작을 때 상기 pMOS 트랜지스터는 선형(linear) 상태가 되며, 소스 단자와 게이트 단자 사이의 전압 VSG이 문턱전압 Vth 보다 크고, 또한 드레인 단자와 게이트 단자 사이의 전압 VDG 이 문턱전압 Vth 보다 클 때 상기 제1 전류원(150)을 이루는 pMOS 트랜지스터는 포화영역(Saturation)에 존재한다고 판단한다.
이에 따라, pMOS 트랜지스터의 문턱전압 Vth은 0.7V 이고, 소스 단자에 0.8V 전압(weak GND)이 인가되면, 소스 단자와 게이트 단자간 전압과 드레인 단자와 게이트 단자 간 전압이 모두 문턱전압 보다 크게 되므로, 제1 전류원(150)으로 사용되는 pMOS 트랜지스터의 동작영역이 포화영역에 존재하게 된다.
이때, 상기 pMOS 및 nMOS 트랜지스터의 소스단자로 weak high positive, weak high negative, weak low positive, weak low negative 전압이 각각 입력되어, 디지털 아날로그 변환기의 출력전압이 접지전압에서 전원전압/2 사이 및 전원전압/2 내지 전원전압 사이에서 스윙될 수 있도록 하는 4개의 제2 디지털 신호를 출력할 수 있다.
제1 전류원(150) 및 제2 전류원(170)이 상기 복수 개의 제2 디지털 신호를 입력받고, 상기 복수 개의 2 디지털 신호에 따라 포화영역에 도달하여 함께 구동됨으로써, 출력전압별 아날로그 신호를 각각 출력한다(S230). 먼저, 출력전압이 접지전압 이상이고 전원전압/2 이하인 경우에 상기 제1 전류원이 구동하여, 상기 출력전압에 해당하는 제1 아날로그 신호를 생성하여 출력한다.
이때, 상기 제1 전류원(150)으로 입력되는 상기 복수 개의 제2 디지털 신호 중 일부 제2 디지털 신호는 디지털 아날로그 변환기의 출력전압이 접지전압부터 전원전압/2 사이에서 출력되도록 하는 펄스 크기를 가지므로, 상기 제1 전류원(150)은 입력받은 제2 디지털 신호에 응답하여 상기 제1 전류원(150)으로 사용되는 트랜지스터의 동작영역이 포화영역에 존재하게 되어 구동된다.
예를 들어, 상기 제1 전류원(150)을 이루는 pMOS 트랜지스터의 소스단자와 게이트 단자 사이의 전압 VSG이 문턱전압 Vth 보다 작을 때 상기 pMOS 트랜지스터는 컷오프(Cut-Off) 상태가 되고, 소스 단자와 게이트 단자 사이의 전압 VSG이 문턱전압 Vth 보다 크고, 드레인 단자와 게이트 단자 사이의 전압 VDG이 문턱전압 Vth 보다 작을 때 상기 pMOS 트랜지스터는 선형(linear) 상태가 되며, 소스 단자와 게이트 단자 사이의 전압 VSG이 문턱전압 Vth 보다 크고, 또한 드레인 단자와 게이트 단자 사이의 전압 VDG 이 문턱전압 Vth 보다 클 때 상기 제1 전류원(150)을 이루는 pMOS 트랜지스터는 포화영역(Saturation)에 존재한다고 판단한다.
이에 따라, pMOS 트랜지스터의 문턱전압 Vth은 0.7V 이고, 소스 단자에 0.8V 전압(weak GND)이 인가되면, 소스 단자와 게이트 단자간 전압과 드레인 단자와 게이트 단자 간 전압이 모두 문턱전압 보다 크게 되므로, 제1 전류원(150)으로 사용되는 pMOS 트랜지스터의 동작영역이 포화영역에 존재하게 된다.
삭제
이어서, 출력전압이 전원전압/2 초과하고 전원전압 이하인 경우에 상기 제2 전류원이 구동하여, 상기 출력전압에 해당하는 제2 아날로그 신호를 생성하여 출력한다.
이후, 멀티플렉서가 상기 제1 전류원(150)으로부터 출력된 제1 아날로그 신호와, 상기 제2 전류원(170)으로부터 출력된 제2 아날로그 신호를 합성하여 최종 아날로그 신호를 생성한 후 출력한다(S240).
도 5는 최종 아날로그 신호에 대한 모의 실험 결과를 나타낸 그래프이다.
도 5에 도시된 바와 같이, pMOS 전류원만이 사용되는 제1 전류원의 경우, 0 내지 1.65 V 사이에서 출력범위가 형성되고, nMOS 전류원이 사용되는 제2 전류원의 경우, 1.65 V를 초과하고 3.3 V 사이에서 출력범위가 형성되는 것을 알 수 있다. 즉, pMOS 전류원과, nMOS 전류원을 각각 이용하는 경우, 서로 다른 출력 범위에서 각각 스윙이 이루어지는 것을 알 수 있다.
하지만 이와 달리, 본 발명에 따르면 출력전압의 스윙폭이 0 부터 3.3 V 사이이므로, 접지전압부터 전원전압까지 출력전압의 풀 스윙이 가능한 것을 알 수 있으며, 이에 따라 디지털 신호에 대한 아날로그 신호로의 변환 성능이 향상되는 것을 알 수 있다.
또한, 이러한 본 발명의 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환방법은 컴퓨터로 실행하기 위한 프로그램이 기록된 컴퓨터 판독가능 기록매체에 저장될 수 있다. 이때, 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다. 컴퓨터가 읽을 수 있는 기록 장치의 예로는 ROM, RAM, CD-ROM, DVD±ROM, DVD-RAM, 자기 테이프, 플로피 디스크, 하드 디스크(hard disk), 광데이터 저장장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 장치에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다.
본 발명의 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기는 출력전압의 범위가 일정 부분만 해당하는 것이 아니라, 접지전압 부터 전원전압의 레벨까지 풀 스윙이 가능하도록 함으로써, 디지털 신호에 대한 아날로그 신호로의 변환 성능을 향상시킬 수 있는 효과가 있다.
상기에서는 본 발명의 바람직한 실시 예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허청구범위에 속하는 것은 당연하다.
본 발명은 미래창조과학부 및 정보통신산업진흥원의 대학 IT연구센터 지원사업 중 SIDRC (System IC Design Research Center)의 연구결과로 수행되었습니다. 지원에 감사드립니다.(NIPA-2013-H0301-13-1013)
110: 디지털 신호처리부 130: 쿼터너리 드라이버
150: 제1 전류원 170: 제2 전류원
190: 멀티 플렉서
150: 제1 전류원 170: 제2 전류원
190: 멀티 플렉서
Claims (10)
- 아날로그 형태로 변환하고자 하는 제1 디지털 신호를 출력하는 디지털 신호처리부;
출력된 상기 제1 디지털 신호를 입력받고, 상기 제1 디지털 신호에 응답하여 전류원이 포화영역에 도달하여 구동하도록 제어하는 복수 개의 제2 디지털 신호를 생성하여 출력하는 쿼터너리 드라이버;
상기 복수 개의 제2 디지털 신호를 입력받고, 상기 복수 개의 2 디지털 신호에 따라 포화영역에 도달하여 구동되어 출력전압별 아날로그 신호를 각각 출력하는 서로 다른 형태의 제1 전류원 내지 제2 전류원; 및
상기 제1 전류원 및 제2 전류원으로부터 출력된 각각의 아날로그 신호를 합성하여 최종 아날로그 신호를 생성한 후 출력하는 멀티플렉서;
를 포함하되,
상기 쿼터너리 드라이버는
상기 제1 디지털 신호에 응답하여 내부 인버터를 구성하는 pMOS 및 nMOS 트랜지스터의 소스단에 서로 다른 레벨의 weak high positive, weak high negative, weak low positive, weak low negative 전압을 각각 인가하여 복수 개의 제2 디지털 신호를 생성하여 출력하는 것을 특징으로 하는 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기.
- 삭제
- 제1항에 있어서,
상기 제1 전류원은
출력전압이 접지전압 이상이고 전원전압/2 이하인 경우에 구동하여, 상기 출력전압에 해당하는 제1 아날로그 신호를 생성하여 출력하는 것을 특징으로 하는 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기.
- 제1항에 있어서,
상기 제2 전류원은
출력전압이 전원전압/2 초과하고 전원전압 이하인 경우에 구동하여, 상기 출력전압에 해당하는 제2 아날로그 신호를 출력하는 것을 특징으로 하는 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기.
- 제1항에 있어서,
상기 제1 전류원은 pMOS 전류원이고, 상기 제2 전류원은 nMOS 전류원인 것을 특징으로 하는 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기.
- 디지털 신호처리부가 아날로그 형태로 변환하고자 하는 제1 디지털 신호를 출력하는 단계;
쿼터너리 드라이버가 상기 제1 디지털 신호를 입력받고, 상기 제1 디지털 신호에 응답하여 전류원이 포화영역에 도달하여 구동하도록 제어하는 복수 개의 제2 디지털 신호를 생성하여 출력하는 단계;
제1 전류원 내지 제2 전류원이 상기 복수 개의 제2 디지털 신호를 입력받고, 상기 복수 개의 2 디지털 신호에 따라 포화영역에 도달하여 구동되어 출력전압별 아날로그 신호를 각각 출력하는 단계; 및
멀티플렉서가 상기 각각의 아날로그 신호를 합성하여 최종 아날로그 신호를 생성한 후 출력하는 단계;
를 포함하되,
상기 쿼터너리 드라이버가 복수 개의 제2 디지털 신호를 생성하여 출력하는 단계는
상기 제1 디지털 신호에 응답하여 내부 인버터를 구성하는 pMOS 및 nMOS 트랜지스터의 소스단에 서로 다른 레벨의 weak high positive, weak high negative, weak low positive, weak low negative 전압을 각각 인가하여 복수 개의 제2 디지털 신호를 생성하여 출력하는 것을 특징으로 하는 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환 방법.
- 제6항에 있어서,
상기 제1 디지털 신호는
하이(High) 또는 로우(Low) 상태로만 이루어지는 것을 특징으로 하는 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환 방법.
- 삭제
- 제6항에 있어서,
상기 제1 전류원 내지 제2 전류원이 출력전압별 아날로그 신호를 각각 출력하는 단계는
상기 제1 전류원이 출력전압이 접지전압 이상이고 전원전압/2 이하인 경우에 구동하여, 상기 출력전압에 해당하는 제1 아날로그 신호를 생성하여 출력하는 제1 출력과정; 및
상기 제2 전류원이 전원전압/2 초과하고 전원전압 이하인 경우에 구동하여, 상기 출력전압에 해당하는 제2 아날로그 신호를 출력하는 제2 출력과정;
을 포함하는 것을 특징으로 하는 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환 방법.
- 제6항 내지 제7항 및 제9항 중 어느 한 항에 따른 방법을 컴퓨터로 실행하기 위한 프로그램이 기록된 컴퓨터 판독가능 기록매체.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130114936A KR101481151B1 (ko) | 2013-09-27 | 2013-09-27 | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130114936A KR101481151B1 (ko) | 2013-09-27 | 2013-09-27 | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101481151B1 true KR101481151B1 (ko) | 2015-01-14 |
Family
ID=52588681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130114936A KR101481151B1 (ko) | 2013-09-27 | 2013-09-27 | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101481151B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572312B1 (ko) * | 1999-01-08 | 2006-04-19 | 삼성전자주식회사 | 저전압에서 출력범위를 향상시킨 디지털 아날로그 변환기 |
| KR101156999B1 (ko) * | 2007-06-14 | 2012-06-21 | 퀄컴 인코포레이티드 | 코드 의존 ｄｃ 전류를 이용하는 의사-차동 클래스-ａｂ 디지털-아날로그 변환기 |
-
2013
- 2013-09-27 KR KR1020130114936A patent/KR101481151B1/ko active IP Right Grant
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572312B1 (ko) * | 1999-01-08 | 2006-04-19 | 삼성전자주식회사 | 저전압에서 출력범위를 향상시킨 디지털 아날로그 변환기 |
| KR101156999B1 (ko) * | 2007-06-14 | 2012-06-21 | 퀄컴 인코포레이티드 | 코드 의존 ｄｃ 전류를 이용하는 의사-차동 클래스-ａｂ 디지털-아날로그 변환기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6284916B2 (ja) | デジタル／アナログ変換器においてスイッチンググリッチを基準化するための補償型電流セル | |
| US9417646B2 (en) | Power supply circuit | |
| CN109716258B (zh) | 用以稳定供应电压的装置和方法 | |
| US7388531B1 (en) | Current steering DAC using thin oxide devices | |
| US20100289531A1 (en) | Comparator with hysteresis | |
| US8368429B2 (en) | Hysteresis comparator | |
| US10224922B1 (en) | Biasing cascode transistor of an output buffer circuit for operation over a wide range of supply voltages | |
| US8390264B2 (en) | Differential reference voltage generator | |
| US7321326B2 (en) | Current source cell and D/A converter using the same | |
| JP2008118545A (ja) | コンパレータ回路 | |
| CN102855931A (zh) | 存储器及其读取电路 | |
| US7064695B2 (en) | Differential switching circuit and digital-to-analog converter | |
| US20120013400A1 (en) | Current Control Circuit, Class AB Operational Amplifier System and Current Control Method | |
| US6621439B1 (en) | Method for implementing a segmented current-mode digital/analog converter with matched segment time constants | |
| US9397682B2 (en) | Reference buffer with wide trim range | |
| KR101481151B1 (ko) | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 | |
| JP5082872B2 (ja) | ソフトスタート回路 | |
| JP5749137B2 (ja) | オーディオ信号処理回路およびそれを用いた電子機器 | |
| US11209846B2 (en) | Semiconductor device having plural power source voltage generators, and voltage supplying method | |
| JP2008193347A (ja) | 電流ミラー回路、およびチャージポンプ回路 | |
| US7304595B2 (en) | Current output circuit | |
| US20180287599A1 (en) | Controller, control method, ad converter, and ad conversion method | |
| KR20100012975A (ko) | 반도체 메모리 장치 | |
| US7609186B1 (en) | Circuit for converting a voltage range of a logic signal | |
| KR101710746B1 (ko) | 폴디드 캐스케이드 연산 증폭기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180103 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190102 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20200106 Year of fee payment: 6 |