CN101681925A - 氧化物半导体及包含该氧化物半导体的薄膜晶体管 - Google Patents

氧化物半导体及包含该氧化物半导体的薄膜晶体管 Download PDF

Info

Publication number
CN101681925A
CN101681925A CN200880021283A CN200880021283A CN101681925A CN 101681925 A CN101681925 A CN 101681925A CN 200880021283 A CN200880021283 A CN 200880021283A CN 200880021283 A CN200880021283 A CN 200880021283A CN 101681925 A CN101681925 A CN 101681925A
Authority
CN
China
Prior art keywords
oxide semiconductor
oxide
thin film
film transistor
family
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880021283A
Other languages
English (en)
Other versions
CN101681925B (zh
Inventor
金昌桢
金尚昱
金善日
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020070060053A external-priority patent/KR20080111736A/ko
Priority claimed from KR1020080050994A external-priority patent/KR101519480B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101681925A publication Critical patent/CN101681925A/zh
Application granted granted Critical
Publication of CN101681925B publication Critical patent/CN101681925B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供了一种氧化物半导体和包括该氧化物半导体的薄膜晶体管(TFT)。氧化物半导体包括Zn原子及添加到其中的Ta原子和Y原子中的至少一种原子。薄膜晶体管(TFT)包括含有这样的氧化物半导体的沟道，所述氧化物半导体包括Zn原子及添加到其中的Ta原子和Y原子中的至少一种原子。

Description

氧化物半导体及包含该氧化物半导体的薄膜晶体管
技术领域
本发明涉及一种氧化物半导体及一种包括该氧化物半导体的薄膜晶体管(TFT)，更具体地说，涉及一种包括添加新材料的Zn氧化物的氧化物半导体和一种包括该氧化物半导体的薄膜晶体管(TFT)。
背景技术
传统的薄膜晶体管(TFT)用于各种应用领域中。例如，TFT用作显示设备中的开关装置和驱动装置，以及用作交叉点型存储设备的选择性开关。
尽管液晶显示器(LCD)已经广泛地用于电视(TV)的显示面板，但是同样可以使用有机发光显示器(OLED)。人们正在根据市场需求开发TV显示器技术。这些市场需求包括更大尺寸的TV或数字信息显示器(DID)、低成本、图像品质更高(如，动态图像表现更好、清晰度更高、亮度更高、对比度和色彩再现性更好等)。为了满足这些需求，除了制造大尺寸基底(如，玻璃)之外，会需要适合被用作显示器的开关装置和驱动装置的相对高性能的TFT。
传统上，非晶硅TFT(a-Si TFT)被用作显示器的驱动装置和开关装置。传统的a-Si TFT是可以以相对低的成本相对均匀地形成在面积大于大约4m2的基底上的装置。这些类型的TFT被广泛地用作驱动装置和开关装置。为了满足近来的更大尺寸和更高图像品质的显示器的趋势，会需要性能得到改善的TFT。但是，迁移率为约0.5cm2/Vs的传统的a-Si TFT可能已经达到其应用的极限了。就此，会需要迁移率比传统的a-Si TFT的迁移率更高的更高性能的TFT和用于制造这样的更高性能的TFT的技术。
性能比a-Si TFT的性能更好的多晶硅TFT(poly-Si TFT)具有相对高的迁移率，例如，数十至数百cm2/Vs。这些传统的poly-Si TFT可应用于显示器以提供相对高的图像品质，而传统的a-Si TFT不可实现这种相对高的图像品质。此外，poly-Si TFT的特性的劣化低于a-Si TFT的特性的劣化。然而，制造poly-Si TFT的工艺比制造a-Si TFT的工艺更加复杂。更加复杂的工艺导致了额外的成本。简言之，poly-Si TFT适合于制造具有相对高的图像品质的显示器，可应用于如OLED的产品，但是其成本效益低于a-Si TFT的成本效益。因此，poly-Si TFT的应用受到限制。此外，因如在制造设备方面的限制或传统的poly-Si TFT的不够均匀的技术问题，尚未实现在面积大于约1m2的基底上形成poly-Si TFT。因此，将传统的poly-Si TFT应用到大尺寸TV产品相对困难。
氧化物半导体装置是另一种传统的TFT技术。氧化物半导体可包括ZnO类TFT。传统的ZnO类材料包括Zn氧化物、In-Zn氧化物、掺杂有Ga、Mg、Al、Fe等的Zn氧化物、掺杂有Ga、Mg、Al、Fe等的In-Zn氧化物等。可使用相对低的温度的工艺由非晶ZnO类半导体制造ZnO类半导体装置，这使得更加容易在大尺寸基底上制造ZnO类半导体装置。ZnO类半导体是具有相对高的迁移率的材料，其具有与多晶硅类似的电学性质。
发明内容
技术问题
示例实施例涉及氧化物半导体、包括所述氧化物半导体的薄膜晶体管以及其制造方法；例如，包括添加有添加材料(如，Ta和/或Y)的锌(Zn)氧化物的氧化物半导体和包括该氧化物半导体的TFT。示例实施例还提供了具有包括该氧化物半导体的沟道区域的氧化物TFT。
技术方案
根据至少一个示例实施例，氧化物半导体可包括Zn原子及添加到其中的Ta原子和Y原子中的至少一种原子。薄膜晶体管(TFT)可包括含有氧化物半导体的沟道。该氧化物半导体可包括Zn原子及添加到其中的Ta原子和Y原子中的至少一种原子。
至少一个示例实施例提供了一种包括Zn和钽(Ta)的氧化物半导体。
至少另一个示例实施例提供了一种氧化物TFT。该氧化物TFT可包括栅极和形成为与所述栅极对应的沟道。该沟道可包括含有Zn和Ta的氧化物半导体。可在栅极和沟道之间形成栅绝缘层。源极和漏极可接触沟道的对应的侧部。
根据至少一些示例实施例，氧化物半导体可包括含有Ta的Zn氧化物。可选择地，氧化物半导体可包括含有Ta的Zn-In复合氧化物。氧化物半导体可具有的Ta∶In∶Zn的at％比率在约1∶2.1至18∶1.6至14的范围内(包括本数)。例如，氧化物半导体可具有的Ta∶In∶Zn的at％比率在约1∶2.1至9.5∶1.6至6.4的范围内(包括本数)。在另一示例中，氧化物半导体可具有的Ta∶In∶Zn的at％比率在约1∶5.7至9.5∶4.8至6.4的范围内(包括本数)。氧化物半导体还可包括从由I族、II族、III族、IV族和V族的元素和属于镧系的元素组成的组中选择的至少一种元素。
至少另一示例实施例提供了一种包括Zn和钇(Y)的氧化物半导体。
至少另一示例实施例提供了一种氧化物TFT。该氧化物TFT可包括栅极和形成为与所述栅极对应的沟道。该沟道可包括含有Zn和Y的氧化物半导体。栅绝缘层可形成在栅极和沟道之间。源极和漏极可接触沟道的对应的侧部。
根据至少一些示例实施例，氧化物半导体可包括含有Y的Zn氧化物。可选择地，氧化物半导体可包括含有Y的Zn-In复合氧化物。氧化物半导体可具有的Y∶In∶Zn的at％比率在约1∶10至100∶10至80的范围内(包括本数)。例如，氧化物半导体可具有的Y∶In∶Zn的at％比率在约1∶21.7至50∶14至41的范围内(包括本数)。在另一示例中，氧化物半导体可具有的Y∶In∶Zn的at％比率在约1∶46至50∶30至41的范围内(包括本数)。氧化物半导体还可包括从由I族、II族、III族、IV族和V族的元素和属于镧系的元素组成的组中选择的至少一种元素。
至少另一示例实施例提供了一种包括Ta和Y中的至少一种和Zn的氧化物半导体。
至少另一示例实施例提供了一种氧化物TFT。该氧化物TFT可包括栅极和形成为与所述栅极对应的沟道。该沟道可包括含有Ta和Y中的至少一种和Zn的氧化物半导体。栅绝缘层可形成在栅极和沟道之间。源极和漏极可接触沟道的对应的侧部。氧化物半导体可包括Zn氧化物或Zn-In复合氧化物。
至少另一示例实施例提供了一种制造氧化物半导体的方法。根据至少一个这样的示例实施例，该方法可包括形成含有Ta和Y中的至少一种和Zn的氧化物半导体。
至少另一示例实施例提供了一种制造氧化物薄膜晶体管的方法。根据至少一个这样的示例实施例，可在基底上形成栅极。可在栅极上形成栅绝缘层。可在栅绝缘层上形成沟道区域。沟道区域可包括含有Ta和Y中的至少一种和Zn的氧化物半导体。源极区域和漏极区域可形成在沟道区域的对应的侧部上。
附图说明
通过详细地描述附图中所示出的示例实施例，示例实施例将会变得更加清楚，附图中：
图1A和图1B示出根据示例实施例的包括氧化物半导体的薄膜晶体管的剖视图。
图2A至图2E示出根据示例实施例的制造氧化物薄膜晶体管的方法。
图3A至图3F示出当将多个源-漏电压(0.1V、5V和10V)施加到氧化物薄膜晶体管时，包括作为沟道材料的含有Ta的IZO的氧化物薄膜晶体管的示例实施例的漏电流Id对栅电压Vg的曲线图。
图4A和图4B示出了在约50℃氧化物薄膜晶体管的示例实施例的样品的与3μA的漏电流对应的栅电压(ΔV)随时间变化的曲线图，该氧化物薄膜晶体管的示例实施例包括通过将25W的功率提供到Ta靶(target)而沉积形成的沟道，该沟道在350℃进行了热处理。
图5A和图5B示出当将多个源-漏电压(0.1V、5V和10V)施加到氧化物薄膜晶体管时，包括作为沟道材料IZO的氧化物薄膜晶体管的示例实施例的漏电流IDS对栅电压VGS的曲线图，其中，IZO还包括Y。
图5C示出了当将多个栅电压(0.1V、5V、10V、15V和20V)施加到氧化物薄膜晶体管时，氧化物薄膜晶体管的示例实施例的漏电流Id对漏电压Vd的曲线图，该氧化物薄膜晶体管包括通过将15W的功率提供到Y靶而沉积形成的沟道。
图6A和图6B示出包括通过将15W的功率提供到Y靶而沉积形成的沟道的氧化物薄膜晶体管的示例实施例的漏电流IDS和栅电压VGS的曲线图，以测量当将该氧化物薄膜晶体管曝光时氧化物薄膜晶体管的电特性的变化。
具体实施方式
现在将参照附图更加充分地描述各种示例实施例，附图中示出了一些示例实施例。在附图中，为了清楚起见，夸大了层和区域的厚度。
在这里公开了详细的示出性的示例实施例。然而，为了描述示例实施例的目的，这里公开的特定的结构上和功能上的细节仅仅是代表性的。然而，可以以许多替换性的形式来实施本发明，且本发明不应该被解释为仅限于在此阐述的示例实施例。
因此，虽然示例实施例能够具有各种修改和可选择的形式，但是在附图中通过示例的方式示出了示例实施例的实施例，并且在这里将详细描述示例实施例的实施例。然而，应该理解的是，没有意图使示例实施例局限于公开的具体形式，而是相反，示例实施例将覆盖落入本发明范围内的所有修改、等同物和替换物。在附图的整个描述中，相同的标号表示相同的元件。
应该理解的是，虽然术语第一、第二等在这里可以用来描述各种元件，但是这些元件不应该受这些术语的限制。这些术语仅用来将一个元件与另一元件区别开来。例如，在不脱离示例实施例的范围的情况下，第一元件可被称为第二元件，类似地，第二元件可被称为第一元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项目的任意组合和所有组合。
应该理解的是，当元件或层被称作“形成在”另一元件或层“上”时，该元件或层可以直接或间接形成在另一元件或层上。即，例如，可以存在中间元件或中间层。相反，当元件或层被称作“直接形成在”另一元件或层“上”时，不存在中间元件或中间层。应当以相同的方式解释用于描述元件或层之间的关系的其它词语(例如“在……之间”和“直接在……之间”、“与……相邻”和“与……直接相邻”等)。
这里使用的术语仅为了描述具体实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外清楚地指出，否则单数形式也意图包括复数形式。还将理解的是，当这里使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
现在将参照附图更加充分地描述根据示例实施例的氧化物半导体和包括该氧化物半导体的氧化物薄膜晶体管(TFT)。作为参考，为了理解的目的，夸大了图中所示出的层的厚度和宽度。
根据示例实施例的氧化物半导体可包括添加有钽(Ta)或钇(Y)的Zn氧化物或Zn-In复合氧化物。
因为Ta和O之间以及Y和O之间的电负性差分别为约2.0和约2.3，所以电负性约1.5的Ta和电负性约1.2的Y可与电负性约3.5的氧O形成相对强的离子键。Ta的离子半径为约0.070nm，Y的离子半径为约0.093nm，Ta和Y的离子半径与Zn的离子半径相近，其中，Zn的离子半径为约0.074nm。因此，如果将Ta和/或Y添加到Zn的氧化物或Zn-In的复合氧化物，则Ta和/或Y可较容易地取代Zn，而氧化物的晶格的形变会很小或没有形变。
在Si和H之间可形成共价键，例如，a-Si∶H。当a-Si∶H和定向性的sp3杂化的氧配位以形成非晶相时，氧键周围的电子云会扭曲，这会导致相对弱的键的形成。当具有这样的弱键结构的TFT被操作相对长的时间段时，电子或空穴会在键合点(bonding site)积聚。这会引起成键合状态断开。键合点的断开会因阈值电压移位而对可靠性造成不利影响。
另一方面，对离子键来说，在不考虑氧离子的束缚(binding)的情况下，因阳离子的相对大的电子云，电子轨道会发生重叠。因此，所得的键合结构会有很少的或没有相对弱的键，而与其是晶态或非晶态无关。这可使得能够制造更加可靠的TFT。包括Ta和/或Y的Zn氧化物或Zn-In复合氧化物可主要由离子组形成，但是并非所有的束缚都需要是离子键。
在包括含有Ta的In-Zn复合氧化物的氧化物半导体的示例实施例中，Ta∶In∶Zn的at％比率可以是在约1∶2.1至18∶1.6至14的范围内的所有比例。在包括含有Y的In-Zn复合氧化物的氧化物半导体的示例实施例中，Y∶In∶Zn的at％比率可以是在约1∶10至100∶10至80(包括本数)的范围内。
根据示例实施例的氧化物半导体还可包括：如Li和K的I族的元素、如Mg、Ca和Sr的II族的元素、如Ga、Al、In和Y的III族的元素、如Ti、Zr、Si、Sn和Ge的IV族的元素、如Ta、Vb、Nb和Sb的V族的元素、如La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb和Lu的属于镧系的元素等。
例如，根据示例实施例的氧化物半导体可用作应用于液晶显示器(LCD)、有机发光二极管(OLED)等的驱动晶体管的沟道材料。根据示例实施例的氧化物半导体还可用作包括在存储设备的外围电路中的晶体管的沟道材料，或用作选择晶体管的沟道材料。
图1A和图1B示出根据示例实施例的包括氧化物半导体的薄膜晶体管的剖视图。图1A中示出了底栅型薄膜晶体管的例子，而图1B中示出了顶栅型薄膜晶体管的例子。
参照图1A，根据示例实施例的氧化物TFT可包括设置在基底11的一部分上的栅极13。可在基底11和栅极13上设置栅绝缘层14。当基底11是硅(Si)基底时，可使用热氧化或类似工艺在基底11的表面上形成氧化物层12。可在栅绝缘层14的一部分上与栅极13对应地形成沟道15。源极16a和漏极16b可设置在沟道15的对应的侧部上并在栅绝缘层14上。至少在根据本示例实施例的氧化物TFT中，沟道15可包括可添加有Ta和/或Y的Zn氧化物或In-Zn复合氧化物。
在一个实施例中，栅极13可形成为具有顶表面和两个倾斜的侧表面(如，梯形形状的剖面，其中，上表面的宽度小于下表面的宽度)。栅绝缘层14可形成为覆盖栅极13的上表面和侧表面以及氧化物层12的上表面的暴露部分。尽管未示出，但是氧化物层12可省略。沟道15的宽度可与栅极13的下表面的宽度对应(如，相同或基本相同)。
参照图1B，在另一示例实施例中，氧化物TFT可包括形成在基底101上的源极102a和漏极102b。源极102a和漏极102b可彼此隔开。沟道103可形成在源极102a和漏极102b之间。沟道103可接触源极102a和漏极102b中的每一个。栅绝缘层104可形成在沟道103和基底101上。栅极105可形成在栅绝缘层104上。栅极105可形成在栅绝缘层104的与沟道103对应的一部分上。栅极105的剖面宽度可小于沟道103的剖面宽度。当基底101是硅(Si)基底时，可使用热氧化或类似工艺将氧化物层形成在基底101的表面上。
现在将描述用于形成至少根据在图1A和/或图1B中示出的本示例实施例的氧化物TFT的上述层的材料。基底11和101可以是用在半导体装置中的基底。例如，基底11和101可以由Si、玻璃、有机材料或类似的材料形成。如果基底11和101由Si形成，则氧化物层(如，图1A中的12，但未在图1B中示出)可以是，例如，通过热氧化基底11和101形成的SiO2层。栅极13和105可以由导电材料(例如，如Ti、Pt、Ru、Au、Ag、Mo、Al、W、Cu等金属)或导电金属氧化物(如，IZO(InZnO)或AZO(AlZnO)等)形成。栅绝缘层14和104可以由用于半导体装置的绝缘材料形成。例如，栅绝缘层14和104可以由如SiO2、介电常数比SiO2的介电常数高的高-k材料(如，HfO2、Al2O3、Si3N4或它们的混合物等)。源极16a和102a与漏极16b和102b中的每个可由导电材料(例如，如Ti、Pt、Ru、Au、Ag、Mo、Al、W、Cu等金属)或导电金属氧化物(如，IZO(InZnO)、AZO(AlZnO)等)形成。
在下文中，将参照图2A至图2E描述根据示例实施例的制造氧化物TFT的方法。将参照图1A中示出的底栅型TFT来描述制造方法的示例实施例。然而，应该理解，类似的工艺也可用于制造顶栅型TFT。
参照图2A，可以准备基底11。基底11可由Si、玻璃、有机材料或类似的材料形成。如果基底11由Si形成，则可使用热氧化或类似工艺在基底11的表面上形成氧化物层12(如，SiO2)。可将如金属或导电金属氧化物的导电材料13a涂覆在基底11上。
参照图2B，可将导电材料13a图案化以形成栅极13。
参照图2C，可将绝缘材料涂覆在栅极13上并将绝缘材料图案化以形成栅绝缘层14。栅绝缘层14可由诸如硅氧化物、硅氮化物、Hf氧化物、铝氧化物、Hf氧化物和铝氧化物的混合物或类似材料形成。
参照图2D，可使用如物理气相沉积(PVD)、化学气相沉积(CVD)、原子层沉积(ALD)等工艺将沟道材料涂覆在栅绝缘层14上。可在栅绝缘层14的与栅极13对应的一部分上将沟道材料图案化以形成沟道15。可通过将Ta和Y中的至少一种添加到如Zn氧化物或Zn-In复合氧化物的Zn材料来形成沟道15。例如，当使用溅射形成沟道15时，可将ZnO靶或IZO(InZnO)靶和Ta和/或Y的靶装载在处理腔(chamber)中并共同溅射。可选择地，可使用包括Ta和Y中至少一种的单个ZnO靶或InZnO靶。
参照图2E，可将如金属或导电的金属氧化物的导电材料涂覆在沟道15和栅绝缘层14上。可将导电材料图案化，以使得该材料连接到沟道15的每个端，从而形成源极16a和栅极16b。可使用普通的炉子、快速热退火(RTA)、激光、加热板(hot plate)等在大约400℃或更低温度(如，在大约300℃)来对所得的结构进行退火。
制备示例
现在将描述根据示例实施例的制备示例。将参照图1A的来描述制备示例。
根据至少一个示例实施例，可将Mo沉积在形成有氧化物层12的硅基底11上。沉积的Mo可形成厚度约200nm的栅极13。可将硅氮化物涂覆在基底11和栅极13上以形成厚度约200nm的栅绝缘层14。可将氧化物半导体涂覆在栅绝缘层14上以形成沟道15。可将氧化物半导体涂覆在栅绝缘层14的与栅极13对应的一部分上。下面将更加详细地描述形成沟道15的工艺。
在形成沟道15的一个示例工艺中，可以使用IZO靶(如，In2O3∶ZnO＝1∶2mol％)和Ta靶或Y靶。可将这些靶装载在溅射器的腔中。在沉积期间，当将约150W的RF功率施加到IZO靶，将约25W-40W(包括本数)的DC功率施加到Ta靶，将约15W-30W的DC功率施加到Y靶时，可通过提供以约95∶5比例的气态的Ar和O2来维持腔的总压强。使用这样的工艺，可形成厚度约70nm的沟道15。可使用ZnO靶来代替InZnO靶。
可在沟道15的两侧中的一侧上形成作为源极和漏极的Ti/Pt(如，约10nm/100nm)双层。可以以在约300℃到约350℃(包括本数)之间的温度来热处理这样的结构约1小时。可使用例如蚀刻溶液(如，水∶乙酸∶盐酸＝约80∶20∶0.1vol％)来去除形成在沟道表面上的杂质。
当将0.1V和10V的源-漏电压施加到根据上述制备示例制备的氧化物薄膜晶体管(例如，具有沟道尺寸：W/L＝50μm/4μm)时，测量了所述氧化物薄膜晶体管的漏电流Id对栅电压Vg。
图3A至图3F示出根据示例实施例的氧化物薄膜晶体管的漏电流Id对栅电压Vg的曲线图。在本示例中，氧化物薄膜晶体管包括作为沟道材料的含有Ta的IZO。当将多个源-漏电压(例如，0.1V、5V和10V)施加到氧化物薄膜晶体管时，得到了图3A至图3F所示的数据。
图3A至图3F示出了包括在溅射工艺期间通过对应地将多种功率(如15W、20W、25W、30W、35W和40W)提供到Ta靶而沉积形成的沟道的样品的曲线图。
参照图3A至图3F，在提供到所述沉积的功率的整个范围内，沟道材料具有可用于晶体管的传输曲线性质。下面的表1示出了根据提供到Ta靶的沉积的功率的强度的组成、迁移率和摆动电压(swing voltage)。使用连续光谱仪(sequential spectrometer)，执行电感耦合等离子体(inductively coupledplasma，ICP)-俄歇电子能谱(Auger Electron Spectroscopy，AES)分析(误差范围约1％)以评价氧化物半导体材料的组成。参照表1，随着用于Ta靶沉积的功率的增加，Ta的量增加。表1中所示的Ta∶In∶Zn的at％比率在约1∶2.1至9.5∶1.6至6.4(包括本数)的范围内。在本试验性的示例中，导通(On)电流为约10-4A，截止(Off)电流小于或等于约10-11A-10-12A(包括本数)。当Ta∶In∶Zn的at％比率在与15W至25W的Ta对应的约1∶5.7至9.5∶4.8至6.4(包括本数)的范围内时，On/Off电流比率大于或等于约107。
表1
  Ta沉积功率   Ta 15W   Ta 20W   Ta 25W   Ta 30W   Ta 35W   Ta 40W
  原子比率(Ta∶In∶Zn) 1∶9.5∶6.4 1∶7.7∶5.8 1∶5.7∶4.8 1∶3.6∶3.2 1∶2.7∶2.2 1∶2.1∶1.6
  迁移率(cm2/Vs) 9.4 7.5 5.2 2.77 0.862 0.022
  摆动电压(V/dec) 0.267 0.257 0.287 0.283 0.398 0.405
图4A和图4B示出了当根据示例实施例的氧化物薄膜晶体管的样品的漏电流为3μA时栅电压变化的曲线图。在本示例中，氧化物薄膜晶体管包括通过将25W的功率提供到Ta靶沉积形成的沟道，该沟道在约350℃进行了热处理。在约50℃测量了栅电压的变化。
参照图4A，栅电压的变化随时间增加(如，稍微增加)。参照图4B，估计在约50000小时后栅电压的变化将为大约2.5V。因此，根据示例实施例的半导体薄膜晶体管中在初始的电特性的变化相对(如，非常)低。所以，根据示例实施例的氧化物TFT展示了相对高的On/Off电流比率和滞后少或没有滞后的相对低的截止电流。因此，根据示例实施例的氧化物TFT显示了与传统的氧化物TFT相比提高了氧化物TFT的特性。
图5A和图5B示出了当将多个源-漏电压(0.1V，5V和10V)施加到氧化物薄膜晶体管的示例实施例时，氧化物薄膜晶体管的漏电流IDS对栅电压VGS的曲线图。在本示例中，氧化物薄膜晶体管包括作为沟道材料的含有Y的IZO。
图5A和图5B示出包括这样形成的沟道的样品的曲线图，即，在溅射工艺期间，将约15W功率提供到Y靶的沉积、约150W和约200W的功率提供到IZO靶的沉积。
参照图5A和图5B，所示出的沟道材料具有适合于晶体管的传输曲线性质。表2示出根据提供给Y靶的沉积的功率的Y∶In∶Zn的原子比率。使用连续光谱仪执行ICP-AES分析(误差范围约1％)，以评价氧化物半导体材料的组成。参照表2，随着用于Y靶的沉积的功率的增加，Y的量增加。表2中所示的Y∶In∶Zn的at％比率在约1∶21.7至50∶14至41(包括本数)的范围内。在本示例中，导通电流为约10-4A，截止电流小于或等于约10-11A-10-12A，当Y∶In∶Zn的at％比率在约1∶46至50∶30至41(包括本数)的范围内时，On/Off电流比率大于或等于约107。
表2
Y沉积功率   Y 15W(IZO 200W)   Y 15W(IZO 150W)   Y 25W(IZO 150W)   Y 35W(IZO 150W)
 原子比率(Y∶In∶Zn) 1∶50∶41 1∶46∶30 1∶30∶22 1∶21.7∶14
图5C示出了氧化物薄膜晶体管的示例实施例的漏电流Id对漏电压Vd的曲线图。在本示例中，氧化物薄膜晶体管包括这样形成的沟道，即，当将多个栅电压(如，0.1V、5V、10V、15V和20V)施加到氧化物薄膜晶体管时，通过将15W的功率提供到Y靶的沉积。通过将RF 150W施加到IZO靶来共同溅射IZO(如，In2O3∶ZnO＝1∶2mol％)靶。参照图5C，当漏电压为约0.1V时，尽管漏电压增加，但是漏电流保持恒定或基本恒定。然而，当漏电压为约5V或更大时，漏电流随漏电压的增加而增加。
图6A和图6B示出根据示例实施例的氧化物薄膜晶体管的漏电流IDS对栅电压VGS的曲线图。在本示例中，氧化物薄膜晶体管包括通过将15W的功率提供到Y靶的沉积而形成的沟道，以测量当将氧化物薄膜晶体管曝光时氧化物薄膜晶体管的电特性的变化。通过将150W的RF功率施加到IZO靶来共同溅射IZO(如，In2O3∶ZnO＝1∶2mol％)靶。图6A示出了当源-漏电压为约0.1V时，漏电流IDS对栅电压VGS的曲线图，图6B示出了当源-漏电压为约10V时，漏电流IDS对栅电压VGS的曲线图。
在图6A和图6B中，“初始”指示在形成样品之后(如，紧随在形成样品之后)的漏电流IDS对栅电压VGS，“开放”指示当样品被暴露于自然光(如，开门)时，漏电流IDS对栅电压VGS，“灯光”指示当薄膜晶体管暴露(如，直接暴露)于灯光时，漏电流IDS对栅电压VGS。
参照图6A和图6B，在三种示例的情况下的传输曲线之间几乎没有变化。因此，外部环境(例如，光)不会很大程度地影响根据示例实施例的薄膜晶体管，根据示例实施例的薄膜晶体管可具有提高了的(如，优良的)可靠性。
同时，沉积的薄膜的成分、IDS-VGS曲线和迁移率性质可根据靶的类型、施加到靶的电压、沉积设备、沉积压强、氧分压、基底温度等而变化。例如，当使用包括Ta和/或Y的InZnO的单个靶来代替使用InZnO靶和Ta靶或InZnO靶和Y靶时，沉积的薄膜的成分可改变。此外，当沉积的薄膜的成分相同或基本相同时，薄膜的性质可改变。例如，当使用溅射来沉积氧化物半导体时，电阻范围可根据氧分压而改变。如果将氧分压控制为低于一定水平，则沉积的薄膜可具有相对低的电阻。如果将氧分压控制为高于一定水平，则沉积的薄膜可具有相对高的电阻。
本领域普通技术人员应该理解，根据示例实施例的氧化物半导体可应用于多种电子设备，如平板显示器(如LCD或OLED等)的驱动晶体管和包括在存储设备等的外围电路中的晶体管。根据示例实施例的氧化物薄膜晶体管可以是底栅型晶体管或顶栅型晶体管。
根据示例性实施例，无论是否明确地指出，这里所阐述的值的范围意图包括本数。因此，标出的值的范围，例如，约2.1至18，可包括等于或基本等于2.1的值和等于或基本等于18的值以及在2.1和18之间的值。
尽管已经参照本发明的示例实施例具体地示出并描述了本发明，但是本领域普通技术人员应该理解，在不脱离由权利要求所限定的本发明的精神和范围的情况下，可在这里对形式和细节做出各种改变。

Claims (30)

1、一种氧化物半导体，包括Zn和Ta。
2、如权利要求1所述的氧化物半导体，其中，所述Zn是包括Ta的Zn氧化物。
3、如权利要求1所述的氧化物半导体，其中，所述Zn是包括Ta的Zn-In复合氧化物。
4、如权利要求3所述的氧化物半导体，其中，Ta∶In∶Zn的at％比率在约1∶2.1至18∶1.6至14的范围内，包括本数。
5、如权利要求3所述的氧化物半导体，其中，Ta∶In∶Zn的at％比率在约1∶2.1至9.5∶1.6至6.4的范围内，包括本数。
6、如权利要求3所述的氧化物半导体，其中，Ta∶In∶Zn的at％比率在约1∶5.7至9.5∶4.8至6.4的范围内，包括本数。
7、如权利要求1所述的氧化物半导体，还包括：
从由I族、II族、III族、IV族和V族的元素和属于镧系的元素组成的组中选择的至少一种元素。
8、一种氧化物薄膜晶体管，包括：
栅极；
沟道，形成为与所述栅极对应，所述沟道包括含有Zn和Ta的氧化物半导体；
栅绝缘层，形成在所述栅极和所述沟道之间；
源极和漏极，接触所述沟道的对应的侧部。
9、如权利要求8所述的氧化物薄膜晶体管，其中，所述氧化物半导体包括含有Ta的Zn氧化物。
10、如权利要求8所述的氧化物薄膜晶体管，其中，所述氧化物半导体包括含有Ta的Zn-In复合氧化物。
11、如权利要求10所述的氧化物薄膜晶体管，其中，所述氧化物半导体具有的Ta∶In∶Zn的at％比率在约1∶2.1至18∶1.6至14的范围内，包括本数。
12、如权利要求10所述的氧化物薄膜晶体管，其中，所述氧化物半导体具有的Ta∶In∶Zn的at％比率在约1∶2.1至9.5∶1.6至6.4的范围内，包括本数。
13、如权利要求10所述的氧化物薄膜晶体管，其中，所述氧化物半导体具有的Ta∶In∶Zn的at％比率在约1∶5.7至9.5∶4.8至6.4的范围内，包括本数。
14、如权利要求8所述的氧化物薄膜晶体管，其中，所述氧化物半导体还包括：
从由I族、II族、III族、IV族和V族的元素和属于镧系的元素组成的组中选择的至少一种元素。
15、一种氧化物半导体，包括Zn和Y。
16、如权利要求15所述的氧化物半导体，其中，所述Zn是包括Y的Zn氧化物。
17、如权利要求15所述的氧化物半导体，其中，所述Zn是包括Y的Zn-In复合氧化物。
18、如权利要求17所述的氧化物半导体，其中，Y∶In∶Zn的at％比率在约1∶10至100∶10至80的范围内，包括本数。
19、如权利要求18所述的氧化物半导体，其中，Y∶In∶Zn的at％比率在约1∶21.7至50∶14至41的范围内，包括本数。
20、如权利要求19所述的氧化物半导体，其中，Y∶In∶Zn的at％比率在约1∶46至50∶30至41的范围内，包括本数。
21、如权利要求15所述的氧化物半导体，还包括：
从由I族、II族、III族、IV族和V族的元素和属于镧系的元素组成的组中选择的至少一种元素。
22、一种氧化物薄膜晶体管，包括：
栅极；
沟道，形成为与所述栅极对应，所述沟道包括含有Zn和Y的氧化物半导体；
栅绝缘层，形成在所述栅极和所述沟道之间；
源极和漏极，接触所述沟道的对应的侧部。
23、如权利要求22所述的氧化物薄膜晶体管，其中，所述氧化物半导体包括含有Y的Zn氧化物。
24、如权利要求22所述的氧化物薄膜晶体管，其中，所述氧化物半导体包括含有Y的Zn-In复合氧化物。
25、如权利要求24所述的氧化物薄膜晶体管，其中，所述氧化物半导体具有的Y∶In∶Zn的at％比率在约1∶10至100∶10至80的范围内，包括本数。
26、如权利要求24所述的氧化物薄膜晶体管，其中，所述氧化物半导体具有的Y∶In∶Zn的at％比率在约1∶21.7至50∶14至41的范围内，包括本数。
27、如权利要求24所述的氧化物薄膜晶体管，其中，所述氧化物半导体具有的Y∶In∶Zn的at％比率在约1∶46至50∶30至41的范围内，包括本数。
28、如权利要求22所述的氧化物薄膜晶体管，所述氧化物半导体还包括：
从由I族、II族、III族、IV族和V族的元素和属于镧系的元素组成的组中选择的至少一种元素。
29、一种氧化物半导体，包括Ta和Y中的至少一种和Zn。
30、一种氧化物薄膜晶体管，包括：
栅极；
沟道，形成为与所述栅极对应，所述沟道包括含有Ta和Y中的至少一种和Zn的氧化物半导体；
栅绝缘层，形成在所述栅极和所述沟道之间；
源极和漏极，接触所述沟道的对应的侧部。
CN2008800212830A 2007-06-19 2008-06-19 氧化物半导体及包含该氧化物半导体的薄膜晶体管 Expired - Fee Related CN101681925B (zh)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
KR10-2007-0060053 2007-06-19
KR1020070060053 2007-06-19
KR1020070060053A KR20080111736A (ko) 2007-06-19 2007-06-19 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR10-2008-0050994 2008-05-30
KR1020080050994A KR101519480B1 (ko) 2008-05-30 2008-05-30 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR1020080050994 2008-05-30
PCT/KR2008/003471 WO2008156312A2 (en) 2007-06-19 2008-06-19 Oxide semiconductors and thin film transistors comprising the same

Publications (2)

Publication Number Publication Date
CN101681925A true CN101681925A (zh) 2010-03-24
CN101681925B CN101681925B (zh) 2011-11-30

Family

ID=40135524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800212830A Expired - Fee Related CN101681925B (zh) 2007-06-19 2008-06-19 氧化物半导体及包含该氧化物半导体的薄膜晶体管

Country Status (5)

Country Link
US (1) US8450732B2 (zh)
EP (1) EP2158608A4 (zh)
JP (1) JP2010530634A (zh)
CN (1) CN101681925B (zh)
WO (1) WO2008156312A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403363A (zh) * 2011-10-27 2012-04-04 华南理工大学 双层氧化物薄膜晶体管及其制备方法
CN102420289A (zh) * 2011-10-28 2012-04-18 华南理工大学 一种掺钽氧化物半导体材料及其制备方法和应用
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法
CN103022152A (zh) * 2012-12-26 2013-04-03 青岛盛嘉信息科技有限公司 一种薄膜晶体管

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
KR101509663B1 (ko) 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR101468591B1 (ko) * 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR100993416B1 (ko) * 2009-01-20 2010-11-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
US8378342B2 (en) * 2009-03-23 2013-02-19 Samsung Electronics Co., Ltd. Oxide semiconductor and thin film transistor including the same
KR20120071393A (ko) 2009-09-24 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
MY158956A (en) 2009-10-16 2016-11-30 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101113370B1 (ko) * 2009-11-11 2012-02-29 삼성모바일디스플레이주식회사 박막트랜지스터 및 이를 구비한 유기전계 발광 표시장치
KR101752212B1 (ko) * 2009-11-20 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011105183A1 (en) * 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and deposition apparatus
US9564531B2 (en) 2010-03-22 2017-02-07 Samsung Electronics Co., Ltd. Thin film transistors, methods of manufacturing thin film transistors, and semiconductor device including thin film transistors
KR20120000499A (ko) * 2010-06-25 2012-01-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터 및 반도체 장치
CN106960866B (zh) 2010-12-17 2021-03-12 株式会社半导体能源研究所 氧化物材料及半导体器件
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012151469A (ja) * 2010-12-28 2012-08-09 Kobe Steel Ltd 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
SG11201504191RA (en) 2011-06-08 2015-07-30 Semiconductor Energy Lab Sputtering target, method for manufacturing sputtering target, and method for forming thin film
US8994019B2 (en) * 2011-08-05 2015-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101891650B1 (ko) * 2011-09-22 2018-08-27 삼성디스플레이 주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터, 및 박막 트랜지스터 표시판
US8829528B2 (en) * 2011-11-25 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including groove portion extending beyond pixel electrode
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI649794B (zh) * 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
TW201812419A (zh) * 2016-07-25 2018-04-01 半導體能源研究所股份有限公司 電晶體的製造方法及顯示裝置
JP7422269B2 (ja) 2022-01-31 2024-01-25 三井金属鉱業株式会社 スパッタリングターゲット材及び酸化物半導体の製造方法

Family Cites Families (86)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960718A (en) 1985-12-13 1990-10-02 Allied-Signal Inc. MESFET device having a semiconductor surface barrier layer
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP3124101B2 (ja) 1992-01-30 2001-01-15 ローム株式会社 不揮発性半導体記憶装置およびその製造方法
KR950002052B1 (ko) 1992-10-30 1995-03-10 신하성 호마이카 판재에 동도금을 위한 전처리 화학 니켈도금방법
CA2150724A1 (en) * 1992-12-15 1994-06-23 Akira Kaijou Transparent electrically conductive layer, electrically conductive transparent substrate and electrically conductive material
JP3246189B2 (ja) 1994-06-28 2002-01-15 株式会社日立製作所 半導体表示装置
US5548132A (en) 1994-10-24 1996-08-20 Micron Technology, Inc. Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions
US5532180A (en) 1995-06-02 1996-07-02 Ois Optical Imaging Systems, Inc. Method of fabricating a TFT with reduced channel length
JPH10306367A (ja) 1997-05-06 1998-11-17 Sumitomo Metal Mining Co Ltd スパッタリングターゲット用ＺｎＯ−Ｇａ２Ｏ３系焼結体およびその製造方法
IL125604A (en) 1997-07-30 2004-03-28 Saifun Semiconductors Ltd Non-volatile electrically erasable and programmble semiconductor memory cell utilizing asymmetrical charge
JP3884564B2 (ja) * 1998-05-20 2007-02-21 出光興産株式会社 有機ｅｌ発光素子およびそれを用いた発光装置
US6338987B1 (en) 1998-08-27 2002-01-15 Lg.Philips Lcd Co., Ltd. Method for forming polycrystalline silicon layer and method for fabricating thin film transistor
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3423896B2 (ja) 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
KR100317642B1 (ko) 1999-05-27 2001-12-22 구본준, 론 위라하디락사 금속 도금을 이용한 박막트랜지스터의 제조방법
US6998656B2 (en) 2003-02-07 2006-02-14 Hewlett-Packard Development Company, L.P. Transparent double-injection field-effect transistor
US6882012B2 (en) * 2000-02-28 2005-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
KR100382955B1 (ko) 2000-10-10 2003-05-09 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP3711857B2 (ja) 2000-10-11 2005-11-02 株式会社村田製作所 負の抵抗温度特性を有する半導体磁器組成物及び負特性サーミスタ
US6727533B2 (en) * 2000-11-29 2004-04-27 Fujitsu Limited Semiconductor apparatus having a large-size bus connection
KR100766493B1 (ko) 2001-02-12 2007-10-15 삼성전자주식회사 박막트랜지스터 액정표시장치
JP2002320848A (ja) * 2001-02-23 2002-11-05 Honda Motor Co Ltd 水素貯蔵材
KR20020082637A (ko) 2001-04-25 2002-10-31 광주과학기술원 ｎ형 산화 아연계 반도체를 이용한 발광다이오드용금속전극 및 그의 제조 방법
KR100406442B1 (ko) 2001-05-17 2003-11-19 한국과학기술연구원 파장선택형 다층 구조의 투명 도전막
TW546840B (en) 2001-07-27 2003-08-11 Hitachi Ltd Non-volatile semiconductor memory device
EP2278041B1 (en) * 2001-08-02 2012-05-23 Idemitsu Kosan Co., Ltd. Sputtering target and transparent conductive film obtainable by the target
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US6562491B1 (en) * 2001-10-15 2003-05-13 Advanced Micro Devices, Inc. Preparation of composite high-K dielectrics
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
US7189992B2 (en) * 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US6929970B2 (en) * 2002-09-12 2005-08-16 Agfa-Gevaert Process for preparing nano-porous metal oxide semiconductor layers
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
US6858899B2 (en) 2002-10-15 2005-02-22 Matrix Semiconductor, Inc. Thin film transistor with metal oxide layer and method of making same
WO2004055233A1 (ja) 2002-12-18 2004-07-01 Sony Chemicals Corp. 透明導電膜及びその成膜方法
JP4222078B2 (ja) * 2003-03-26 2009-02-12 ブラザー工業株式会社 記録装置
JP4212413B2 (ja) 2003-05-27 2009-01-21 シャープ株式会社 酸化物半導体発光素子
JP4598673B2 (ja) * 2003-06-13 2010-12-15 パナソニック株式会社 発光素子及び表示装置
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005026465A (ja) 2003-07-02 2005-01-27 Sharp Corp 酸化物半導体発光素子
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) * 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
TWI221341B (en) 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
US7220635B2 (en) * 2003-12-19 2007-05-22 Intel Corporation Method for making a semiconductor device with a metal gate electrode that is formed on an annealed high-k gate dielectric layer
JP2005223102A (ja) 2004-02-04 2005-08-18 Nec Corp 不揮発性記憶装置及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
KR100560796B1 (ko) 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
US20060003485A1 (en) 2004-06-30 2006-01-05 Hoffman Randy L Devices and methods of making the same
US7378286B2 (en) 2004-08-20 2008-05-27 Sharp Laboratories Of America, Inc. Semiconductive metal oxide thin film ferroelectric memory transistor
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4158755B2 (ja) 2004-09-30 2008-10-01 セイコーエプソン株式会社 機能膜の製造方法、薄膜トランジスタの製造方法
US7382421B2 (en) 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CA2585071A1 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
KR100688521B1 (ko) 2005-01-18 2007-03-02 삼성전자주식회사 고유전율 절연막을 포함하는 반도체 소자 및 그 제조 방법
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device
TWI467702B (zh) * 2005-03-28 2015-01-01 Semiconductor Energy Lab 記憶裝置和其製造方法
KR100667043B1 (ko) 2005-04-29 2007-01-10 (주) 세라컴 산화아연 단결정 박막 제조방법
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
JP5058469B2 (ja) 2005-09-06 2012-10-24 キヤノン株式会社 スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
EP1933293A4 (en) * 2005-10-05 2009-12-23 Idemitsu Kosan Co TFT SUBSTRATE AND METHOD FOR MANUFACTURING A TFT SUBSTRATE
US8679587B2 (en) * 2005-11-29 2014-03-25 State of Oregon acting by and through the State Board of Higher Education action on Behalf of Oregon State University Solution deposition of inorganic materials and electronic devices made comprising the inorganic materials
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP5110803B2 (ja) 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070254399A1 (en) * 2006-04-27 2007-11-01 Industrial Technology Research Institute Low temperature direct deposited polycrystalline silicon thin film transistor structure and method for manufacturing the same
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
KR100811997B1 (ko) 2006-12-04 2008-03-10 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치
KR101509663B1 (ko) * 2007-02-16 2015-04-06 삼성전자주식회사 산화물 반도체층 형성 방법 및 이를 이용한 반도체 소자제조방법
US7935964B2 (en) 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
EP2158608A4 (en) 2007-06-19 2010-07-14 Samsung Electronics Co Ltd OXIDE SEMICONDUCTORS AND THIN FILM TRANSISTORS THEREWITH
JP5322787B2 (ja) * 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102403363A (zh) * 2011-10-27 2012-04-04 华南理工大学 双层氧化物薄膜晶体管及其制备方法
CN102420289A (zh) * 2011-10-28 2012-04-18 华南理工大学 一种掺钽氧化物半导体材料及其制备方法和应用
CN102832235A (zh) * 2012-09-14 2012-12-19 华南理工大学 氧化物半导体及其制造方法
CN103022152A (zh) * 2012-12-26 2013-04-03 青岛盛嘉信息科技有限公司 一种薄膜晶体管

Also Published As

Publication number Publication date
EP2158608A4 (en) 2010-07-14
WO2008156312A3 (en) 2009-02-12
WO2008156312A2 (en) 2008-12-24
CN101681925B (zh) 2011-11-30
EP2158608A2 (en) 2010-03-03
US8450732B2 (en) 2013-05-28
JP2010530634A (ja) 2010-09-09
US20080315194A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
CN101681925B (zh) 氧化物半导体及包含该氧化物半导体的薄膜晶体管
CN101681933B (zh) 氧化物半导体和包含该氧化物半导体的薄膜晶体管
KR101468591B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101468594B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
CN101548383B (zh) 使用氧化物半导体的显示设备及其制造方法
KR101496150B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
CN101527321B (zh) 薄膜晶体管及包括该薄膜晶体管的平板显示装置
KR101552975B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20090002841A (ko) 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
KR101468590B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
JP5553868B2 (ja) 酸化物半導体を用いた表示装置及びその製造方法
KR101519480B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR101600051B1 (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터
KR20080111736A (ko) 산화물 반도체 및 이를 포함하는 박막 트랜지스터

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111130

CF01 Termination of patent right due to non-payment of annual fee