CN101674080B

CN101674080B - 可调相差双路捷变信号发生的方法

Info

Publication number: CN101674080B
Application number: CN2009100361085A
Authority: CN
Inventors: 顾军; 朱卫国; 陈向民
Original assignee: CETC 41 Institute
Current assignee: CETC 41 Institute
Priority date: 2009-09-28
Filing date: 2009-09-28
Publication date: 2012-07-18
Anticipated expiration: 2029-09-28
Also published as: CN101674080A

Abstract

本发明属于信号发生技术领域，涉及一种基于双直接数字频率合成的可调节任意相位差的双路频率捷变信号发生技术。使用两个直接数字频率合成器，通过开关参考的方式对两个直接数字频率合成器的同步时钟进行自动检测和同步，保证了每次加电都能自动工作到同步状态；使用存储器单元和本地控制电路对输出频率和相位进行快速控制，并使用同一经过同步时钟同步过的频率更新信号进行频率更新，确保频率捷变时两直接数字频率合成器控制字同时有效，实现捷变时的相位差控制。本发明所提供的双路频率捷变信号发生技术控制简单、且控制精度高，产生的输出频率可以达到400MHz。

Description

可调相差双路捷变信号发生的方法

所属技术领域

本发明属于信号发生技术领域，特别是涉及一种基于双直接数字频率合成的可调节任意相位差的双路频率捷变信号发生技术。

技术背景

在信号发生器领域中，频率捷变信号具有频率切换时间短、抗干扰、抗截获等众多优点。相应地，频率捷变信号在现代跳频通信，捷变雷达等电子系统领域有着广泛的应用。

频率捷变信号是指载波频率按一定的图案快速变化的信号，可调节相差的双路频率捷变信号是指同时输出两路频率捷变信号，并且两路捷变信号的相位差是可以任意调节的，可调任意相位差双路频率捷变信号的发生主要包括频率合成器、频率控制器、双路输出同步、双路相差控制等部分，其中双路输出同步和双路相差控制是可调相位差双路捷变信号发生的关键技术。

目前可调节相位差的双路捷变信号发生方法主要有两类：一类是基于移相功分器调节相差并产生双路输出的方法。这种方法由频率控制器控制频率合成器输出的信号经过移相功分器后输出两路相差信号，移相功分器的相位差通过一个可调电压电路进行调节。该类方法两路输出信号的相位差与可调电压之间是非线性的，因此要进行大量的测试得出相位差与可调电压之间的关系曲线，才能实现任意相位差的调节控制。另外移相器的相移频率响应曲线波动很大，如果要实现捷变信号的任意相位差输出，频段和带宽都受到限制，并且相位误差也很大。另一类是基于双直接数字合成的可调节相位差双路输出方法。这种方法通过给直接数字频率合成器送频率控制字和相位控制字，使其输出一定频率和相位差的两路信号。郭庆等采用单片机和FPGA实现了双路正弦信号输出(1.郭庆等，双路相位差可调信号发生器的设计，电子测量技术，2007.4，第30卷第4期，P191-193。)，该方法输出频率低，输出频率范围为0.003Hz-750kHz，而且不能进行频率捷变；徐媛媛等采用FPGA控制AD9858芯片的方法产生高达400MHz的宽带正交信号(2.徐媛媛等，基于AD9858的宽带正交信号产生技术的研究，现代电子技术，2007.7，总第246期，P12-14。)，但该方法没有提及双路直接数字频率合成器(AD9858)的同步，并不能保证每次加电运行时都能同步，因此产生相位差为90度的正交信号存在着不确定性，且没有提供生成捷变的双路可调相位差信号的具体实现方法。

发明内容

本发明的目的在于提供一种对双直接数字频率合成器进行同步并对直接数字频率合成器的频率控制字和相位控制字进行快速控制，产生双路任意相位差捷变信号的方法。

本发明所提供的可调相差双路捷变信号发生的方法具体步骤如下：

第一步，使用两个直接数字频率合成器，对两个直接数字频率合成器的同步时钟进行同步；将直接数字频率合成器1输出的同步时钟1和直接数字频率合成器2输出的同步时钟2送入同相检测电路，同相检测电路检测同步时钟1和同步时钟2为同相时输出高电平，检测同步时钟1和同步时钟2为不同相时输出低电平；同相检测电路输出的电平信号进入延时开关电路，延时开关电路定时检测该输入电平信号，当延时开关电路检测该输入电平信号为高电平时，参考信号直通，当延时开关电路检测该输入电平信号为低电平时，参考信号先关断再直通；经过延时开关电路的参考信号进入一分二电路，由一分二电路输出两路同相的参考信号分别至直接数字频率合成器1和直接数字频率合成器2；

第二步，直接数字频率合成器的捷变频率和相位控制及两个直接数字频率合成器输出信号的同步；PC机通过PC接口电路对参数输入电路输入的参数进行读取，读取的频率和相位差参数经过PC机处理成直接数字频率合成器的控制数据，处理后的数据再通过PC接口电路送入指定的存储器单元；本地控制电路根据外部触发信号从存储器单元读取数据，读取的时钟为外部的读写时钟，读取的数据分为频率控制字1、相位控制字1、频率控制字2和相位控制字2；频率控制字1和相位控制字1送入直接数字频率合成器1，频率控制字2和相位控制字2送入直接数字频率合成器2；送数时钟也决定于外部的读写时钟，送数完成之后再产生一个频率更新信号，该频率更新信号经过直接数字频率合成器1的同步时钟同步后输入至直接数字频率合成器1和直接数字频率合成器2，对直接数字频率合成器1和直接数字频率合成器2的寄存器数据进行更新；

第三步，双路捷变输出的相位差实现及修改，直接数字频率合成器1和直接数字频率合成器2根据送入的数据不断变化频率和相位，经过低通滤波1和低通滤波2之后输出；需要修改输出频率和相位时，重复第二步的过程实现输出频率和相位的修改。

本发明与现有技术相比，其显著的优点：(1)单片直接数字频率合成器具有双路信号输出的性能较差，因此采用了两片单路输出的高性能直接数字频率合成器，产生的输出频率可以达到400MHz；(2)高性能的直接数字频率合成器不具备同步输入，两个直接数字频率合成器的同步时钟存在不确定的相差，通过开关参考的方式进行同步时钟的自动检测和同步，保证了每次加电都能自动工作到同步状态；3)使用存储器单元和本地控制电路对输出频率和相位进行快速控制，并使用同一经过同步时钟同步过的频率更新信号进行频率更新，确保频率捷变时两直接数字频率合成器控制字同时有效，实现捷变时的相位差控制；(4)使用直接数字频率合成器，比模拟移相功分相位控制简单，控制精度高；(5)外部提供触发信号来控制两路捷变可调相位差信号的输出及相位改变，不需要每次改变相位差时通过PC机来控制，方便相位差序列的输出及使用。

附图说明

图1基于移相功分器的相差调节原理框图；

图2基于直接数字频率合成的可调相差双路输出原理框图；

图3为本发明所提供的可调相差双路捷变信号发生的方法实现的原理框图；

图4一分二电路图；

图5同相检测电路的原理图；

图6延时开关电路原理图；

图7双直接数字频率合成器时钟同步流程图；

图8射频开关与开关控制线之间的接口电路；

图9本地控制电路内部框图；

图10本地控制电路存储器读取地址累加时序图；

图11本发明产生的可调相差双路捷变信号输出波形。

具体实施方式

下面结合附图更清楚地说明本发明的特点和优点，并结合实施例对本发明的实施进行详细说明。图1、图2分别为已有技术中基于移相功分器的相差调节与基于直接数字频率合成的可调相差双路输出原理框图。前者采用频率控制器控制频率合成器输出的信号经过移相功分器后输出两路相差信号，移相功分器的相位差通过一个可调电压电路进行调节。该类方法两路输出信号的相位差与可调电压之间是非线性的，因此要进行大量的测试得出相位差与可调电压之间的关系曲线，才能实现任意相位差的调节控制。另外移相器的相移频率响应曲线波动很大，如果要实现捷变信号的任意相位差输出，频段和带宽都受到限制，并且相位误差也很大。后者通过给直接数字频率合成器送频率控制字和相位控制字，使其输出一定频率和相位差的两路信号。该方法输出频率低，输出频率范围为0.003Hz-750kHz，而且不能进行频率捷变。

图3为本发明所提供的可调相差双路捷变信号发生的方法实现的原理框图。参见图3可知：本发明所说的可调相差双路捷变信号发生的方法，其主要步骤是：

下面结合图3——图10来说明本发明的实施，图4、图5、图6分别为一分二电路、同相检测电路与延时开关电路的电路图。本发明按如下步骤进行：

第一步，使用两个直接数字频率合成器，对两个直接数字频率合成器的同步时钟进行同步。

(1)外部输入的参考信号(此处选择1GHz)通过延时开关电路和一个一分二电路生成两路同相的参考信号，两路同相的参考信号分别送至两个直接数字频率合成器；一分二电路使用一个摩托罗拉的MC10EP11差分扇出缓冲电路N1及外围辅助电阻R204-R213、电容C250-C255。如图4所示，参考信号REF和REFB差分输入MC10EP11，该芯片产生双路差分输出DDS1_CLK、DDS1_CLKB、DDS2_CLK、DDS2_CLKB，DDS1_CLK、DDS1_CLKB连接到直接数字频率合成器1的参考输入，DDS2_CLK、DDS2_CLKB连接到直接数字频率合成器2的参考输入，直接数字频率合成器选用AD公司的AD9858芯片，该直接数字频率合成器参考输入支持差分输入。

(2)如图3，对两个直接数字频率合成器的同步时钟进行同步，首先通过同相检测电路检测出是否同相，其次通过延时开关电路根据检测结果控制参考信号，当两个直接数字频率合成器的同步时钟同步之后，延时开关电路开关处于常闭状态。

同相检测电路如图5所示，该部分电路选择在FPGA中实现，FPGA选择XILINX公司的Virtex-II系列(以下所用FPGA指同一个FPGA)，直接数字频率合成器的同步时钟输出为参考信号的8分频(此处为125MHz)，同步时钟1(SYNCLK1)通过FPGA内部的数字时钟控制管理模块DCM产生8个不同相位的时钟，8个不同相位的时钟分别作为8个D触发器D201A-D201H的时钟，同步时钟2(SYNCLK2)作为8个D触发器的数据输入，8个D触发器的输出经与门D301相与之后输出，当同步时钟1和同步时钟2同相时输出高电平，当同步时钟1和同步时钟2不同相时输出低电平。

同相检测电路的输出进入延时开关电路，该电路如图6所示，虚线框内包括一个定时器产生脉冲信号(此脉冲宽度10uS，周期100uS)、一个2选1电路以及一个触发器在FPGA中实现，定时器脉冲信号用来定时检测同相检测电路输出电平，当检测同相检测电路输出的电平为高时，2选1输出一个低电平，参考信号开关处于常闭状态，当检测同相检测电路输出的电平为低时，2选1输出一个脉冲信号(同检测用脉冲信号)，对参考信号执行一次闪断操作，及10uS的关断后再进入闭合状态，两个直接数字频率合成器的输出同步时钟信号会复位一次，此时如果两个同步时钟同相了，下一次检测同相检测电路输出应为高电平，参考信号开关进入常闭状态，如果两个同步时钟仍然不同步，下一次检测同相检测电路输出应为低电平，则2选1仍选择输出脉冲信号，直至两个直接数字频率合成器的同步时钟同相进入稳定状态，具体流程如图7所示。图6中还包括一个射频开关N401，串联在参考信号通路中，射频开关选用SKYWORKS公司的AS130-73高隔离GaAs单刀单掷开关，该开关和开关控制信号PULSE之间的接口电路如图8所示，开关信号PULSE经过与门D601D进行电平转换后控制模拟开关N600的四个部分，其中常开开关N600A和常闭开关N600C为一组，常开开关N600B和常闭开关N600D为一组，当PULSE信号为低时PULSE_V1输出-5V，PULSE_V2输出0V，当PULSE信号为高时PULSE_V1输出0V，PULSE_V2输出-5V。

第二步，直接数字频率合成器的捷变频率和相位控制及两个直接数字频率合成器输出信号的同步。

(1)PC机通过PC接口电路对参数输入电路输入的参数进行处理；参数输入电路为通用的键盘处理芯片，此处选用TMP82C79，具体使用参照芯片资料；PC接口电路主要是对PC机的地址信号进行译码，控制硬件的不同端口；PC机对参数的处理过程包括参数转换的计算和数据存储。

参数转换的计算通过编程进行计算，本实施例选用的AD9858频率控制字为32位，相位控制字为14位，选用的参考信号频率为1GHz，根据公式：频率控制字＝(输出频率×2³²)/参考信号频率，软件计算出频率控制字，相位差的计算首先确定其中一个直接数字频率合成器的相位控制字为相位控制字1，则根据公式：相位控制字2＝(相位差/360°)×2¹⁴-相位控制字1，其中相位差为有符号数，表示输出信号1和输出信号2相位差的延迟或者提前；

数据的存储，存储器单元选择ISSI公司的IS61LV51216异步静态存储器，16位数据总线，地址个数为2¹⁹，直接存储计算后的频率控制字和相位控制字数据。存储器地址定义为6n+m(其中n＝0、1、2......(2¹⁹-m)/6，m＝0、1、2、3、4、5)，n表示设置的输出相位差序列，0为第一个，1为第二个，以此类推；m对应每个相位差序列数据的不同内容，m为0表示存储频率控制字1的低16位，m为1表示存储频率控制字1的高16位，m为2表示存储相位控制字1，m为3表示存储频率控制字2的低16位，m为4表示存储频率控制字2的高16位，m为5表示存储相位控制字2；PC机根据n和m的值决定存储到存储器单元相应的地址。

(2)本地控制电路根据触发信号、读写时钟和存储时对存储器地址和相应数据的定义从存储器单元读取捷变相位差序列数据，读取后的数据分别送入直接数字频率合成器1和直接数字频率合成器2，送完一组数据之后再送一个频率更新信号，完成一组数据及一个频率相位差序列的控制。本地控制电路选择在FPGA中实现。如图9所示：

本地控制电路中触发信号作为存储器地址定义6n+m中n的累加时钟，每一次触发n加1，即读取存储器中的下一个序列数据，读写时钟作为m的累加时钟，每一次触发会产生6个连续的脉冲，通过n累加和m累加时钟产生存储器地址读取相应的内容，时序图如图10所示；

读取的数据分为频率控制字1、相位控制字1、频率控制字2和相位控制字2；频率控制字1和相位控制字1送入直接数字频率合成器1，频率控制字2和相位控制字2送入直接数字频率合成器2；直接数字频率合成器AD9858具有并口输入功能，直接使用并口把数据送入直接数字频率合成器相应的寄存器。

(3)数据送入直接数字频率合成器之后，需要再送一个频率更新信号至直接数字频率合成器，寄存器中的数据才能生效。频率更新信号需要在送完数之后产生，两个直接数字频率合成器使用同一个频率更新信号，而且该信号需要先经过直接数字频率合成器1的同步时钟同步后再输入至直接数字频率合成器1和直接数字频率合成器2，这样才能保证输出信号是同步发生捷变的。

第三步，双路捷变输出的相位差实现及修改。直接数字频率合成器1和直接数字频率合成器2根据送入的数据不断变化频率和相位差，根据参数输入电路的设置，可以是输出频率根据序列捷变，也可以是输出相位差根据序列捷变，也可以是输出频率和输出相位差都发生捷变，如图11所示。直接数字频率合成器的输出经过低通滤波1和低通滤波2之后输出至应用；需要重新设定输出频率和相位差时，重复第二步的过程实现双路输出频率和相位差的更改。图11为采用本发明所提供的可调相差双路捷变信号发生的方法产生的可调相差双路捷变信号的输出波形。

Claims

1.一种可调相差双路捷变信号发生的方法，其特征是采用如下步骤：

第一步，使用两个直接数字频率合成器，对两个直接数字频率合成器的同步时钟进行同步；将直接数字频率合成器1输出的同步时钟1和直接数字频率合成器2输出的同步时钟2送入同相检测电路，同相检测电路检测同步时钟1和同步时钟2为同相时输出高电平，检测同步时钟1和同步时钟2为不同相时输出低电平；同相检测电路输出的电平信号进入延时开关电路，延时开关电路定时检测该同相检测电路输出的电平信号，当延时开关电路检测该同相检测电路输出的电平信号为高电平时，参考信号直通，当延时开关电路检测该同相检测电路输出的电平信号为低电平时，参考信号先关断再直通；经过延时开关电路的参考信号进入一分二电路，由一分二电路输出两路同相的参考信号分别至直接数字频率合成器1和直接数字频率合成器2；

第二步，控制直接数字频率合成器的捷变频率和相位及两个直接数字频率合成器输出的信号同步；PC机通过PC接口电路对参数输入电路输入的参数进行读取，读取的频率和相位差参数经过PC机处理成直接数字频率合成器的控制数据，处理后的数据再通过PC接口电路送入指定的存储器单元；本地控制电路根据外部触发信号从存储器单元读取数据，读取的时钟为外部的读写时钟，读取的数据分为频率控制字1、相位控制字1、频率控制字2和相位控制字2；频率控制字1和相位控制字1送入直接数字频率合成器1，频率控制字2和相位控制字2送入直接数字频率合成器2；送数时钟也决定于外部的读写时钟，送数完成之后再产生一个频率更新信号，该频率更新信号经过直接数字频率合成器1的同步时钟同步后输入至直接数字频率合成器1和直接数字频率合成器2，对直接数字频率合成器1和直接数字频率合成器2的寄存器数据进行更新；

第三步，双路捷变可调相位差信号的输出及修改，直接数字频率合成器1和直接数字频率合成器2根据送入的数据不断变化频率和相位，经过低通滤波1和低通滤波2之后输出；需要修改输出频率和相位时，重复第二步的过程实现输出频率和相位的修改。