CN101673771A - 电容性元件 - Google Patents

电容性元件 Download PDF

Info

Publication number
CN101673771A
CN101673771A CN200910171785A CN200910171785A CN101673771A CN 101673771 A CN101673771 A CN 101673771A CN 200910171785 A CN200910171785 A CN 200910171785A CN 200910171785 A CN200910171785 A CN 200910171785A CN 101673771 A CN101673771 A CN 101673771A
Authority
CN
China
Prior art keywords
electrode
layer
specific capacitance
capacitive element
capacitance element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910171785A
Other languages
English (en)
Other versions
CN101673771B (zh
Inventor
北村健
矢野元康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101673771A publication Critical patent/CN101673771A/zh
Application granted granted Critical
Publication of CN101673771B publication Critical patent/CN101673771B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了电容性元件，包括：形成在衬底上的第一电极；以及第二电极，所述第二电极被设置为在第一电极和第二电极之间夹有电介质，并且沿着衬底的表面在四个侧面上包围第一电极。

Description

电容性元件
技术领域
本发明涉及采用形成在衬底上的布线作为电极的电容性元件(capacitative element)。
背景技术
在半导体集成电路中，以多种方式来设计采用形成在半导体衬底上的布线作为电极的电容性元件。例如，在日本专利早期公开No.Sho 64-084616(下文中称为专利文献1)中公开的电容性元件具有这样一种结构，其中第一电极和第二电极分别被形成为下凹梳状的形状，并且第一电极中具有各个下凹梳状部分(这些部分通过电介质彼此啮合)的多个层被层叠。在该电容性元件中，电极结构以这样的方式反转，该方式使得第一电极和第二电极在上层和下层中彼此面对。
另外，日本专利早期公开No.2000-252428(下文中称为专利文献2)公开了一种电容性元件，该元件的构造方式使得第一电极和第二电极交替地部署在第一层中，且第一电极和第二电极交替地部署在第二层中以便与第一层中的第一电极和第二电极交叉，并且该图案被重复形成。在这种情况下，第一和第二层中的第一电极以及第一和第二层中的第二电极分别通过过孔彼此相连。
另外，美国专利No.6,690,570(下文中称为专利文献3)公开了一种电容性元件，该元件的构造方式使得在第一层和第二层的每一个中，第一电极和第二电极被交替部署在相同方向上，并且在第三层和第四层的每一个中，第一电极和第二电极被交替部署在相同方向上，该方向与第一层和第二层的每一个中的第一电极和第二电极的部署方向垂直相交。在这种情况下，第一至第四层中的第一电极和第一至第四层中的第二电极分别通过过孔彼此相连。
另外，日本专利申请No.2005-108874(下文中称为专利文献4)公开了一种电容性元件，该元件具有一个电极被另一个电极屏蔽(shield)的功能。在该电容性元件中，具有下凹梳状形状的第一电极和具有另一下凹梳状形状的第二电极通过第一层中的电介质彼此啮合，并且具有下凹梳状形状的第一电极在外部的三个侧面上被具有另一下凹梳状形状的第二电极所包围。
上述任何一种电容性元件都具有这样一种结构，该结构使得在采用布线的同时充分获得了每单位面积的电容。
发明内容
然而，在专利文献1、2和3中公开的电容性元件中的每一种具有这样的结构，即外部电容性耦合很容易被加到电容性元件的两个电极上。外部电容性耦合对模拟电路的特性产生了不好的影响。另外，在专利文献4中描述的电容性元件的情况下，尽管屏蔽结构是由外部第二电极形成的，但是第二电极的下凹梳状部分在某一层中彼此相邻，因而每单位面积的电容丢失。
为了解决上述问题做出了本发明，因此，希望提供一种能够充分地获得每单位面积的电容、同时抑制外部电容性耦合的电容性元件。
为了达到上述要求，根据本发明的一个实施例，提供了一种电容性元件，包括：形成在衬底上的第一电极；以及第二电极，所述第二电极被设置为在第一电极和第二电极之间夹有电介质，并且沿着衬底的表面在四个侧面上包围第一电极。
根据本发明的实施例，在组成电容性元件的第一电极和第二电极中，第二电极被形成为在四个侧面上包围第一电极。因此，基于由第二电极提供的屏蔽效应，可以抑制外部电容性耦合。
另外，在本发明的实施例中，一个单位电容性元件包括第一电极和第二电极，并且多个单位电容性元件沿着衬底的表面彼此相连，从而构造了一个单位电容性元件层。而且，多个单位电容性元件层在垂直于衬底的表面的方向上层叠。
结果，可以充分地获得每单位面积的电容，同时产生由第二电极提供的屏蔽效应。
另外，根据本发明，位于单位电容性元件层内部的第二电极的一部分和第一电极沿着衬底的表面在四个侧面上被第二电极的最外侧部分所包围。另外，与第二电极导通的屏蔽电极被形成在单位电容性元件层的最上层和最下层中的至少一个上。
结果，可以进一步增强由第二电极提供的屏蔽效应。
如前所述，根据本发明，可以提供这样一种电容性元件，该元件在采用形成在衬底上的布线作为电容性元件的电极时，能够充分地获得每单位面积的电容，同时抑制外部电容性耦合。
附图说明
图1A至1C分别是示出本发明的电容性元件的单位电容性元件的结构的示意性透视图；
图2A至2C分别是示出通过将图1A至1C中所示的单位电容性元件彼此组合而获得的电容性元件层的结构的顶视图；
图3是示出通过在图2A中所示的作为第一层的单位电容性元件层之上堆叠图2B中所示的作为第二层的单位电容性元件层所构造的电容性元件的顶视图；
图4是示出采样-保持电路的配置的电路图；
图5是说明图4中所示的采样-保持电路的操作的定时图；
图6是示出根据本发明第一实施例的电容性元件的结构的透视图；
图7A至7C分别是示出第一实施例的电容性元件的第一层的电容性元件层、第二层的电容性元件层和第三层的电容性元件层的结构的顶视图；
图8是示出根据本发明第二实施例的电容性元件的结构的透视图；
图9A至9C分别是示出第二实施例的电容性元件的第一层的电容性元件层、第二层的电容性元件层和第三层的电容性元件层的结构的顶视图；
图10是示出根据本发明第三实施例的电容性元件的结构的透视图；
图11A至11C分别是示出第三实施例的电容性元件的第一层的电容性元件层、第二层的电容性元件层和第三层的电容性元件层的结构的顶视图；
图12是示出根据本发明第四实施例的电容性元件的结构的透视图；
图13A至13C分别是示出第四实施例的电容性元件的第一层的电容性元件层、第二层的电容性元件层和第三层的电容性元件层的结构的顶视图；
图14是示出根据本发明第五实施例的电容性元件的结构的透视图；
图15A至15C分别是示出第五实施例的电容性元件的第一层的电容性元件层、第二层的电容性元件层和第三层的电容性元件层的结构的顶视图；
图16是示出根据本发明第六实施例的电容性元件的结构的透视图；
图17A至17E分别是示出第六实施例的第一层的屏蔽电极、第二层的电容性元件层、第三层的电容性元件层、第四层的电容性元件层和第五层的电容性元件的屏蔽电极的结构的顶视图。
具体实施方式
下面将参考附图详细描述本发明的优选实施例。
单位电容性元件的结构
图1A至1C分别是示出本发明的电容性元件的第一至第三示例的单位电容性元件的结构的示意性透视图。本发明的电容性元件采用了在半导体衬底(作为衬底示例)上形成的布线来作为其电极，并且被分层构造，每层中都形成有布线。
单位电容性元件具有这样一种结构，其中电介质被插入在各自利用布线形成的第一电极10和第二电极20之间。如图1A至1C中的每一幅所示，单位电容性元件包括第一电极10和第二电极20。在这种情况下，第二电极20被设置为通过电介质面向第一电极10，并且沿着半导体衬底的表面在所有四个侧面上包围第一电极10。这里，尽管未示出电介质，但是在第一电极10和第二电极20之间设置了电介质。
本发明的电容性元件采用了这样一种结构，即在半导体衬底上形成的布线层中，第二电极20在所有四个侧面上包围第一电极10。只有利用该单位电容性元件的结构，第一电极10才被第二电极20屏蔽，并且因而外部的电容性耦合才很难被加到第一电极10上。另外，第一电极10可以具有任意形状，只要第一电极10在所有四个侧面上被第二电极20包围即可。
图2A至2C分别是示出通过分别按不同方式将图1A至1C中所示的单位电容性元件彼此组合而获得的第一至第三示例的电容性元件层的结构的顶视图。
图2A中所示第一示例的单位电容性元件层具有这样一种结构，即多个单位电容性元件(每个如图1A中所示)沿着半导体衬底的表面彼此相连。在这种情况下，每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。在图2A中所示第一示例的单位电容性元件层的情况下，五个单位电容性元件横向彼此相连。另外，每个单位电容性元件的第一电极10在所有四个侧面上被与第一电极10一同组成相应的一个单位电容性元件的第二电极20的相应部分所包围。另外，就通过彼此相连五个单位电容性元件(每个如图1A所示)而构造的整个单位电容性元件层而言，五个第一电极10和第二电极20中位于整个单位电容性元件层内部的四个部分在所有四个侧面上被第二电极20的最外侧部分所包围。
图2B中所示第二示例的单位电容性元件层具有这样一种结构，即多个单位电容性元件(每个如图1A中所示)沿着半导体衬底的表面彼此相连，另外图1B中所示的单位电容性元件在与多个单位电容性元件(每个如图1A所示)的部署方向垂直相交的方向上连接到该多个单位电容性元件(每个如图1A所示)。具体而言，在图2B中所示第二示例的单位电容性元件层中，六个单位电容性元件彼此相连。在这种情况下，在六个单位电容性元件中，五个单位电容性元件在与图2A中所示的第一层相同的方向上彼此相连，但是另有一个单位电容性元件在与这五个单位电容性元件的部署方向垂直相交的方向上连接到这五个单位电容性元件的一端。在与这五个单位电容性元件的部署方向垂直相交的方向上相连的一个单位电容性元件的第一电极10被用于构造两端子电容性元件。这将稍后描述。
同样在图2B中所示的单位电容性元件层的情况下，每个单位电容性元件的第一电极10在所有四个侧面上被与第一电极10一同组成相应的一个单位电容性元件的第二电极20的相应部分所包围。另外，就通过彼此相连六个单位电容性元件而构造的整个单位电容性元件层而言，六个第一电极10和第二电极20中位于整个单位电容性元件层内部的五个部分在所有四个侧面上被第二电极20的最外侧部分所包围。
图2C中所示的单位电容性元件层具有与图2A中所示第一层中的单位电容性元件层相同的结构。然而，在这种情况下，图2C中所示五个单位电容性元件的第一电极10的部署方向与图2A中所示五个单位电容性元件的第一电极10的部署方向垂直相交。
在图2A至2C所示的每个单位电容性元件中，由于作为第一电极10和第二电极20的相应部分之间的间隔的布线宽度“d”较窄，因此获得了高电容。另外，由于每个第一电极10的圆周长度较长，因此获得了高电容。这一结构提供了与现有技术中相同的效果，利用该结构，细长布线在采用布线的电容性元件中彼此平行地布置。因而，可以增大每单位面积的电容。当然，被第二电极20的相应部分包围的第一电极10被第二电极20的相应部分屏蔽。
注意，这里例示了单位电容性元件层的三种结构。然而，可以采用这样一种结构，其中多个单位电容性元件沿着半导体衬底的表面以矩阵形式彼此相连，或者也可以采用任何其他合适的组合来作为该结构。另外，电容性元件层可以以仅仅单层(其中每一层是单位电容性元件层)的形式来构造，或者电容性元件层可以通过在垂直于半导体衬底的表面的方向上层叠多个单位电容性元件层来构造。
使用了多个图2A至2C中所示的单位电容性元件层在垂直于半导体衬底的表面的方向上被层叠的多层结构，从而构造了一种电容性元件，其中第一电极中的每一个被第二电极的相应部分屏蔽。
当使用多层结构时，其中第一和第二层的第一电极彼此重叠的部分与其中第一和第二层的第二电极彼此重叠的部分分别通过过孔彼此相连。结果，获得了这样一种电容性元件，其中第二层布线和第一层布线被短路，并且第一电极10中的每一个被第二电极20的相应部分所覆盖。
就此而言，当图2B中所示的单位电容性元件层被用作第二层的单位电容性元件层时，分别从被部署为彼此垂直相交的单位电容性元件中抽取出共同的一个端子，从而使得可以容易地构造两端子电容性元件。
图3是示出这样一种状态的顶视图，其中图2B中所示的单位电容性元件层(作为第二层)被堆叠在图2A中所示的单位电容性元件层(作为第一层)之上。如图3所示，单位电容性元件的集合以及多个单位电容性元件层通过过孔(每个在图3中由标记×指示)被短路，从而使得可以形成这样一种两端子电容性元件，其中第一电极10中的每一个被第二电极20的相应部分屏蔽。
另外，本实施例的该电容性元件层采用了这样一种结构，即第一电极10和第二电极20被必然地、交替地部署在同一层内，并且因而相同电极并不彼此相邻地部署。因此，与现有电容性元件的结构的情况(其中在外围部分中，相同电极彼此相邻地部署)相比，可以增大每单位面积的电容。
这里，将描述屏蔽功能的效果。为了在以CMOS(互补金属氧化物半导体)工艺获得的模拟电路中实现模数转换器、数模转换器、滤波器电路等，在某些情况下采用了采样-保持电路。接着，现在将描述当本发明的电容性元件被应用于简单的采样-保持电路时的效果。
图4是示出采样-保持电路的配置的电路图。采样-保持电路由三个开关S1、S2和S3控制。开关S1的一个端子(反相输入端子)连接到运算放大器A1的一个端子和电容性元件C1的一个端子中的每一个，并且开关S1的另一个端子连接到运算放大器A1的输出端子和开关S3的另一个端子中的每一个。
开关S2的一个端子连接到Vin，并且开关S2的另一个端子连接到电容性元件C1的另一个端子和开关S3的一个端子中的每一个。运算放大器A1的正(+)端子(非反相输入端子)连接到参考电压Vref。
接下来，将描述图4中所示的采样-保持电路的两种工作状态。其中开关S1和S2中的每一个处于ON(接通)状态并且开关S3处于OFF(关断)状态的工作状态是采样模式。在采样模式中，运算放大器A1工作在缓冲器状态中，因此Vout＝Vb≈Vref(其中Vb是节点B处的电压)并且Vin＝Va的关系成立。此时，电容性元件C1被充电以电荷量{(电容性元件C1的电容)×(Vin-Vref)}。
其中开关S1和S2中的每一个处于OFF状态并且开关S3处于ON状态的工作状态为保持模式。在保持模式中，关系Vb≈Vref成立，因为节点B在通过电容性元件C1对运算放大器A1进行负反馈的状态中被虚拟接地。
当从开关S1、S2和S3生成的电荷被忽视时，关系Va＝Vout＝Vin成立，因为累积在电容性元件C1中的电荷被保留。当信号线DX被布线在图3中所示的采样-保持电路附近时，在节点A和信号线DX之间发生寄生电容Cpa。另外，在节点B和信号线DX之间发生寄生电容Cpb。
当信号Vin、VDX等以如图5的定时图所示的方式被输入时，图4中所示的采样-保持电路在从t0到t1的时间段内变为采样模式，并且在t1时和t1之后变为保持状态。另外，在从t1到t2的时间段内，关系Vout＝Vin成立。
下面将描述当图4中所示的采样-保持电路处于保持状态时、在布线DX的电压VDX在t2定时从0V改变到Vd的情况下的电路操作。当布线DX的电压VDX从0改变到Vd时，(Cpa×Vd)的电荷量通过寄生电容Cpa被传送到节点A。(Cpa×Vd)的电荷量是通过运算放大器A1的输出端子提供的，因为在节点A和运算放大器A1的输出端子之间产生短路。因此，即使当寄生电容Cpa寄生在节点A上时，采样-保持电路的输出值Vout也保持在Vin。
另外，当布线DX的电压VDX从0V改变到Vd时，(Cpb×Vd)的电荷量通过寄生电容Cpb被传送到节点B。此时，(Cpb×Vd)的电荷量被原样保持，因为电荷无论如何都不会提供到节点B。结果，电容性元件C1中的电荷量变为{(C1的电容)×(Vin-Vref)+Cpb×Vd}，并且因而输出电压Vout变为(Vin+Cpb×Vd/C1)。这表示在当图4中所示的采样-保持电路处于保持状态时信号DX的电压VDX改变的情况下，发生(Cpb×Vd/C1)的误差。
由于当本发明被应用于电容性元件C1时寄生电容Cpb很难发生，因此关系Vout≈Vin成立，并且因而输出了来自原始电路特性的电压。当使用现有的电容性元件时，需要采取某一种类的措施以减小该误差。因此，采取措施以应对误差电压导致芯片面积的增大。本实施例的电容性元件被用在以上述方式利用采样和保持的电路中，这使得可以获得改善模拟电路的特性和减小芯片面积的效果。
第一实施例
图6是示出根据本发明第一实施例的电容性元件的结构的透视图，并且图7A至7C分别是第一实施例的电容性元件的第一至第三层的顶视图。具体而言，图7A示出了第一实施例的电容性元件的第一层的结构，图7B示出了第一实施例的电容性元件的第二层的结构，图7C示出了第一实施例的电容性元件的第三层的结构。如图7A至7C所示，第一层中第一电极10中的每一个具有细长的杆状形状，并且第二电极20被形成为包围第一电极10。这一结构提供了这样的单位电容性元件层，其中多个单位电容性元件(每个如图1A至1C中的任一个所示)沿着半导体衬底(未示出)的表面彼此相连。
在图7A所示的第一层的结构中，五个单位电容性元件横向彼此相连，并且每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。因而，获得了这样一种结构，其中与外部布线的电容性耦合很难被加到第一电极10中的每一个上。
具有以下结构的单位电容性元件层被设在第二层中：与各个单位电容性元件的五个第一电极10中的每一个垂直相交的单位电容性元件的第一电极10与第一层类似地被设在单位电容性元件层的末端部分(endportion)中。图7B所示第二层中的结构具有六个单位电容性元件，其中五个单位电容性元件具有设在与第一层相同的方向上的各个第一电极10，并且另一个单位电容性元件具有设在与那五个单位电容性元件的五个第一电极的部署方向垂直相交的方向上的第一电极10。另外，在一些部分(每个部分在图7A和7B中由标记×指示)中分别设有过孔，在这些部分中，当从垂直于衬底表面的方向看时，第一和第二层的第一电极10彼此重叠，并且第一和第二层的第二电极20彼此重叠。结果，第一和第二层的第一电极以及第一和第二层的第二电极各自变为导通状态。
图7C中所示的第三层具有与图7A中所示的第一层相同的结构。也就是说，其中具有被第二电极20的相应部分所包围的各个第一电极10的多个单位电容性元件横向彼此相连的单位电容性元件层被设在第三层中。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。
在图7C所示第三层的结构中，五个单位电容性元件横向彼此相连，并且每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。因而，获得了这样一种结构，其中与外部布线的电容性耦合很难被加到第一电极10中的每一个上。
在一些部分中分别设有过孔，在这些部分中，当从垂直于衬底表面的方向看时，第二和第三层的第一电极10彼此重叠，并且第二和第三层的第二电极20彼此重叠。结果，第二和第三层的第一电极以及第二和第三层的第二电极各自变为导通状态。
在第一实施例中，电容器由同一层内的第一电极10和第二电极20组成。另外，设置了过孔，通过这些过孔每一相邻的两层的第一电极和每一相邻的两层的第二电极彼此相连，从而在第一电极10的每个过孔和第二电极20的每个过孔之间也构造了电容器。结果，可以增大每单位面积的电容。
应当注意，尽管第一实施例采用了这样的结构，即第一电极中的每一个在所有四个侧面上被第二电极的相应部分所包围，但是只要采用该结构，则获得第一电极中的每一个与外部之间的导通是不可能的。为了应对该问题，在作为第二层的最外侧圆周的第二电极20的一部分中设置缝隙21，以便将在所有四个侧面上被第二电极20的相应部分所包围的第一电极10中的每一个连接到外部。另外，通过缝隙21设置了到第一电极10中的相应一个的连接端子11。结果，构造了这样一种电容性元件，其具有连接端子11和包围外圆周的第二电极20的最外侧部分这两个端子，并且被第二电极20屏蔽。
第二实施例
图8是示出根据本发明第二实施例的电容性元件的结构的透视图，并且图9A至9C分别是第二实施例的电容性元件的第一至第三层的顶视图。具体而言，图9A示出了第二实施例的电容性元件的第一层的结构，图9B示出了第二实施例的电容性元件的第二层的结构，图9C示出了第二实施例的电容性元件的第三层的结构。如图9A至9C所示，第一层中第一电极10中的每一个具有细长的杆状形状，并且第二电极20被形成为包围第一电极10。这一结构提供了这样的单位电容性元件层，其中多个单位电容性元件(每个如图1A至1C中的任一个所示)沿着半导体衬底(未示出)的表面彼此相连。
在图9A所示的第一层的结构中，五个单位电容性元件横向彼此相连，并且每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。因而，获得了这样一种结构，其中与外部布线的电容性耦合很难被加到第一电极10中的每一个上。
图9B中所示的第二层的单位电容性元件层具有与图9A中所示的第一层的单位电容性元件层相同的结构。然而，第二层的单位电容性元件层的第一电极10中的每一个被部署在与第一层的单位电容性元件层的第一电极10的部署方向垂直相交的方向上。在图9B所示的第二层的结构中，每两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。因而，获得了这样一种结构，其中与外部布线的电容性耦合很难被加到第一电极10中的每一个上。
图9C中所示的第三层的结构具有与第一层的结构相同的形状。结果，第三层中各自在所有四个侧面上被第二电极20的相应部分所包围的第一电极10被布置在与第二层中的第一电极10垂直相交的方向上。在图9C所示的第三层的结构中，五个单位电容性元件横向彼此相连，并且每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。因而，获得了这样一种结构，其中与外部布线的电容性耦合很难被加到第一电极10中的每一个上。
对于第一至第三层，在一些部分(每个在图9A和9B中由标记×指示)中分别设置了过孔，在这些部分中，当从垂直于衬底表面的方向看时，第一和第二层的第一电极10彼此重叠，并且第一和第二层的第二电极20彼此重叠。另外，在一些部分中分别设置了过孔，在这些部分中，当从垂直于衬底表面的方向看时，第二和第三层的第一电极10彼此重叠，并且第二和第三层的第二电极20彼此重叠。在第二实施例中，电容器由同一层内的第一电极10和第二电极20组成。另外，设置了过孔，通过这些过孔每一相邻的两层的第一电极和每一相邻的两层的第二电极分别彼此相连，从而在第一电极10的每个过孔和第二电极20的每个过孔之间也构造了电容器。结果，可以增大每单位面积的电容。
应当注意，尽管第二实施例采用了这样的结构，即第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围，但是只要采用该结构，则获得第一电极中的每一个与外部之间的导通是不可能的。为了应对该问题，在作为第二层的最外侧圆周的第二电极20的一部分中设置缝隙21，以便将在所有四个侧面上被第二电极20的相应部分所包围的第一电极10中的每一个连接到外部。另外，通过缝隙21设置了到第一电极10中的相应一个的连接端子11。
在第二实施例的电容性元件中，使得第二层中第一电极10的部署方向与第一和第三层中第一电极10的部署方向垂直相交。另外，第一和第二层的第一电极10以及第一和第二层的第二电极通过第一电极中的过孔和第二电极中的过孔各自变为导通状态。由于第二电极20的一部分和第一电极10完全以矩阵形式部署，因此获得了这样一种结构，利用该结构，与第一实施例的电容性元件的情况相比可以减小寄生电容。
第三实施例
图10是示出根据第三实施例的电容性元件的结构的透视图，并且图11A至11C分别是第三实施例的电容性元件的第一至第三层的顶视图。具体而言，图11A示出了第三实施例的电容性元件的第一层的结构，图11B示出了第三实施例的电容性元件的第二层的结构，图11C示出了第三实施例的电容性元件的第三层的结构。如图11A至11C所示，第一层中第一电极10中的每一个具有细长的杆状形状，并且第二电极20被形成为包围第一电极10。这一结构提供了这样的单位电容性元件层，其中多个单位电容性元件(每个如图1A至1C中的任一个所示)沿着半导体衬底(未示出)的表面彼此相连。
在图11A所示的第一层的结构中，八个单位电容性元件横向彼此相连，并且每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。因而，获得了这样一种结构，其中与外部布线的电容性耦合很难被加到第一电极10中的每一个上。
具有以下结构的单位电容性元件层被设在第二层中：各自具有与第一层中的单位电容性元件的第一电极10中的每一个垂直相交的第一电极10的多个单位电容性元件与第一层类似地被设在单位电容性元件层的末端部分中。在图11B所示的第二层的结构中，具有与在和第一层中相同方向部署的第一电极10垂直相交的各个第一电极10的单位电容性元件被以与第一层中相同的方向部署，且每两个第一电极10中部署一个。
图11C中所示的第三层具有与图11A中所示的第一层相同的结构。也就是说，其中具有各个第一电极10(每个第一电极10在所有四个侧面上被第二电极20所包围)的多个单位电容性元件横向彼此相连的单位电容性元件层被设在第三层中。在图11C所示的第三层的结构中，八个单位电容性元件横向彼此相连，并且每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。
对于第一至第三层，在一些部分(每个在图11A和11B中由标记×指示)中分别设置了过孔，在这些部分中，当从垂直于衬底表面的方向看时，每一相邻的两层的第一电极10彼此重叠，并且每一相邻的两层的第二电极20的一部分彼此重叠。在第三实施例中，电容器由同一层内的第一电极10和第二电极20组成。另外，设置了过孔，通过这些过孔每一相邻的两层的第一电极和每一相邻的两层的第二电极的一部分分别彼此相连，从而在第一电极10的每个过孔和第二电极20的每个过孔之间也构造了电容器。结果，可以增大每单位面积的电容。
另外，在图11B所示的第二层中，为了外部连接到第一电极10，在设在第二层内的单位电容性元件层的末端部分中的各个单位电容性元件中，设置了缝隙21以便分别对应于这些单位电容性元件。另外，通过缝隙21分别设置了到第一电极10的连接端子11。由于在第三实施例中，在第二层内的电容性元件层的末端部分中设置了四个单位电容性元件，因此提供了四个缝隙21和四个连接端子11，以便分别对应于设在其末端部分中的四个单位电容性元件。结果，可以构造具有四个连接端子11并且第二电极20的最外侧部分包围外圆周的多端子电容性元件。在第三实施例中，可以构造这样一种电容性元件，其中无论多端子类型如何，第一电极10都被第二电极20屏蔽。
第四实施例
图12是示出根据第四实施例的电容性元件的结构的透视图，并且图13A至13C分别是第四实施例的电容性元件的第一至第三层的顶视图。具体而言，图13A示出了第四实施例的电容性元件的第一层的结构，图13B示出了第四实施例的电容性元件的第二层的结构，图13C示出了第四实施例的电容性元件的第三层的结构。如图13A至13C所示，第一层中第一电极10中的每一个具有细长的杆状形状，并且第二电极20被形成为包围第一电极10。这一结构提供了这样的单位电容性元件层，其中多个单位电容性元件(每个如图1A至1C中的任一个所示)沿着半导体衬底(未示出)的表面彼此相连。
在图13A所示的第一层的结构中，八个单位电容性元件横向彼此相连，并且每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。因而，获得了这样一种结构，其中与外部布线的电容性耦合很难被加到第一电极10中的每一个上。
图13B中所示的第二层被构造为这样一种单位电容性元件层的形式，其中第一电极10被部署在与第一层中第一电极10的部署方向垂直相交的方向上，并且多个单位电容性元件(每个由第一电极10和在所有四个侧面上包围第一电极10的第二电极20组成)以矩阵形式彼此相连。在图13B所示的第二层的结构中，第二层的八个第一电极10(每个第一电极10与第一层的两个第一电极10导通)被沿着第一层的第一电极10的延伸方向设置。也就是说，四个第一电极10被部署在图中的横向方向上，并且八个第一电极10被部署在图中的纵向方向上。另外，第二电极20被设置为总地包围这三十二个第一电极10。
图13C中所示的第三层具有与图13A中所示的第一层相同的结构。也就是说，其中具有各个第一电极10(每个第一电极10在所有四个侧面上被第二电极20所包围)的多个单位电容性元件横向彼此相连的单位电容性元件层被设在第三层中。在图13C所示的第三层的结构中，八个单位电容性元件横向彼此相连，并且每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。
对于第一至第三层，在一些部分(每个在图13A和13B中由标记×指示)中分别设置了过孔，在这些部分中，当从垂直于衬底表面的方向看时，每一相邻的两层的第一电极10彼此重叠，并且每一相邻的两层的第二电极20的一部分彼此重叠。在第四实施例中，电容器由同一层内的第一电极10和第二电极20组成。另外，设置了过孔，通过这些过孔每一相邻的两层的第一电极和每一相邻的两层的第二电极的一部分分别彼此相连，从而在第一电极10的每个过孔和第二电极20的每个过孔之间也构造了电容器。结果，可以增大每单位面积的电容。
另外，在图13B所示的第二层中，为了外部连接到第一电极10，在设在第二层内的单位电容性元件层的末端部分中的各个单位电容性元件中，设置了缝隙21以便分别对应于这些单位电容性元件。另外，通过缝隙21分别设置了到第一电极10的连接端子11。由于在第四实施例中，在第二层内的电容性元件层的末端部分中设置了四个单位电容性元件，因此提供了四个缝隙21和四个连接端子11，以便分别对应于设在其末端部分中的四个单位电容性元件。结果，可以构造具有四个连接端子11并且第二电极20的最外侧部分包围外圆周的多端子电容性元件。在第四实施例中，可以构造这样一种电容性元件，其中无论多端子类型如何，第一电极10都被第二电极20屏蔽。
在第四实施例的电容性元件中，使得第二层中第一电极10的部署方向与第一和第三层中第一电极10的部署方向垂直相交，并且因而第二层的第一电极10被部署成矩阵形式，从而与第三实施例的电容性元件的情况下相比可以减小寄生电容。
第五实施例
图14是示出根据第五实施例的电容性元件的结构的透视图，并且图15A至15C分别是第五实施例的电容性元件的第一至第三层的顶视图。具体而言，图15A示出了第五实施例的电容性元件的第一层的结构，图15B示出了第五实施例的电容性元件的第二层的结构，图15C示出了第五实施例的电容性元件的第三层的结构。如图15A至15C所示，第一层中第一电极10中的每一个具有细长的杆状形状，并且第二电极20被形成为包围第一电极10。这一结构提供了这样的单位电容性元件层，其中多个单位电容性元件(每个如图1A至1C中的任一个所示)沿着半导体衬底(未示出)的表面彼此相连。
在图15A所示的第一层的结构中，五个单位电容性元件横向彼此相连，并且每一相邻的两个单位电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。因而，获得了这样一种结构，其中与外部布线的电容性耦合很难被加到第一电极10中的每一个上。
在图15B所示的第二层的结构中，设在与第一层的第一电极10和第二电极20的部署方向相同方向上的第一电极10和第二电极20分别被整体形成为下凹梳状的形状，并且第一电极10和第二电极20被设置为通过电介质彼此啮合。因而，构造了这样一种单位电容性元件层，其中第二电极20被设置为在最外圆周中在所有四个侧面上包围第一电极10。
在图15B所示的第二层的结构中，五个单位电容性元件横向彼此相连，并且五个单位电容性元件的第一电极10的下凹梳状部分的一端彼此相连以获得下凹梳状的形状。另一方面，第二电极20的下凹梳状部分被设置为与第一电极10的下凹梳状部分相啮合。而且，第二电极20的最外侧部分包围最外侧圆周。
图15C中所示的第三层具有与图15A中所示的第一层相同的结构。也就是说，在第三层中设置了这样的单位电容性元件层，其中具有各个第一电极10(每个第一电极10在所有四个侧面上被第二电极20所包围)的多个单位电容性元件横向彼此相连。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。
在图15C所示的第三层的结构中，五个单位电容性元件横向彼此相连，并且每一相邻的两个电容性元件的第二电极20的每一相邻的两个部分彼此共享。结果，各个单位电容性元件的第一电极10中的每一个在所有四个侧面上被第二电极20的相应部分所包围。因而，获得了这样一种结构，其中与外部布线的电容性耦合很难被加到第一电极10中的每一个上。
对于第一至第三层，在一些部分(每个在图15A和15B中由标记×指示)中分别设置了过孔，在这些部分中，当从垂直于衬底表面的方向看时，每一相邻的两层的第一电极10彼此重叠，并且每一相邻的两层的第二电极20的一部分彼此重叠。在第五实施例中，电容器由同一层内的第一电极10和第二电极20组成。另外，设置了过孔，通过这些过孔每一相邻的两层的第一电极和每一相邻的两层的第二电极的一部分分别彼此相连，从而在第一电极10的每个过孔和第二电极20的每个过孔之间也构造了电容器。结果，可以增大每单位面积的电容。
另外，在第二层中的第二电极20的一部分中设置了缝隙21，并且通过缝隙21设置了到第一电极10的连接端子11。结果，构造了这样一种电容性元件，其具有连接端子11和包围最外侧圆周的第二电极20的一部分这两个端子，并且被第二电极20屏蔽。
第六实施例
图16是示出根据第六实施例的电容性元件的结构的透视图，并且图17A至17E分别是第六实施例的电容性元件的第一至第五层的顶视图。具体而言，图17A示出了第六实施例的电容性元件的第一层的结构，图17B示出了第六实施例的电容性元件的第二层的结构，图17C示出了第六实施例的电容性元件的第三层的结构，图17D示出了第六实施例的电容性元件的第四层的结构，图17E示出了第六实施例的电容性元件的第五层的结构。第六实施例的电容性元件具有屏蔽结构，该结构相对于图6和图7A至7C中所示的第一实施例的电容性元件得到了进一步的增强。
也就是说，尽管图6和图7A至7C中所示的第一实施例的电容性元件被构造为具有第一至第三层，但是在第六实施例的电容性元件的第二至第四层中使用了与第一实施例的电容性元件的第一至第三层完全相同的结构。而且，各自与第二电极20导通的屏蔽电极30分别被形成在第一至第三层中。屏蔽电极30被形成为均匀地覆盖相邻单位电容性元件层的整个表面。应当注意，尽管屏蔽电极30被形成在第六实施例的电容性元件的第一和第五层两者中，但是可替换地，屏蔽电极30也可以形成在第一和第五层中的至少一个上。
仅有第二层的第二电极20通过过孔连接到第一层的屏蔽电极30。另外，同样地，仅有第四层的第二电极20通过过孔连接到第五层的屏蔽电极30。以这种方式，获得了这样一种结构，其中试图从外部端子垂直绕过第一电极10行进的力的电力线被第二电极20完美地对第一电极10屏蔽，并且在外部布线和第一电极10之间很难加上寄生电容的电容性耦合。
应当注意，利用屏蔽电极30分别被设置在最上层和最下层中的结构，不仅第一实施例，而且第二至第五实施例中的任何一个也都可应用于最上层和最下层之间的电容性元件结构。
根据本发明的电容性元件可以被构造为除了上述第一至第六实施例中的任何一个以外的形式。也就是说，关于上述第一至第六实施例中单位电容性元件的连接数目、其连接方向、单位电容性元件层的层叠数目、过孔的位置等等，本发明决不局限于上述第一至第六实施例。另外，尽管在上述第一至第六实施例的每一个中，迄今为止描述了利用在半导体衬底上形成的布线来构造电容性元件的情况，但是本发明决不局限于此。也就是说，本发明也可应用于除了半导体衬底以外的任何其他合适衬底。例如，本发明也可应用于导电构件被形成在玻璃衬底或有机材料衬底上并且利用导电构件作为电极来形成电容性元件的情况。关于除了通过使用半导体衬底的电路形成来形成电容性元件的情况以外的情况，例如，存在在微机电系统(MEMS)中构造电容性元件的情况。
实施例的效果
上述任何一个实施例的电容性元件被应用于模拟集成电路，这使得在信号线和电容器的一侧节点之间很难加上电容性耦合，从而使得可以改善模拟电路的特性。另外，可以减少相邻电容器之间的电容性耦合。
另外，在现有的电容性元件中，设计者需要部署电容器以便防止加上布线和电容性元件之间的耦合电容，以及模拟集成电路中电容器之间的耦合电容。为此，有必要采取措施来屏蔽一侧节点。然而，在上述任何一个实施例的电容性元件中，由于电容性元件自身加上了屏蔽功能，因此没有必要采取专门措施来应对现有情况。因此，可以减小芯片面积。
本申请包含与2008年9月8日向日本专利局提交的日本在先专利申请JP 2008-229363有关的主题，该申请的全部内容通过引用结合于此。
本领域技术人员应当理解，可以根据设计要求和其它因素进行各种修改、组合、子组合和变更，只要它们在权利要求或其等同物的范围之内。

Claims (9)

1.一种电容性元件，包括：
形成在衬底上的第一电极；以及
第二电极，所述第二电极被设置为在所述第一电极和所述第二电极之间夹有电介质，并且沿着所述衬底的表面在四个侧面上包围所述第一电极。
2.如权利要求1所述的电容性元件，其中一个单位电容性元件包括所述第一电极和所述第二电极，并且多个单位电容性元件沿着所述衬底的表面彼此相连，从而构造了一个单位电容性元件层。
3.如权利要求2所述的电容性元件，其中多个单位电容性元件层在垂直于所述衬底的表面的方向上层叠。
4.如权利要求3所述的电容性元件，其中在层叠的多个单位电容性元件层中，每一相邻的两层的所述第二电极的一部分和所述第一电极分别通过过孔彼此导通，所述过孔被设置在与所述衬底的表面垂直的方向上。
5.如权利要求2所述的电容性元件，其中位于所述单位电容性元件层内部的所述第二电极的一部分和所述第一电极中的每一个沿着所述衬底的表面在四个侧面上被所述第二电极的最外侧部分所包围。
6.如权利要求2所述的电容性元件，其中在垂直于所述衬底的表面的方向上层叠多个单位电容性元件层时，所述第一电极的方向交替地在每一相邻的两层中彼此垂直相交。
7.如权利要求2所述的电容性元件，其中在所述单位电容性元件层中，多个单位电容性元件沿着所述衬底的表面以矩阵形式彼此相连。
8.如权利要求2所述的电容性元件，其中与所述第二电极导通的屏蔽电极被形成在所述单位电容性元件层的最上层和最下层中的至少一个上。
9.如权利要求1所述的电容性元件，其中在所述第二电极的一侧的一部分中设置了缝隙，并且设置了连接端子以便通过所述缝隙与所述第一电极相导通。
CN2009101717858A 2008-09-08 2009-09-08 电容性元件 Active CN101673771B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-229363 2008-09-08
JP2008229363A JP4867961B2 (ja) 2008-09-08 2008-09-08 容量素子
JP2008229363 2008-09-08

Publications (2)

Publication Number Publication Date
CN101673771A true CN101673771A (zh) 2010-03-17
CN101673771B CN101673771B (zh) 2012-08-08

Family

ID=41799092

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101717858A Active CN101673771B (zh) 2008-09-08 2009-09-08 电容性元件

Country Status (4)

Country Link
US (1) US8189320B2 (zh)
JP (1) JP4867961B2 (zh)
CN (1) CN101673771B (zh)
TW (1) TWI478318B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024055371A1 (zh) * 2022-09-15 2024-03-21 长鑫存储技术有限公司 半导体结构及其制造方法、存储器

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2530813A4 (en) * 2010-01-29 2017-05-03 Murata Manufacturing Co., Ltd. Power reception device and power transmission device
US20110261500A1 (en) * 2010-04-22 2011-10-27 Freescale Semiconductor, Inc. Back end of line metal-to-metal capacitor structures and related fabrication methods
JP5569354B2 (ja) * 2010-11-17 2014-08-13 富士通セミコンダクター株式会社 キャパシタおよび半導体装置
KR20120119280A (ko) * 2011-04-21 2012-10-31 한국전자통신연구원 커패시터
US8614472B1 (en) * 2011-08-19 2013-12-24 Integrated Device Technology, Inc. Systems and methods for adjusting ultra-small metal-oxide-metal capacitors
JP2016165010A (ja) * 2016-05-11 2016-09-08 ルネサスエレクトロニクス株式会社 半導体装置
US10910320B2 (en) * 2017-11-30 2021-02-02 Mediatek Inc. Shielded MOM capacitor
WO2020168453A1 (en) 2019-02-18 2020-08-27 Yangtze Memory Technologies Co., Ltd. Novel capacitor structure and method of forming the same
US10867904B1 (en) * 2019-06-14 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Integrated circuit structure of capacitive device
US11101814B2 (en) 2019-09-23 2021-08-24 Brigham Young University Time-interleaved successive approximation register analog to digital converter with grouped digital to analog capacitors
CN111129304B (zh) * 2019-11-28 2023-06-02 联芸科技(杭州)股份有限公司 Mom电容器、电容阵列结构及其版图设计方法
US11864315B2 (en) * 2019-11-29 2024-01-02 Mediatek Inc. Vertical interconnection structure of a multi-layer substrate
JP7269298B2 (ja) * 2021-09-24 2023-05-08 合肥晶合集成電路股▲ふん▼有限公司 Ｍｏｍデバイス及びｍｏｍデバイスの製造方法並びに集積回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6356429B2 (en) * 1999-02-18 2002-03-12 Tdk Corporation Capacitor
US6963122B1 (en) * 2003-02-21 2005-11-08 Barcelona Design, Inc. Capacitor structure and automated design flow for incorporating same
JP3851898B2 (ja) * 2003-09-26 2006-11-29 株式会社東芝 容量素子を含む電子回路装置
US6949781B2 (en) * 2003-10-10 2005-09-27 Taiwan Semiconductor Manufacturing Co. Ltd. Metal-over-metal devices and the method for manufacturing same
TWI234281B (en) * 2003-11-19 2005-06-11 Advanic Technologies Inc Capacitor structure using a cross pattern layout
TWI239631B (en) * 2004-04-26 2005-09-11 United Microelectronics Corp Vertical integrated capacitor
TWI241678B (en) * 2004-12-10 2005-10-11 Faraday Tech Corp Capacitor structure
JP4805600B2 (ja) * 2005-04-21 2011-11-02 ルネサスエレクトロニクス株式会社 半導体装置
US7339225B2 (en) * 2005-05-20 2008-03-04 Faraday Technology Corp. Capacitor structure
TW200807729A (en) * 2006-06-02 2008-02-01 Kenet Inc Improved metal-insulator-metal capacitors
US20100038752A1 (en) * 2008-08-15 2010-02-18 Chartered Semiconductor Manufacturing, Ltd. Modular & scalable intra-metal capacitors

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024055371A1 (zh) * 2022-09-15 2024-03-21 长鑫存储技术有限公司 半导体结构及其制造方法、存储器

Also Published As

Publication number Publication date
CN101673771B (zh) 2012-08-08
TW201019460A (en) 2010-05-16
JP4867961B2 (ja) 2012-02-01
JP2010062489A (ja) 2010-03-18
US20100061035A1 (en) 2010-03-11
TWI478318B (zh) 2015-03-21
US8189320B2 (en) 2012-05-29

Similar Documents

Publication Publication Date Title
CN101673771B (zh) 电容性元件
CN101461060B (zh) 改良的指状叉合金属-绝缘体-金属电容器和其电容器数组
US7335966B2 (en) Configurable integrated circuit capacitor array using via mask layers
US5978206A (en) Stacked-fringe integrated circuit capacitors
CN108984053B (zh) 触摸显示装置和触摸面板
CN101447335B (zh) 层叠电容器
US6646860B2 (en) Capacitor and method for fabricating the same
JP3851898B2 (ja) 容量素子を含む電子回路装置
JP4807455B2 (ja) 半導体装置
CN109037211B (zh) 电容阵列结构
JP4371799B2 (ja) 容量素子
CN101465385A (zh) 电容结构
JP2001189420A (ja) 半導体装置
CN100499106C (zh) 半导体器件
CN107464801A (zh) 金属‑氧化物‑金属电容
EP3561648B1 (en) Sensor and touch display screen
JP2006506801A (ja) 周波数に独立な分圧器
JP4133600B2 (ja) 半導体装置
US6600209B1 (en) Mesh capacitor structure in an integrated circuit
CN101789779B (zh) 减少数字电路区块供应电压降的方法及其布局结构
CN102549689B (zh) 电多层器件以及电路装置
JP6030900B2 (ja) チャージポンプ回路
KR20200077672A (ko) 고효율 커패시터 구조체
DE102018204751A1 (de) Mikromechanische Sensorvorrichtung und entsprechendes Herstellungsverfahren
JP2008192763A (ja) 容量セル及びそれを備えた半導体集積回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant