CN101673720B - 避免模流入口产生剥离的窗口型半导体封装构造 - Google Patents

避免模流入口产生剥离的窗口型半导体封装构造 Download PDF

Info

Publication number
CN101673720B
CN101673720B CN2008101495631A CN200810149563A CN101673720B CN 101673720 B CN101673720 B CN 101673720B CN 2008101495631 A CN2008101495631 A CN 2008101495631A CN 200810149563 A CN200810149563 A CN 200810149563A CN 101673720 B CN101673720 B CN 101673720B
Authority
CN
China
Prior art keywords
mould
stream baffle
inflow entrance
slotted eye
core layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101495631A
Other languages
English (en)
Other versions
CN101673720A (zh
Inventor
李庄发
吕肇祥
邱政贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to CN2008101495631A priority Critical patent/CN101673720B/zh
Publication of CN101673720A publication Critical patent/CN101673720A/zh
Application granted granted Critical
Publication of CN101673720B publication Critical patent/CN101673720B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

本发明公开了一种避免模流入口产生剥离的窗口型半导体封装构造，主要包含基板、主动面贴附至基板的芯片、粘接芯片与基板的基板核心层的粘晶层、两个或两个以上的焊线以及模封胶体。基板的槽孔的一端形成为超出芯片的模流入口，两个或更多的模流抵挡块附着于基板核心层上并位于粘晶区的边缘与槽孔两侧缘的交会处，更微突出在该模流入口的两侧，借以抵挡模封胶体的模流冲击对粘晶层的应力，以避免在模流入口产生剥离，更可维持粘晶间隙。

Description

避免模流入口产生剥离的窗口型半导体封装构造
技术领域
本发明关于一种半导体装置，特别是有关于一种避免模流入口产生剥离的窗口型半导体封装构造。
背景技术
在既有的半导体封装构造中，以粘晶层粘着芯片在基板上，并以模封胶体密封芯片。当基板设有供内部电性连接的窗口时，模封胶体要能形成在基板上与窗口内。在基板的上表面与窗口之间会产生狭隘的模流入口，因此在形成模封胶体时的注胶压力会对模流入口两侧的粘晶层施加冲击应力，产生粘晶层的体积压缩或变形，甚至于侵入粘晶界面，影响了封装质量。
请参阅图1所示，一种公知窗口型半导体封装构造100主要包含基板110、芯片130、粘晶层140、两个或两个以上的焊线150以及模封胶体160。该基板110包含有基板核心层120以及仅有一层的下防焊层114。该基板核心层120具有上表面121、下表面122以及贯穿上下表面121、122以作为窗口的槽孔123。图2为该基板110的该基板核心层120的上表面121的示意图。该基板核心层120的上表面121可完全缺乏防焊层，以该粘晶层140直接贴附在该基板核心层120上，由于该基板核心层120不具有如同防焊层般的光滑表面，故能增加与该粘晶层140的粘接效果。如图2所示，该基板核心层120的该上表面121定义有粘晶区124。依照形成该模封胶体160的模流方向161，模流入口123A形成于该槽孔123超出该粘晶区124的一端，模流出口123B形成于该槽孔123的另一端，不可被该芯片130覆盖。该芯片130具有主动面131以及两个或两个以上的设于该主动面131上的电极132。当该粘晶层140粘接该芯片130的该主动面131与该基板110的该基板核心层120，该芯片130的这些电极132对准在该槽孔123内。这些焊线150通过该槽孔123以电性连接该芯片130的两个或两个以上的电极132至该基板110的对应接指117。该模封胶体160形成于该基板110上以及该槽孔123内，以密封该芯片130与该些焊线150。另以两个或两个以上的焊球170设置于该基板110的球垫113。在形成该模封胶体160的模封注胶作业时，如图2所示，模流方向161由该模流入口123A进入再由该模流出口123B流出，以填满该槽孔123。该粘晶层140在该模流入口123A的两侧缘容易受到模流压力而产生压缩应力或变形并被该模封胶体160的硅氧填充物或固态颗粒刮伤受损，导致该粘晶层140在该模流入口123A附近部位已无应力缓冲的作用，更严重地，该模封胶体160会局部占据该粘晶层140原本在该模流入口123A的两侧缘的粘晶界面，终至在模流入口123A产生剥离(peeling)。
此外，中国台湾省发明专利证书号第I291751号提出一种防止粘晶胶污染芯片焊垫的封装构造，其是利用在基板的粘晶表面的防焊层形成至少一个导胶开口，以在打线槽孔两侧各形成一防焊挡条，借此防止粘晶时粘晶胶污染至芯片焊垫，但对于模流冲击造成粘晶层在模流入口两侧边缘的应力变形或剥离的问题并无法有效解决。更由于防焊层覆盖到槽孔的两端(包含模流入口)，导致模流入口便变得更狭隘，模流压力冲击粘晶层在模流入口两侧局部部位的不良效果更大，影响了成品的可靠度与制造合格率。
发明内容
有鉴于此，本发明的主要目的在于提供一种避免模流入口产生剥离的窗口型半导体封装构造。
本发明的另一目的在于提供一种避免模流入口产生剥离的窗口型半导体封装构造，更能维持一固定的粘晶间隔，避免粘晶层的溢流。
为了达到上述目的，本发明的技术方案是这样实现的：一种避免模流入口产生剥离之窗口型半导体封装构造，其包含有：
基板，所述基板包含基板核心层、第一模流抵挡块以及第二模流抵挡块，所述基板核心层具有上表面、下表面以及贯穿所述上、下表面的槽孔，所述上表面定义有粘晶区并使所述槽孔的一端形成为超出所述粘晶区的模流入口，所述第一模流抵挡块与所述第二模流抵挡块附着于所述基板核心层的所述上表面并位于所述粘晶区的边缘与所述槽孔的两侧缘的交会处，更微突出在所述模流入口的两侧；
芯片，所述芯片具有主动面以及两个或两个以上设于所述主动面上的电极，所述芯片的所述主动面的尺寸对应于所述粘晶区；
粘晶层，所述粘晶层粘接所述芯片的所述主动面与所述基板的所述基板核心层的上表面，并使所述芯片的所述这些电极对准在所述槽孔内；
两个或两个以上的焊线，所述焊线通过所述槽孔使所述芯片的所述这些电极电性连接至所述基板；以及
模封胶体，所述模封胶体形成于所述基板核心层的所述上表面之上并经由所述模流入口填入至所述槽孔内，密封所述这些焊线。
采用上述技术方案后的有益效果是：本发明的避免模流入口产生剥离的窗口型半导体封装构造具有以下优点与功效：
一、借由第一模流抵挡块与该第二模流抵挡块的微突出部位能抵挡模封胶体的模流冲击对该粘晶层的应力并减少被模封胶体的硅氧填充物或固态颗粒刮伤受损，以避免在模流入口产生剥离以及该粘晶层的变形。
二、借由该第一模流抵挡块与该第二模流抵挡块在粘晶区的部位则可以维持一固定的粘晶间隔，避免该粘晶层的溢流。
附图说明
图1为公知窗口型半导体封装构造的截面示意图；
图2为公知窗口型半导体封装构造的基板的上表面示意图；
图3为本发明的具体实施例，该图中示出一种避免模流入口产生剥离的窗口型半导体封装构造沿芯片侧边剖切模流入口的截面示意图；
图4为本发明的具体实施例，该图中示出窗口型半导体封装构造沿一中心线横向剖切基板槽孔的截面示意图；
图5为本发明的具体实施例，该图中示出窗口型半导体封装构造的基板的上表面示意图；
图6为本发明的具体实施例，该图中示出窗口型半导体封装构造的基板的下表面示意图；
图7为本发明的具体实施例，该图中示出沿图5中7-7剖切线的基板截面示意图；
图8为本发明的具体实施例，该图中示出沿图5中8-8剖切线的基板截面示意图。
附图标记说明
S1第一模流抵挡块与第二模流抵挡块之间隙
S2槽孔宽度
100窗口型半导体封装构造
110基板                 113球垫                 114下防焊层
117接指
120基板核心层           121上表面               122下表面
123槽孔                 123A模流入口            123B模流出口
124粘晶区
130芯片                 131主动面               132电极
140粘晶层               150焊线
160模封胶体             161模流方向             170焊球
200窗口型半导体封装构造
210基板                 211第一模流抵挡块
212第二模流抵挡块                               213球垫
214下防焊层             215支撑凸块             216支撑凸条
217接指                 218周边接指
220基板核心层           221上表面               222下表面
223槽孔                   223A模流入口           223B模流出口
223C侧缘                  224粘晶区              224A第一边缘
224B第二边缘              225周边槽孔            226应力释放孔
230芯片                   231主动面              232电极
233周边电极
240粘晶层                 250焊线                251周边焊线
260模封胶体               261模流方向            262模流通道
270焊球
具体实施方式
以下将配合附图详细说明本发明的实施例，然应注意的是，这些附图均为简化的示意图，仅以示意方法来说明本发明的基本架构或实施方法，故仅显示与本发明有关的组件，所显示的组件并非以实际实施的数目、形状、尺寸比例绘制，某些尺寸比例与其它相关尺寸比例已经被修饰放大或是简化，以提供更清楚的描述，实际实施的数目、形状及尺寸比例为一种选置性的设计，详细的组件布局可能更为复杂。
依据本发明的具体实施例，一种避免模流入口产生剥离的窗口型半导体封装构造举例说明于图3沿芯片侧边剖切模流入口的截面示意图与图4沿一中心线横向剖切基板槽孔的截面示意图。该窗口型半导体封装构造200主要包含基板210、芯片230、粘晶层240、两个或两个以上的焊线250以及模封胶体260，其中该基板210包含基板核心层220。该基板210举例说明于图5的上表面示意图、图6的下表面示意图、图7沿图5中7-7剖切线的截面示意图以及图8沿图5中8-8剖切线的截面示意图。
该基板核心层220具有上表面221、下表面222以及槽孔223，其中该槽孔223贯穿该上表面221与该下表面222。参阅图4，该上表面221为该基板核心层220用以承载该芯片230的表面。该下表面222为该基板核心层220用以设置对外端子的表面。该槽孔223则是供焊线等内部电性连接组件通过的窗口。如图5所示，该上表面221定义有粘晶区224并使该槽孔223的一端形成为一超出该粘晶区224的模流入口223A。该模流入口223A为在粘晶之后形成该模封胶体260的前驱物由该上表面221填灌入该槽孔223的通道。该槽孔223的另一端可形成为超出该粘晶区224的模流出口223B。模流方向261(即该模封胶体260的前驱物的填充方向)为由该模流入口223A朝向该模流出口223B的方向。该基板核心层220为该基板210的基础材料层，例如玻璃纤维含浸树脂，可为一层或两层或两层以上叠压组成，以提供该基板210的基本强度与韧性。在一实施例变化例中，该基板核心层220可另包含全面覆盖的防焊层(图中未绘出)在该上表面221，虽可能会减少粘晶强度但能增加第一与第二模流抵挡块211与212的固着力或增加其高度。在本实施例中，该基板核心层220则完全为玻璃纤维含浸树脂，该上表面221在该粘晶区224之内超过百分之六十以上的大部分面积提供作为直接粘晶之用，以增强粘晶强度并减少封装高度。此外，该上表面221在该粘晶区224之外的面积是提供作为直接被该模封胶体260覆盖，可以增加该基板210与该模封胶体260的结合力。
该基板210还包含第一模流抵挡块211以及第二模流抵挡块212，该第一模流抵挡块211与该第二模流抵挡块212是附着于该基板核心层220的该上表面221并位于该粘晶区224的第一边缘224A与该槽孔223的两侧缘223C的交会处，更微突出在该模流入口223A的两侧。该第一模流抵挡块211与该第二模流抵挡块212的设置具有以下几点作用，第一、可以重点式阻挡在进入该模流入口223A的模流压力对该粘晶层240在该模流入口223A两侧部位的应力作用，以避免该模封胶体260不规则地侵入粘晶间隙，而导致粘晶强度的不均匀；第二、可以维持固定的粘晶间隔，避免该粘晶层240的溢流，但不会以围堵方式阻挡该粘晶层240，以避免无法被该模封胶体260填满的粘晶空隙产生；第三、小块状的该第一模流抵挡块211与该第二模流抵挡块212能减少在该基板核心层220的该上表面221的占据面积，不会影响粘晶强度与模封胶体的结合力。通常该第一模流抵挡块211与该第二模流抵挡块212覆盖该基板核心层220的该上表面221的面积可不大于百分之十。
通常该第一模流抵挡块211与该第二模流抵挡块212的材质可为防焊层(solder resisting material)或其它材料。较佳地，该第一模流抵挡块211与该第二模流抵挡块212可为同一防焊层的一部分，但为独立设置而不相连接，因此能由防焊层的一次图案化曝光步骤形成并能极准确地控制在预定位置并具有相同高度，借以达到低成本与高准确度的挡块设置。在一实施例中，该第一模流抵挡块211与该第二模流抵挡块212的间隙S1可不小于该槽孔223的宽度S2(如图5所示)，以不造成该模流入口223A的模流阻挡影响。
更具体地，该模流出口223B的两侧可设有两个或两个以上的支撑凸块215，其附着于该基板核心层220的该上表面221。这些支撑凸块215与该第一模流抵挡块211及该第二模流抵挡块212可相同于同一防焊层，并且这些支撑凸块215为独立设置而不相连接。此外，依照欲封装的芯片的不同应使该基板210的槽孔形状、数量与位置应作对应的调整设计，以使芯片的电极可以对准在槽孔内，以便于内部电性连接。在本实施例中，该槽孔223可为中央槽孔，该基板核心层220另具有两个或两个以上的贯穿上、下表面221、222的周边槽孔225。这些周边槽孔225在该粘晶区224的第二边缘224B可设有两个或两个以上的支撑凸条216，其附着于该基板核心层220的该上表面221。这些支撑凸条216与该第一模流抵挡块211及该第二模流抵挡块212可相同于同一防焊层，并且这些支撑凸条216为独立设置而不相连接。较佳地，这些支撑凸块215与这些支撑凸条216也可微突出于该粘晶区224，以供光学或目视检测该芯片230是否有对准于该粘晶区224，如未对准，该第一模流抵挡块211、该第二模流抵挡块212、这些支撑凸块215与这些支撑凸条216中的某一微突出部位将会被该芯片230遮蔽。
关于该第一模流抵挡块211与该第二模流抵挡块212的具体形状详述如后。如图5所示，该第一模流抵挡块211与该第二模流抵挡块212可为条块状，接近矩形而不需要为细条状。该第一模流抵挡块211与该第二模流抵挡块212在该粘晶区224内的部位具有沿着该槽孔223的对应侧缘223C的长度，其大于该第一模流抵挡块211与该第二模流抵挡块212的微突出部位的长度，也大于该第一模流抵挡块211与该第二模流抵挡块212的宽度，其作用在于调整该第一模流抵挡块211与该第二模流抵挡块212在该粘晶区224内与之外的面积比例并在与该模流方向261同向为稍细长状，确保该第一模流抵挡块211与该第二模流抵挡块212能发挥模流抵挡的功能，不会被冲移。此外，该第一模流抵挡块211与该第二模流抵挡块212沿着该槽孔223的对应侧缘223C的长度不应超过该槽孔223的对应侧缘223C的中央区段(请对照图7及图8所示)，以减少该第一模流抵挡块211、该第二模流抵挡块212相对于该粘晶层240之间的缝隙长度。即使该第一、第二模流抵挡块211、212与该粘晶层240会有粘晶空隙也可被填入该槽孔223的该模封胶体260有效填满。
在本实施例中，如图6及图8所示，该基板210可另包含有两个或两个以上的球垫213及下防焊层214，其中这些球垫213设置于该基板核心层220的该下表面222，该下防焊层214形成于该基板核心层220的该下表面222并显露这些球垫213(如图8所示)。
再如图3及图4所示，该芯片230具有主动面231以及两个或两个以上设于该主动面231上的电极232，该芯片230的集成电路(例如内存组件)形成于该主动面231，这些电极232为连接集成电路的对外端点，通常这些电极232为铝或铜材质的焊垫，或可为突出于该主动面231的导电凸块。并且，该芯片230的该主动面231尺寸对应于该粘晶区224。在具体结构中，该粘晶区224仅略小于该基板核心层220的该上表面221，以符合芯片尺寸封装。在本实施例中，如图4所示，这些电极232配置于该主动面231的中央区域，该芯片230可另具有两个或两个以上的周边电极233，配置于该主动面231的周边区域。
该粘晶层240粘接该芯片230的该主动面231与该基板210的该基板核心层220的该上表面221，并使该芯片230的这些电极232对准在该槽孔223内。该粘晶层240为B阶粘胶、液态粘胶、双面粘性胶带或已知的粘晶材料，其中以B阶粘胶在制程中具有适当粘润性与粘稠性，较为适用。通常该粘晶层240包含热固性树脂。在本实施例中，如图5所示，该第一模流抵挡块211与该第二模流抵挡块212沿着该槽孔223的对应侧缘223C的长度不超过该槽孔223的对应侧缘223C的中间点或更短，故该模封胶体260可经由该槽孔223填满由该粘晶层240至相邻该第一模流抵挡块211或该第二模流抵挡块212之间可能发生的粘晶空隙。
再如图4所示，这些焊线250通过该槽孔223使该芯片230的这些电极232电性连接至该基板210的两个或两个以上的接指217。再经由该基板210的线路结构(图中未绘出)电性连接至对应的球垫213。通常这些焊线250为打线形成的金线，或者可为内引脚接合的基板引线。在本实施例中，另有两个或两个以上的周边焊线251，以通过该周边槽孔225的方式电性连接该芯片230的这些周边电极233至该基板210的两个或两个以上的周边接指218。
该模封胶体260形成于该基板核心层220的该上表面221之上并经由该模流入口223A填入至该槽孔223内，以密封这些焊线250。该模封胶体260为转移模封(transfer molding)技术形成，因此在该模封胶体260的模封形成过程中会产生注胶压力。但利用本发明的该第一模流抵挡块211与该第二模流抵挡块212的微突出部位，注胶压力在进入该模流入口223A的两侧不会对该粘晶层240施予过度的应力压迫。
此外，如图4所示，两个或两个以上的焊球270可设置于该基板210的这些球垫213，作为该封装构造的对外端子。
在实施例中但非限定地，如图3所示，该第一模流抵挡块211与该第二模流抵挡块212可接触至该芯片230的该主动面231。
如图5、6及7所示，较佳地，该基板核心层220可另具有两个或两个以上的应力释放孔226，该粘晶区224具有两个或两个以上的对准在该应力释放孔226中的角隅。当该粘晶层240不完全填满在该芯片230与该基板210之间的粘晶间隔时，该芯片230的角隅将会被该模封胶体260包覆，不会直接压迫该基板210。
因此，利用该第一模流抵挡块211与该第二模流抵挡块212的微突出部位能抵挡该模封胶体260的模流冲击对该粘晶层240的应力以及减少被该模封胶体260的硅氧填充物(filler)或固态颗粒刮伤受损，以避免在模流入口223A产生剥离以及该粘晶层240的变形。此外，该第一模流抵挡块211与该第二模流抵挡块212在粘晶区224内的部位则可以维持固定的粘晶间隔，避免该粘晶层240的溢流。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，本发明技术方案范围当依所附申请专利范围为准。任何熟悉本专业的技术人员可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (13)

1.一种避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，其包含有：
基板，所述基板包含基板核心层、第一模流抵挡块以及第二模流抵挡块，所述基板核心层具有上表面、下表面以及贯穿所述上、下表面的槽孔，所述上表面定义有粘晶区并使所述槽孔的一端形成为超出所述粘晶区的模流入口，所述第一模流抵挡块与所述第二模流抵挡块附着于所述基板核心层的所述上表面并位于所述粘晶区的边缘与所述槽孔的两侧缘的交会处，更微突出在所述模流入口的两侧，所述第一模流抵挡块与所述第二模流抵挡块为防焊层的一部分，但为独立设置而不相连接。
芯片，所述芯片具有主动面以及两个或两个以上设于所述主动面上的电极，所述芯片的所述主动面的尺寸对应于所述粘晶区；
粘晶层，所述粘晶层粘接所述芯片的所述主动面与所述基板的所述基板核心层的上表面，并使所述芯片的所述这些电极对准在所述槽孔内；
两个或两个以上的焊线，所述焊线通过所述槽孔使所述芯片的所述这些电极电性连接至所述基板；以及
模封胶体，所述模封胶体形成于所述基板核心层的所述上表面之上并经由所述模流入口填入至所述槽孔内，密封所述这些焊线。
2.根据权利要求1所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述第一模流抵挡块与所述第二模流抵挡块的间隙不小于所述槽孔的宽度。
3.根据权利要求1所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述第一模流抵挡块与所述第二模流抵挡块覆盖所述基板核心层的所述上表面的面积不大于百分之十。
4.根据权利要求1所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述第一模流抵挡块与所述第二模流抵挡块为条块状，并且所述第一模流抵挡块与所述第二模流抵挡块在所述粘晶区内的部位具有沿着所述槽孔的对应侧缘的长度，其大于所述第一模流抵挡块与所述第二模流抵挡块的微突出部位的长度，也大于所述第一模流抵挡块与所述第二模流抵挡块的宽度。
5.根据权利要求1所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述第一模流抵挡块与所述第二模流抵挡块接触至所述芯片的所述主动面。
6.根据权利要求1所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述基板另包含有两个或两个以上的球垫及下防焊层，所述这些球垫设置于所述基板核心层的所述下表面，所述下防焊层形成于所述基板核心层的所述下表面并显露所述这些球垫。
7.根据权利要求1所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述槽孔的另一端形成为超出所述粘晶区的模流出口，所述模流出口的两侧设有两个或两个以上的支撑凸块，其附着于所述基板核心层的所述上表面。
8.根据权利要求7所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述这些支撑凸块与所述第一模流抵挡块及所述第二模流抵挡块相同于同一防焊层，并且所述这些支撑凸块为独立设置而不相连接。
9.根据权利要求1所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述槽孔为中央槽孔，所述基板核心层另具有两个或两个以上的贯穿所述上、下表面的周边槽孔。
10.根据权利要求9所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述这些周边槽孔在所述粘晶区的边缘设有两个或两个以上的支撑凸条，其附着于所述基板核心层的所述上表面。
11.根据权利要求10所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述这些支撑凸条与所述第一模流抵挡块及所述第二模流抵挡块相同于同一防焊层，并且所述这些支撑凸条为独立设置而不相连接。
12.根据权利要求1所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述槽孔的另一端形成为超出所述粘晶区的模流出口，所述模流出口的两侧设有两个或两个以上的支撑凸块，其附着于所述基板核心层的所述上表面，并且所述槽孔为中央槽孔，所述基板核心层另具有两个或两个以上的贯穿所述上、下表面的周边槽孔，所述这些周边槽孔在所述粘晶区的边缘设有两个或两个以上的支撑凸条，其附着于所述基板核心层的所述上表面，并且所述这些支撑凸块与所述这些支撑凸条也微突出于所述粘晶区。
13.根据权利要求1所述的避免模流入口产生剥离的窗口型半导体封装构造，其特征在于，所述基板核心层另具有两个或两个以上的应力释放孔，所述粘晶区具有两个或两个以上的对准在所述应力释放孔中的角隅。
CN2008101495631A 2008-09-12 2008-09-12 避免模流入口产生剥离的窗口型半导体封装构造 Expired - Fee Related CN101673720B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008101495631A CN101673720B (zh) 2008-09-12 2008-09-12 避免模流入口产生剥离的窗口型半导体封装构造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008101495631A CN101673720B (zh) 2008-09-12 2008-09-12 避免模流入口产生剥离的窗口型半导体封装构造

Publications (2)

Publication Number Publication Date
CN101673720A CN101673720A (zh) 2010-03-17
CN101673720B true CN101673720B (zh) 2011-07-20

Family

ID=42020855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101495631A Expired - Fee Related CN101673720B (zh) 2008-09-12 2008-09-12 避免模流入口产生剥离的窗口型半导体封装构造

Country Status (1)

Country Link
CN (1) CN101673720B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367266B (zh) * 2012-04-06 2016-05-18 南亚科技股份有限公司 具有应力缓冲体的半导体封装结构
TWI667746B (zh) * 2018-04-03 2019-08-01 南茂科技股份有限公司 半導體封裝結構及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518732B (en) * 2001-10-22 2003-01-21 Walsin Advanced Electronics A semiconductor packaging process for ball grid array (BGA)
CN101106119A (zh) * 2006-07-10 2008-01-16 南茂科技股份有限公司 防止粘晶胶污染晶片焊垫的封装构造及其基板
CN101136386A (zh) * 2006-08-28 2008-03-05 力成科技股份有限公司 芯片封装结构及其制造方法
CN101211867A (zh) * 2006-12-28 2008-07-02 力成科技股份有限公司 近基板尺寸黏晶的集成电路晶片封装构造

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW518732B (en) * 2001-10-22 2003-01-21 Walsin Advanced Electronics A semiconductor packaging process for ball grid array (BGA)
CN101106119A (zh) * 2006-07-10 2008-01-16 南茂科技股份有限公司 防止粘晶胶污染晶片焊垫的封装构造及其基板
CN101136386A (zh) * 2006-08-28 2008-03-05 力成科技股份有限公司 芯片封装结构及其制造方法
CN101211867A (zh) * 2006-12-28 2008-07-02 力成科技股份有限公司 近基板尺寸黏晶的集成电路晶片封装构造

Also Published As

Publication number Publication date
CN101673720A (zh) 2010-03-17

Similar Documents

Publication Publication Date Title
US6433421B2 (en) Semiconductor device
US6291273B1 (en) Plastic molded type semiconductor device and fabrication process thereof
US8193024B2 (en) Manufacturing method for semiconductor devices and semiconductor device
KR100309965B1 (ko) 수지성형반도체장치및반도체패키지의제조방법
JP6134795B2 (ja) 薄型基板のＰｏＰ構造
CN101266962B (zh) 半导体器件及其制造方法
CN102593015B (zh) 半导体器件的制造方法
TWI628761B (zh) 一種封裝結構及其製造方法
KR100594248B1 (ko) 반도체 모듈의 몰딩에 관한 제조 방법 및 이에 사용되는인쇄회로기판
KR20020079607A (ko) 반도체 소자 및 패키지와 그 제조방법
KR20050119414A (ko) 에지 패드형 반도체 칩의 스택 패키지 및 그 제조방법
CN107195589A (zh) 半导体装置
US20130093069A1 (en) Package structure and the method to fabricate thereof
CN101673720B (zh) 避免模流入口产生剥离的窗口型半导体封装构造
KR100292033B1 (ko) 반도체칩패키지및그제조방법
KR19980066540A (ko) 캐리어프레이 및 서브스트레이트와 이들을 이용한 볼 그리드 어레이 패키지의 제조방법
US7633160B1 (en) Window-type semiconductor package to avoid peeling at moldflow entrance
TWI459528B (zh) 金屬鍵接的半導體封裝及其方法
US8105871B2 (en) Semiconductor device and manufacturing method of the same
CN115810589A (zh) 芯片封装结构及其制作方法
JP4185665B2 (ja) ウェーハレベルパッケージ
KR100692325B1 (ko) 반도체 장치 및 그 제조 방법
KR20090071681A (ko) 반도체 패키지 몰딩용 금형 및 이를 이용한 몰딩 방법
CN108831839B (zh) 一种去除半导体塑封制程中所产生毛边的方法
TWI395303B (zh) 避免模流入口產生剝離之窗口型半導體封裝構造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720

Termination date: 20170912