CN101661958A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101661958A
CN101661958A CN200910167454A CN200910167454A CN101661958A CN 101661958 A CN101661958 A CN 101661958A CN 200910167454 A CN200910167454 A CN 200910167454A CN 200910167454 A CN200910167454 A CN 200910167454A CN 101661958 A CN101661958 A CN 101661958A
Authority
CN
China
Prior art keywords
semiconductor device
sealing layer
external margin
internal edge
sealant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910167454A
Other languages
English (en)
Other versions
CN101661958B (zh
Inventor
陈建豪
连浩明
李思毅
李启弘
陈建良
费中豪
杨文志
黄仁安
张启新
林俊铭
庄学理
叶俊林
林纲正
黄国泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101661958A publication Critical patent/CN101661958A/zh
Application granted granted Critical
Publication of CN101661958B publication Critical patent/CN101661958B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一半导体装置及其制造方法，该装置包含一半导体基材及一形成于该基材中的晶体管，该晶体管包含一具有一高介电常数介电质及金属栅极的栅极堆叠，一密封层形成于该栅极堆叠的侧壁上，该密封层具有一内部边缘及一外部边缘，该内部边缘与该栅极堆叠相接合，一间隔物形成于该密封层的外部边缘上，及一源/漏极区形成于该栅极堆叠的两侧上，该源/漏极区包含一沿着该密封层的外部边缘的轻掺杂源/漏极区。本发明提供了简单且具有经济效益的密封结构及方法，以维持金属栅极高介电常数介电质的完整性，并因此改善了装置效能及可靠度。

Description

半导体装置及其制造方法
技术领域
本发明涉及半导体装置，且特别涉及一种具有梯度组成的密封层的半导体装置。
背景技术
半导体集成电路(IC)产业已经历过快速的成长。IC材料和设计的技术进步使得IC的生产世代不停地推新，每个世代都较前个世代有更小及更复杂的电路。然而，这些进步也增加了制造IC工艺的复杂性，因此IC工艺也需要有同样的进展才能实现更先进的集成电路IC工艺。
在IC革新的过程中，功能密度(也即每个芯片区域上互连装置的数量)已普遍地增加，然而几何尺寸(也即在工艺中所能创造的最小元件或线)也越来越小。这些缩小尺寸的工艺通常能增加产品效能和提供较低的相关成本。但某些尺寸的下降也产生相对较高的功率消耗(power dissipation)值，其可用低功率消耗的元件例如互补型金属氧化物半导体(CMOS)元件来适应。CMOS元件通常是由栅极氧化物及多晶硅栅极电极形成。当元件尺寸继续缩小时，其所需要的是使用金属材料来作为栅极电极及使用高介电常数介电质作为栅极介电层来增进装置效能。然而，当在CMOS制造流程中整合高介电常数/金属栅极元件时却产生了问题。例如，在图案化或蚀刻栅极时，有可能会伤害到高介电常数层及金属层的边缘。并且，在随后的热工艺中，高介电常数及金属材料可能会遭到污染而使例如载流子迁移率、临界电压及可靠度等效能降低，。
因此，业界需要的是新颖且改良的方法及装置来适应上述的问题。
发明内容
为了解决现有技术存在的上述问题，在一实施例中，本发明提供一种半导体装置，包含：一半导体基材；以及一形成在该基材上的晶体管，该晶体管包含：一具有高介电常数介电质及金属栅极的栅极堆叠；一形成在该栅极堆叠的侧壁上的密封层，该密封层具有一内部边缘及外部边缘，该内部边缘与该栅极堆叠的侧壁相接(interfacing)；一形成在该密封层的外部边缘的间隔物；及一设置在该栅极堆叠两侧的源/漏极区，该源/漏极区包含一沿着该密封层的外部边缘对齐的轻掺杂源/漏极(LDD)区。
在另一实施例中，本发明提供一种半导体装置，包含：一半导体基材；以及一形成在该基材中的晶体管；该晶体管包含：一具有一界面层、高介电常数介电层及金属层的的栅极堆叠；一形成在该栅极堆叠的两侧的密封层，该密封层具有一内部边缘及一外部边缘，该内部边缘与该栅极堆叠的侧壁相接；一形成在该密封层的外部边缘上的间隔物：及数个配置在该栅极堆叠的两侧的源/漏极区；每个源/漏极区包含一沿着该密封层的内部边缘的轻掺杂区域及一沿着该间隔物的外部边缘对齐的重掺杂区域；其中该密封层具有一邻近于该内部边缘的第一组成及具有一邻近于该外部边缘的第二组成，该第一组成与该第二组成不相同。
在另一其他实施例中，本发明提供一种半导体装置的制造方法，包含：提供一半导体基材，具有一高介电常数介电层及一金属层形成于其上；图案化该高介电常数层及该金属层以形成一具有侧壁的栅极结构；在该栅极结构上进行一第一处理工艺；在该栅极结构及该基材上形成一密封层；在该密封层上进行一第二处理工艺；以及移除该密封层的一第一部分以使该密封层的一第二部分残留于该栅极结构的侧壁上。
本发明提供简单且具有经济效益的密封结构及方法，以维持金属栅极高介电常数介电质的完整性，并因此改善了装置效能及可靠度。
为上述和其他目的、特征、和优点能更明显易懂，下文特举出较佳实施例，并配合附图，作详细说明如下。
附图说明
图1为一实施例中的具有高介电常数金属栅极结构的半导体装置的制造流程图。
图2a～图2e为半导体装置于各种制造阶段的一系列剖面图。
图3为具有一单一膜层的密封层的半导体装置剖面图。
图4为具有一双重膜层的密封层的半导体装置剖面图。
图5a及图5b为制造具有梯度组成的密封层的半导体装置剖面图。
图6a及图6b为制造另一种具有梯度组成的密封层的半导体装置剖面图。
图7a及图7b为制造另一种具有梯度组成的密封层的半导体装的剖面图。
图8为实施于图5a～图7b中的氮化硅密封层的梯度组成。
图9为实施于图5a～图7b中的氮氧化硅密封层的梯度组成。
图10为实施于图5a～图7b中的含碳、锗或硅的密封层的梯度组成。
图11为实施于图5a～图7b中的含金属物质的密封层的梯度组成。
上述附图中的附图标记说明如下：
200、300、400、500、600、700～半导体装置
202～基材
204、204a～栅极介电层
206、206a～金属栅极
208、208a～多晶硅层
209～栅极堆叠
210、310～栅极堆叠的边缘
220、240、250～处理工艺
230、230a～密封层
304～隔离结构
320～单一膜层密封层
330～间隔物
322～单一膜层的密封层的厚度
325～轻掺杂源/漏极
332～间隔物的厚度
340～源/漏极区
410～第一密封层
420～第二密封层
430～双重密封层的厚度
510、510a～具有梯度组成的密封层
512、722～界面
514、724～顶部表面
610、620、630、610a、620a、630a～具有梯度组成的多重膜层密封层
710～密封层
710a～具有梯度组成的密封层
800、900、1000、1100～梯度组成组成图
802、902、1002、1102～界面
804、904、1004、1104～顶部表面
810～SiNx中的氮组成曲线
820～SiNx中的氧组成曲线
910～SiONx中的氮组成曲线
920～SiONx中的氧组成曲线
1010～碳、锗及硅的组成曲线
1110～金属物质的组成曲线
具体实施方式
在本说明书的各种例子中可能会出现重复的元件标记以便简化描述，但这不代表在各个实施例和/或附图之间有何特定的关连。再者，当提到某一层在另一层“之上”或“上方”，可代表两层之间直接接触或中间更插有其他元件或膜层。各种元件可能以任意不同比例显示以使附图清晰简洁。
图1示出本发明用以制造具有高介电常数金属栅极结构的半导体装置的方法100的流程图。图2a至图2e示出依照图1方法100的半导体各阶段工艺剖面示意图。可知的是，方法100中的部分步骤可应用于正常CMOS的制造流程中，故有些步骤在此会仅会做些简单的描述。并且，图2a至图2e仅为简化的附图以使本发明提供的概念能易于明了。例如，虽然附图举例栅极堆叠为单一装置，半导体装置200可包含晶体管、电阻、电容、电感(inductor)、熔丝等各种公知的装置以形成集成电路。
方法100起始于方块110，其为提供具有高介电常数介电层、金属层及多晶硅层形成于其上的半导体基材。半导体装置200可包含例如为硅基材的半导体基材200。或者，基材202可包含锗化硅、砷化镓或其他合适半导体材料。基材202可进一步包含其他元件，例如为各种掺杂区域、埋入层和/或外延层。此外，基材202可为在绝缘体上的半导体，例如绝缘层上覆硅(SOI)。在其他实施例中，半导体基材202可包含掺杂的外延层、梯度半导体层和/或可进一步包含有一半导体层位于另一个不同型态的半导体层上，例如为硅层在锗化硅层上。于另一例子，化合物半导体基材可包含多层硅结构或硅基材可包含多层化合物半导体结构。
半导体装置200可进一步包含隔离结构(图中未显示)，例如，公知的是形成于基材202中的浅沟槽隔离(STI)元件，用以隔离基材中的有源元件。隔离结构可由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃和/或已公知的低介电常数材料形成。
半导体装置200可进一步包含形成于基材202上的含界面层/高电常数介电层的栅极介电层204。界面层包含形成于基材202上的厚度约为5至10
Figure G2009101674547D00051
的氧化硅层。高介电常数介电层204可由原子层沉积法(ALD)或其他合适技术形成。高介电常数介电层204的厚度约为10至40
Figure G2009101674547D00052
。高介电常数介电层可包含HfO2。或者，高介电常数介电层212可选择性地包含其他高介电常数介电质，例如HfSiO、HfSiON、HfTaO、HfTiO、HfZrO或前述的组合。半导体装置200可进一步包含盖层，用以调控金属层的功函数(对栅极电极)，以使N型金属氧化物半导体(NMOS)晶体管装置及P型金属氧化物半导体(PMOS)晶体管装置能各自有适当的效能。例如，盖层可包含LaO、LaSiO、MnO、Al2O3或其他合适材料。此盖层可形成在高介电常数介电层上或其下。
半导体装置200可进一步包含形成于栅极介电层204上的金属栅极层206。金属栅极层206的厚度约为10至200
Figure G2009101674547D00053
。金属栅极层206可由各种沉积技术形成，例如为化学气相沉积(CVD)、物理气相沉积(PVD或溅镀)、电镀或其他合适技术。金属栅极层206可包含氮化钛、氮化钽、硅化锆(ZrSi2)、硅化钼(MoSi2)、硅化钽(TaSi2)、硅化镍(NiSi2)、氮化钨(WN)或其他合适材料。半导体装置200可进一步包含多晶硅层208，其为通过沉积或其他合适工艺形成于金属栅极层206上。
接着进行方块120的步骤，其为将多晶硅层、金属栅极层及栅极介电层图案化形成栅极结构。在图2b中，半导体装置200可进一步包含形成于多晶硅层208上的硬掩模。硬掩模可由沉积工艺或其他合适工艺形成。硬掩模可包含氮化硅、氮氧化硅、碳化硅或其他合适材料。用于图案化栅极的图案化的光致抗蚀剂层可由光学光刻工艺形成。光学光刻工艺可包含旋转涂布(spin-coating)、软烘烤(soft-baking)、曝光、后烘烤(post-baking)、显影(developing)、润洗(rinsing)、干燥及其他合适工艺。或者，可由浸润式光刻(immersion lithography)、离子束光刻(ion-beam lithography)或其他合适工艺来进行图案化。可进行第一蚀刻工艺以图案化硬掩模，并可使用此图案化的硬掩模来蚀刻(第二蚀刻工艺)多晶硅层208、金属栅极层206及栅极介电层204以形成栅极堆叠209。第二蚀刻工艺可包含干蚀刻或湿蚀刻工艺。并且，第二蚀刻工艺可具有高选择性使蚀刻工艺以使蚀刻工艺可停止于基材202。图案化的光致抗蚀剂层及硬掩模可由剥离法或其他合适工艺移除。如此，栅极堆叠209可包含多晶硅层208a、金属栅极层206a及栅极介电层204a。
在图2c中，继续进行方块130的步骤，其为可选择性地在栅极结构上进行处理工艺。可观察到栅极堆叠209中的金属栅极层206a及高介电常数栅极介电层204a的边缘(或侧壁)210可能会在蚀刻工艺中遭到损坏。如此，半导体装置200的效能相当依赖尺寸大小(例如栅极长度及宽度)，不同的栅极长度及宽度能使效能特质产生变化，例如临界电压。这些边缘或侧壁可由进行处理工艺220来修复，以提供对于密封层的理想界面(例如良好的黏合性)，其会于以下的图2d中作讨论。
在某些实施例中，处理工艺220可包含使用含氮或氧的气体(例如，氮气、氧气、一氧化氮、一氧化二氮、氨气等)的等离子体处理。在其他实施例中，处理工艺220可包含氮或氧的注入工艺。在某些其他实施例中，处理工艺220可包含温度低于200℃的低温氧化工艺以在侧壁上形成薄的单分子层(monolayer)。此低温氧化工艺可包含原子层沉积法(ALD)、单分子层沉积法(MLD)或UV氧化法。此外，沉积工艺可包含等离子体辅助型沉积工艺(plasma enhanced deposition process)。在其他实施例中，处理工艺可包具有含氮及氧的气体(例如，氮气、氧气、一氧化氮、一氧化二氮、氨气等)的热修复(thermal repairing)或退火工艺。热修复或退火可包含快速热退火(RTA)、激光尖峰退火(LSA)、闪光灯退火(FLA)及炉管退火(furnaceannealing)。热修复可选择性地包含在低温下(低于200℃)做长时间的加热，或在高温下(高于200℃)作短时间的加热。可知的是，上述说明的各种处理工艺皆可以任意组合形式实施。
接着，进行方块140的步骤，其为在包含金属栅极层206a及栅极介电层204a的栅极堆叠209的侧壁上形成密封层。在图2d中，密封层240可通过化学气相沉积(CVD)或其他合适技术形成在栅极堆叠209及基材202上。密封层230可包含介电材料，例如为氮化硅(SiNx)、氧化硅(SiOx)、氮氧化硅、碳化硅、硅、锗化硅或其他合适材料。或者，密封层230可包含氧气收集材料(oxygen gettering materiall)，例如为含有钛、钽、锆、铪、钨、钼或前述的组合的金属、合金、化合物或介电质。
接着，进行方块150的步骤，其为可选择性地在密封层上进行处理工艺240。处理工艺240近似于图2c中的处理工艺220，其可在密封层230沉积之后进行，以改善密封层230与金属栅极层206a及高介电常数介电层204a之间的界面。可知的是，于图2c中所讨论的处理工艺可以任意组合形式实施。
接着，进行方块160的步骤，其为移除一部分的密封层。在图2e中，可在密封层230上进行例如为干蚀刻技术的蚀刻工艺，使仅有部分的密封层230a残留在高介电常数栅极介电层204a、金属栅极层206a上及部分或全部的多晶硅层208a的侧壁上。值得注意的是，密封层230a可保护高介电常数介电层204a及金属栅极层206a在之后的工艺中避免遭到伤害。如此一来，栅极结构209的完整性即可在各个半导体工艺中仍能保持，且可靠度及装置效能也可因此获得改善。在某些实施例中，处理工艺250可在移除一部分的密封层后进行，以改善密封层230与金属栅极层206a及高介电常数栅极介电层204a之间的界面。处理工艺250近似于图2c的处理工艺220，可知的是，于图2c中所讨论的处理工艺可以任意组合形式实施。
图3显示为半导体装置300，其具有单一膜层的密封层。半导体装置300近似于图2a-图2e中的半导体装置200。因此，在图2a-图2e及图3中类似的元件是以相同的数字表示以使附图清晰简洁。并且，半导体装置300在制造过程中可以进行图2a-图2e中的处理工艺，也可以不用。可知的是，半导体装置300可包含各种可在集成电路中常见的元件，但在此已作简化以使本发明的概念易于明了。
半导体装置300可包含例如为硅基材的半导体基材202。半导体装置可进一步包含隔离结构304，例如公知的为形成在基材302中的浅沟槽隔离(STI)元件，用以隔离基材中的各种有源区域。隔离结构304可由氧化硅、氮化硅、氮氧化硅、氟掺杂玻璃(FSG)和/或已公知的低介电常数材料形成。
半导体装置300可包含具有界面层/高介电常数介电层形成于其中的栅极介电层204a。半导体装置300可进一步包含盖层310，用以调控金属层(对栅极电极)的功函数，以使N型金属氧化物半导体(NMOS)晶体管装置及P型金属氧化物半导体(PMOS)晶体管装置能各自有适当的效能。例如，盖层310可包含LaO、LaSiO、MnO、Al2O3或其他合适材料。盖层310可形成于高介电常数层上或其下。半导体装置300可进一步包含形成于盖层上的金属栅极层206a，及形成于金属栅极层206a上的多晶硅层208a。
在进行栅极蚀刻或图案化工艺之后，密封层320可形成在含金属栅极层206a及栅极介电层204a的栅极结构209的侧壁上。密封层320可通过如图2a-图2e中的形成密封层230a的类似工艺(沉积及干蚀刻)形成。密封层320可为厚度322约为50至150
Figure G2009101674547D00081
的单一膜层。此密封层320可包含氮化硅或氮氧化硅或其他合适介电材料。
半导体装置300可进一步包含由离子注入形成于基材202中的轻掺杂源/漏极区域(lightly doped source/drain；LDD)325。所掺杂的掺质为依据装置的型态决定，例如NMOS或PMOS装置。在进行离子注入之后，轻掺杂区域(LDD)325可为沿着密封层320的外部边缘对齐。如同前述，密封层320可保护高介电常数介电层204a、盖层310及金属栅极层206a，防止于随后进行各种工艺时受到污染或伤害。因此，可保持栅极结构209的完整性以使装置效能及可靠度更佳。并且，值得注意的是，在随后的退火工艺中(例如活化)，在轻掺杂区域325中的掺质会朝着栅极结构209的侧壁扩散，以使每个轻掺杂区域325的一部分会延伸至密封层320的一部分底下。
在形成轻掺杂区域325以后，可以公知的沉积及蚀刻工艺形成传统的间隔物330(也可指源/漏极间隔物)于密封层325上。间隔物330可包含氧化硅或氮化硅。在某些实施例中，间隔物330的厚度332约为200至400间隔物330可用于偏移(offset)源/漏极区340(也指为重掺杂源/漏极区)。源/漏极区340可由离子注入来形成于基材202中。如此，进行离子注入工艺之后，源/漏极区340可为沿着间隔物330的外部边缘对齐。随后，可对半导体装置300进行进一步的工艺以形成各种元件及结构，例如已公知的接触点(contacts)/通孔(vias)、金属层、内连线层、保护层等。
图4显示一半导体装置400具有双重膜层结构的密封层。除了以下所讨论的之外，此半导体装置400可类似于图3中的半导体装置300。因此，在图3及图4中类似的元件是以相同的数字表示以使附图清晰简洁。可知的是，半导体装置400可包含各种在集成电路中常见的元件及结构，但在此已作简化以使本发明的概念易于明了。半导体装置400可包含结构为双重膜层(dualfilm)以取代图3中的单一膜层的密封层。双重密封层的形成为：沉积第一密封层410于栅极结构209上，接着沉积第二密封层于第一密封层上，然后进行例如干蚀刻的蚀刻工艺以形成双重密封层。第一密封层410的厚度约为20至50
Figure G2009101674547D00091
。第一密封层410可包含氧化硅或其他合适材料。第二密封层的厚度约为80至200
Figure G2009101674547D00092
。第二密封层420可包含氮化硅或其他合适材料。此双重密封层的厚度430约为100至240
Figure G2009101674547D00093
半导体装置400可进一步包含由离子注入形成在基材202中的轻掺杂源/漏极(LDD)区325。所掺杂的掺质为依据装置的型态来决定，例如NMOS及PMOS装置。轻掺杂源/漏极(LDD)区325在进行离子注入工艺之后即为沿着双重密封层的第二密封层420的外部边缘对齐。如同前述，双重密封层可保护高介电常数介电层204a、盖层310及金属栅极层206a，以防止于随后进行各种工艺时受到污染或伤害。因此，可保持栅极结构209的完整性以使装置效能及可靠度更佳。并且，值得注意的是，在轻掺杂区域325中的掺质会朝着栅极结构209的侧壁扩散，以使每个轻掺杂区域325的一部分会延伸至双重密封层的一部分底下。
在形成轻掺杂源/漏极区(LDD)之后，可以公知的沉积及蚀刻工艺形成传统的间隔物330(也可指源/漏极间隔物)于第二密封层420上。间隔物330可包含氧化硅或氮化硅。在某些实施例中，间隔物330的厚度332约为在200至400
Figure G2009101674547D00094
之间。间隔物330可用于偏移源/漏极区340(也可指为重掺杂源/漏极区)。公知的为此源/漏极区340可由离子注入形成于基材202中。如此，源/漏极区340在进行离子注入工艺之后即为沿着间隔物330的外部边缘对齐。随后，可对半导体装置400进行进一步的工艺以形成各种元件及结构，例如已公知的接触点(contacts)/通孔(vias)X金属层、内连线层、保护层等。
图5a至图5b为制造具有梯度组成的密封层的半导体装置500的剖面图。此半导体装置类似于图2a至图4中的半导体装置200、300、400。因此，在图2a至图4中类似的元件是以相同的数字表示以使附图清晰简洁。值得注意的是，具有梯度组成的密封层可应用在源/漏极间隔物(图3中的330)上以提供源/漏极间隔物具有梯度组成。在图5a中，接下来为进行栅极蚀刻及图案化以形成含界面层/高介电常数的栅极介电层204a、金属栅极层206a及多晶硅层208的栅极结构。密封层510可由化学气相沉积、等离子体辅助型化学气相沉积(PECVD)、原子层沉积(ALD)或其他合适沉积工艺形成。在沉积过程中，可调整工艺条件(例如前驱物)以形成具有梯度组成的密封层510，换句话说，密封层510在界面层512(或内部边缘)的组成(或浓度)可异于在顶部表面514(或外部边缘)中的组成。此不同的组成可提供界面层512及顶部表面514不同的功能性。此材料的使用及其在界面层及顶部表面的组成将会于图8至图11图中作讨论。密封层510在界面层512的组成可提供与金属栅极206a及含界面层/高介电常数的栅极介电层204a有较佳的界面(例如较佳的黏合性)。密封层510在顶部表面514中的组成可提供在随后工艺中对于污染有更佳的屏障(例如阻挡氧的扩散)。
在图5b中，可以如前述的干蚀刻等蚀刻工艺来移除部分的密封层510。如此一来，可形成具有梯度组成的密封层510a，其在界面层512具有较佳的黏合性即在顶部表面514具有较佳的阻障能力。密封层510在顶部表面514中的组成可提供在随后工艺中对于污染有更佳的屏障(例如阻挡氧的扩散)。
图6a至图6b为具有梯度组成的另一种密封层结构的半导体装置600的工艺剖面图。此半导体装置类似于图2a至图4中的半导体装置200、300、400。因此，在图2a至图4及图6a-图6b中类似的元件是以相同的数字表示以使附图清晰简洁。值得注意的是，具有梯度组成的密封层可应用在源/漏极间隔物(图3中的330)上以提供源/漏极间隔物具有梯度组成。在图6a中，接下来为进行栅极蚀刻及图案化以形成含界面层/高介电常数的栅极介电层204a、金属栅极层206a及多晶硅层208的栅极结构。具有多层且不同组成的薄膜610、620、630可形成于栅极结构及基材202上。多层薄膜610、620、630可共同构成梯度组成。此多层薄膜610、620、630可由化学气相沉积(CVD)、等离子体辅助型化学气相沉积(PECVD)、原子层沉积(ALD)或其他合适沉积工艺形成。薄膜630可包含在随后工艺中对于污染有更佳的屏障(例如阻挡氧的扩散)的组成。薄膜610可包含提供与金属栅极206a及含界面层/高介电常数的栅极介电层204a有较佳的界面(例如较佳的黏合性)的组成。薄膜620可包含介于薄膜610及薄膜630间的组成。此材料的使用及其在界面层及顶部表面的组成将会于图8至图11中作讨论。
在图6b中，可由如前述的干蚀刻等蚀刻工艺移除部分的多层薄膜610、620、630。如此一来，可形成具有梯度组成的密封层610a，其中薄膜610a在界面层表面有较佳的黏合性，薄膜620提供在薄膜610及630之间提供良好的过渡。密封层510在顶部表面514中具有更佳的屏障能力。也可使用其他种类的结构，例如含有梯度组成的4层、5层、6层等多层薄膜。
图7a至图7b为具有梯度组成的另一种密封层结构的半导体装置700的工艺剖面图。此半导体装置类似于图2至图4中的半导体装置200、300、400。因此，在图2a至图4及图7a-图7b中类似的元件是以相同的数字表示以使附图清晰简洁。值得注意的是，具有梯度组成的密封层可应用在源/漏极间隔物(图3中的330)上以提供源/漏极间隔物具有梯度组成。在图7a图中，接下来为进行栅极蚀刻及图案化以形成含界面层/高介电常数的栅极介电层204a、金属栅极层206a及多晶硅层208的栅极结构。密封层710可由化学气相沉积、等离子体辅助型化学气相沉积(PECVD)、原子层沉积(ALD)或其他合适沉积工艺形成，并可以如前述的例如为干蚀刻等蚀刻工艺来移除部分的密封层710。
在图7b中，可在密封层710上进行处理工艺720以使均匀的密封层转变成具有梯度组成的密封层710a。如此一来，密封层710a在界面(或内部边缘)722的组成不同于在顶部表面(或外部边缘)724中的组成。此不同的组成可提供界面722及顶部表面724有不同的功能性。密封层710a在界面(或内部边缘)722的组成提供与金属栅极206a及含界面层/高介电常数的栅极介电层204a较佳的界面(例如较佳的黏合性)。密封层710a在顶部表面724中的组成可提供在随后工艺中对于污染有更佳的屏障(例如阻挡氧的扩散)。
在某些实施例中，处理工艺720可包含使用例如为氨气或氮气的气体的热氮化工艺以使氮混杂进入顶部表面724中。在其他实施例中，处理工艺720可包含等离子体氮化工艺以使氮混杂进入顶部表面中。在更其他实施例中，处理工艺720可包含在进行顶部表面氮化之后或之后，进行氧气退火以改善界面712。
在以上图5a至图7b的讨论中，密封层具有梯度组成以提供在密封层的界面及顶部表面有不同的功能性。如此，包含金属栅极及界介电常数介电质的栅极堆叠的完整性可在整个工艺中得以保持，因此可改善装置效能及可靠度。并且，可使用各种材料及浓度以达到图8至图11所讨论的目的。值得注意的是，在此仅有数个范例，其他同样具有梯度组成的密封层也可同样适用于本发明。
图8为氮化硅密封层从界面802至顶部表面804的梯度组成图800。曲线810显示为氮在密封层的界面802的浓度高于在顶部表面804的浓度，且氮在界面及顶部表面的间的分布呈梯度分布。在界面802中有更多的氮可提供与金属栅极及高介电常数介电质有更佳的界面品质。曲线820显示为硅在密封层的界面802的浓度低于在顶部表面804的浓度，且硅在界面及顶部表面间的分布成梯度分布。如此，在顶部表面具有富含硅的氮化硅804可提供较佳的屏障来阻挡氧的扩散并防止在随后工艺遭到污染。
图9为氮氧化硅密封层从界面902至顶部表面904的梯度组成图900。曲线910显示为氧在密封层的界面902的浓度高于在顶部表面904的浓度，且氧在界面及顶部表面之间的分布呈梯度分布。在界面902中有更多的氮可减少高介电常数界面陷阱(high-k interface traps)而具有较佳的界面品质。曲线920为氮在密封层的界面902的浓度低于在顶部表面904的浓度，且氮在界面及顶部表面间的分布成梯度分布。如此，在顶部表面具有富含硅的氮化硅904可提供较佳的屏障来阻挡氧的扩散并防止在随后工艺遭到污染。
图10为包含其他元素例如为碳、锗或硅的密封层从界面1002至顶部表面1004的梯度组成图1000。曲线1010为碳、锗或硅在密封层的界面1002的浓度低于在顶部表面1004的浓度，且碳、锗或硅在界面及顶部表面之间的分布呈梯度分布。如此，含有碳、锗或硅的梯度组成的密封层可如前述，在界面1002及顶部表面1004具有不同的功能性。
图11为包含其他金属物质例如为钽、钛、铪、锆、钨、钼或前述的组合的氧气收集密封层从界面1102至顶部表面1104的梯度组成图1100。曲线1110为这些金属物质在密封层的界面1102的浓度高于在顶部表面1104的浓度，且在界面及顶部表面之间的分布呈梯度分布。如此，含有金属物质的梯度组成的密封层可如前述，在界面1102及顶部表面1104具有不同的功能性。
本发明在此于各种实施例中达到了不同的功效。而可以知道的是，在此所揭示的各种实施例中达到不同的功效，但并不需全部的实施例都满足特定的功效。例如，本发明揭示提供简单且具有经济效益的密封结构及方法，以维持金属栅极高介电常数介电质的完整性，并因此改善了装置效能及可靠度。在此提供的方法及装置可轻易的与现有的化学机械研磨工艺作整合，因此可应用于未来及更先进的技术中。在某些实施例中，以单一膜层的结构作为密封层，或在其他实施例中，以多重膜层的结构作为密封层。在某些其他实施例中，密封层可包含梯度组成以使在界面及顶部表面能提供不同的功能。在其他实施例中，可控制此梯度组成的轮廓，于侧壁及底部有较低的浓度以有较佳的界面品质，且在顶部表面有较高的浓度以有较佳的污染抵抗能力。在此所提供的各种密封结构，可保护含金属栅极及高介电常数的栅极介电质于随后工艺中避免受到例如酸蚀、氧化、氮化等伤害和/或污染。
在某些实施例中，本发明所提供的方法也可以适用于前栅极工艺、后栅极工艺或混成工艺(hybrid process)。在前栅极工艺中，首先可形成真的金属栅极结构，然后进行一般的工艺来制造最后的装置。在后栅极工艺中，首先为先形成虚置多晶硅栅极，然后进行一般的工艺直到沉积层间介电层，随后将虚置多晶硅栅极移除并将其替换为真的金属栅极。在混成工艺中，首先可形成一个装置(NMOS或PMOS装置)中的金属栅极，而另一个装置(PMOS或NMOS装置)的金属栅极则于最后才形成。
虽然本发明已以数个较佳实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作任意的更动与润饰，因此本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (15)

1.一种半导体装置，包含：
一半导体基材；以及
一形成在该基材上的晶体管，该晶体管包含：
一具有高介电常数介电质及金属栅极的栅极堆叠；
一形成在该栅极堆叠的侧壁上的密封层，该密封层具有一内部边缘及外部边缘，该内部边缘与该栅极堆叠的侧壁相接；
一形成在该密封层的外部边缘的间隔物；及
一设置在该栅极堆叠两侧的源/漏极区，该源/漏极区包含一沿着该密封层的外部边缘对齐的轻掺杂源/漏极区。
2.如权利要求1所述的半导体装置，其中该源/漏极区还包含沿着该间隔物的外部边缘对齐的一重掺杂源/漏极区。
3.如权利要求1所述的半导体装置，其中该密封层包含氮化硅及氮氧化硅其中之一。
4.如权利要求1所述的半导体装置，其中该密封层包含一多膜层结构。
5.如权利要求4所述的半导体装置，其中该多层膜结构包含至少一第一膜层具有一第一浓度的介电材料及具有一第二浓度的该介电材料，该第二浓度与该第一浓度不相同。
6.如权利要求1所述的半导体装置，其中该密封层包含一由该内部边缘至该外部边缘的梯度组成。
7.如权利要求6所述的半导体装置，其中该密封层包含一硅浓度于该外部边缘较该内部边缘为高的氮化硅、一氮浓度于该内部边缘较该外部边缘为高的氮化硅、一氧浓度于该内部边缘较该外部边缘为高的氮氧化硅及一氮浓度于该外部边缘较该内部边缘为高的氮氧化硅其中之一。
8.如权利要求6所述的半导体装置，其中该密封层包含一金属物质浓度于该内部边缘较该外部边缘为高的介电质，其中该金属物质包含钛、钽、铪、锆、钨、钼或前述的组合。
9.如权利要求6所述的半导体装置，其中该密封层包含碳、锗或硅浓度于该外部边缘较该内部边缘为高的一材料。
10.一种半导体装置，包含：
一半导体基材；以及
一形成在该基材中的晶体管；该晶体管包含：
一具有一界面层、高介电常数介电层及金属层的的栅极堆叠；
一形成在该栅极堆叠的两侧的密封层，该密封层具有一内部边缘及一外部边缘，该内部边缘与该栅极堆叠的侧壁相接合；
一形成在该密封层的外部边缘上的间隔物；及
数个配置在该栅极堆叠的两侧的源/漏极区，每个源/漏极区包含一沿着该密封层的内部边缘的轻掺杂区域及一沿着该间隔物的外部边缘对齐的重掺杂区域；
其中该密封层具有一邻近于该内部边缘的第一组成及具有一邻近于该外部边缘的第二组成，该第一组成与该第二组成不相同。
11.如权利要求10所述的半导体装置，其中该第一组成包含氧化硅及该第二组成包含氮化硅。
12.如权利要求10所述的半导体装置，其中该密封层包含一硅浓度于邻近该外部边缘较邻近该内部边缘为高的氮化硅、一氮浓度于邻近该内部边缘较邻近该外部边缘为高的氮化硅、一氧浓度于邻近该内部边缘较邻近该外部边缘为高的氮氧化硅或一氮浓度于邻近该外部边缘较邻近该内部边缘为高的氮氧化硅。
13.一种半导体装置的制造方法，包含：
提供一半导体基材，具有一高介电常数介电层及一金属层形成于其上；
图案化该高介电常数层及该金属层以形成一具有侧壁的栅极结构；
在该栅极结构上进行一第一处理工艺；
在该栅极结构及该基材上形成一密封层；
在该密封层上进行一第二处理工艺；以及
移除该密封层的一第一部分以使该密封层的一第二部分残留于该栅极结构的侧壁上。
14.如权利要求13所述的半导体装置的制造方法，其中该第一处理工艺及该第二处理工艺包含：
一使用含氮或氧的气体的等离子体处理工艺；
一使用含氮或氧的气体的注入工艺；
一温度低于200℃的低温氧化工艺；
一使用含氮或氧的气体的退火工艺；或
前述的组合。
15.如权利要求13所述的半导体装置的制造方法，还包含在移除该密封层的第一部分之后，在该密封层的第二部分上进行一第三处理工艺，该第三处理工艺与该第一处理工艺或该第二处理工艺的类型相同。
CN2009101674547A 2008-08-25 2009-08-25 半导体装置及其制造方法 Active CN101661958B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US9162908P 2008-08-25 2008-08-25
US61/091,629 2008-08-25
US12/389,535 US8193586B2 (en) 2008-08-25 2009-02-20 Sealing structure for high-K metal gate
US12/389,535 2009-02-20

Publications (2)

Publication Number Publication Date
CN101661958A true CN101661958A (zh) 2010-03-03
CN101661958B CN101661958B (zh) 2012-08-29

Family

ID=41789855

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101674547A Active CN101661958B (zh) 2008-08-25 2009-08-25 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US8193586B2 (zh)
CN (1) CN101661958B (zh)
TW (1) TWI406414B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103069552A (zh) * 2010-08-04 2013-04-24 德克萨斯仪器股份有限公司 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
CN104241110B (zh) * 2013-06-06 2017-04-12 格罗方德半导体公司 利用氟掺杂形成半导体设备结构的方法及半导体设备结构

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8193586B2 (en) * 2008-08-25 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing structure for high-K metal gate
JP2011040561A (ja) * 2009-08-11 2011-02-24 Tokyo Electron Ltd 半導体装置の製造方法。
US8354719B2 (en) * 2010-02-18 2013-01-15 GlobalFoundries, Inc. Finned semiconductor device with oxygen diffusion barrier regions, and related fabrication methods
US9000525B2 (en) 2010-05-19 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for alignment marks
CN102437033A (zh) * 2011-07-22 2012-05-02 上海华力微电子有限公司 在高介电常数金属栅工艺中避免损伤浅沟槽隔离的方法
US8809152B2 (en) 2011-11-18 2014-08-19 International Business Machines Corporation Germanium oxide free atomic layer deposition of silicon oxide and high-k gate dielectric on germanium containing channel for CMOS devices
US20130270647A1 (en) 2012-04-17 2013-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for nfet with high k metal gate
US9035382B2 (en) * 2013-03-13 2015-05-19 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure profile
US9196708B2 (en) 2013-12-30 2015-11-24 Taiwan Semiconductor Manufacturing Co., Ltd Method for forming a semiconductor device structure
CN104064472B (zh) * 2014-06-13 2017-01-25 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
TWI671805B (zh) 2014-06-18 2019-09-11 聯華電子股份有限公司 半導體元件及其製作方法
US9455330B2 (en) 2014-11-21 2016-09-27 International Business Machines Corporation Recessing RMG metal gate stack for forming self-aligned contact
US10868141B2 (en) 2015-12-31 2020-12-15 Taiwan Semiconductor Manufacturing Company Ltd. Spacer structure and manufacturing method thereof
US10658296B2 (en) 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
US10361282B2 (en) * 2017-05-08 2019-07-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a low-K spacer
US10535512B2 (en) * 2017-11-21 2020-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Formation method of semiconductor device with gate spacer
CN110718457B (zh) * 2019-09-26 2022-07-08 天津中环领先材料技术有限公司 一种降低区熔poly背封单抛片边缘晶孔的加工工艺

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904528A (en) * 1997-01-17 1999-05-18 Advanced Micro Devices, Inc. Method of forming asymmetrically doped source/drain regions
US6727148B1 (en) 1998-06-30 2004-04-27 Lam Research Corporation ULSI MOS with high dielectric constant gate insulator
JP2000150873A (ja) * 1998-11-12 2000-05-30 Mitsubishi Electric Corp 半導体装置およびその製造方法
US6451704B1 (en) * 2001-05-07 2002-09-17 Chartered Semiconductor Manufacturing Ltd. Method for forming PLDD structure with minimized lateral dopant diffusion
US20040033677A1 (en) * 2002-08-14 2004-02-19 Reza Arghavani Method and apparatus to prevent lateral oxidation in a transistor utilizing an ultra thin oxygen-diffusion barrier
ITMO20020332A1 (it) * 2002-11-15 2004-05-16 Studio Tecnico 6M Srl Circuito fluidodinamico per la alimentazione di utenze primarie ed ausiliarie con priorita' predefinite.
TW591741B (en) * 2003-06-09 2004-06-11 Taiwan Semiconductor Mfg Fabrication method for multiple spacer widths
US7045431B2 (en) * 2003-12-17 2006-05-16 Texas Instruments Incorporated Method for integrating high-k dielectrics in transistor devices
US7067434B2 (en) * 2003-12-22 2006-06-27 Texas Instruments Incorporated Hydrogen free integration of high-k gate dielectrics
US7163877B2 (en) 2004-08-18 2007-01-16 Tokyo Electron Limited Method and system for modifying a gate dielectric stack containing a high-k layer using plasma processing
US7205186B2 (en) * 2004-12-29 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for suppressing oxide formation
US7226831B1 (en) * 2005-12-27 2007-06-05 Intel Corporation Device with scavenging spacer layer
US20070262399A1 (en) 2006-05-10 2007-11-15 Gilbert Dewey Sealing spacer to reduce or eliminate lateral oxidation of a high-k gate dielectric
CN100552974C (zh) 2006-06-09 2009-10-21 台湾积体电路制造股份有限公司 半导体元件及其形成方法
US7768079B2 (en) * 2007-09-26 2010-08-03 Intel Corporation Transistors with high-k dielectric spacer liner to mitigate lateral oxide encroachement
US8193586B2 (en) * 2008-08-25 2012-06-05 Taiwan Semiconductor Manufacturing Company, Ltd. Sealing structure for high-K metal gate

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103069552A (zh) * 2010-08-04 2013-04-24 德克萨斯仪器股份有限公司 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
CN103069552B (zh) * 2010-08-04 2017-02-15 德克萨斯仪器股份有限公司 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管
CN104241110B (zh) * 2013-06-06 2017-04-12 格罗方德半导体公司 利用氟掺杂形成半导体设备结构的方法及半导体设备结构

Also Published As

Publication number Publication date
CN101661958B (zh) 2012-08-29
US8193586B2 (en) 2012-06-05
US20100044803A1 (en) 2010-02-25
US20120225529A1 (en) 2012-09-06
TW201010083A (en) 2010-03-01
TWI406414B (zh) 2013-08-21
US8450161B2 (en) 2013-05-28

Similar Documents

Publication Publication Date Title
CN101661958B (zh) 半导体装置及其制造方法
CN101950756B (zh) n型场效应晶体管、其金属栅极及其制造方法
US8772147B2 (en) Spacer structures of a semiconductor device
CN102103994B (zh) 高介电常数介电层和/或金属栅极元件的制造方法
CN101677087B (zh) 半导体元件的制法
US7344934B2 (en) CMOS transistor and method of manufacture thereof
US8390080B2 (en) Transistor with dopant-bearing metal in source and drain
US8324090B2 (en) Method to improve dielectric quality in high-k metal gate technology
US8258546B2 (en) High-k metal gate device
US9105692B2 (en) Method of fabricating an interconnection structure in a CMOS comprising a step of forming a dummy electrode
US9633856B2 (en) Method of forming a singe metal that performs N and P work functions in high-K/metal gate devices
US20100052066A1 (en) structure and method for a cmos device with doped conducting metal oxide as the gate electrode
CN102104061A (zh) 用于场效应晶体管的栅极电极以及场效应晶体管
CN101685800A (zh) 半导体装置的制造方法
CN101789397A (zh) 半导体装置的制造方法
US20060252264A1 (en) Semiconductor device and manufacturing method thereof
JP2000332237A (ja) 半導体装置の製造方法
US20050272193A1 (en) Method for manufacturing semiconductor device
CN103094214B (zh) 制作半导体器件的方法
US6555438B1 (en) Method for fabricating MOSFETs with a recessed self-aligned silicide contact and extended source/drain junctions
CN101667594A (zh) 半导体元件及其制法
US20110117734A1 (en) Method of Fabricating High-K Poly Gate Device
US20090057786A1 (en) Semiconductor device and method of manufacturing semiconductor device
US6432785B1 (en) Method for fabricating ultra short channel PMOSFET with buried source/drain junctions and self-aligned silicide
US11705455B2 (en) High voltage extended drain MOSFET (EDMOS) devices in a high-k metal gate (HKMG)

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant