CN101635311B

CN101635311B - 一种多阈值场mosfet和多阈值场mosfet组

Info

Publication number: CN101635311B
Application number: CN2009100527080A
Authority: CN
Inventors: 黎坡; 张拥华; 周建华; 彭树根
Original assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Current assignee: Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date: 2009-06-09
Filing date: 2009-06-09
Publication date: 2011-01-19
Anticipated expiration: 2029-06-09
Also published as: CN101635311A

Abstract

一种多阈值场MOSFET和多阈值场MOSFET组，属于金属氧化物半导体场效应晶体管技术领域。多阈值场MOSFET包括栅电极、栅介质层、沟道区域、源极、漏极以及半导体衬底，所述栅介质层为浅沟槽隔离介质层，所述栅电极构图置于栅介质层之上，所述栅介质层包括被栅电极覆盖的第一部分栅介质层和未被栅电极覆盖的第二部分栅介质层，通过栅电极的构图，调整第二部分栅介质层与第一部分栅介质层的面积比，导致单位面积电容Cox变化来确定所述多阈值场MOSFET的阈值电压。该多阈值场MOSFET具有阈值电压易于实现变化的特点。以若干个该多阈值场MOSFET组成的多阈值场MOSFET组具有不同阈值电压的特性同时，制造工艺简单、成本低。

Description

一种多阈值场MOSFET和多阈值场MOSFET组

技术领域

本发明属于金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor-Field-Effect-Transistor，MOSFET)技术领域，具体涉及一种多阈值场MOSFET(Multi-Vth Field MOSFET)和多阈值场MOSFET组，尤其涉及一种通过构图调整在STI(Shallow Trench Insulator，浅沟槽隔离层)层上的栅电极的图形来确定其阈值电压的多阈值场MOSFET。

背景技术

MOSFET是集成电路中的基本元器件之一，其基本物理原理已经被行业技术人员熟知。以下公式(1)中列出了MOSFET的阈值电压(Vth)的计算公式。

公式(1)中，Vth为阈值电压，ψ_FB为平带电压，

为费米势差，N_A为沟道衬底区域掺杂浓度(该公式为NMOSFET的计算公式)，ε为介电常数，C_OX为单位面积电容。根据以上计算公式，阈值电压的大小主要和ψ_FB、

N_A、C_OX四个因素相关，在MOSFET管的结构参数(如沟道掺杂浓度、栅电极材料、栅氧化层厚度等)固定的情况下，其阈值电压是可以唯一确定的。

多阈值场MOSFET是MOSFET中的一种，它是应用STI层作为MOS管的栅介质层。图1所示为现有技术的多阈值场MOSFET的结构示意图。如图1所示，该多阈值场MOSFET 100包括栅电极110、栅介质层120、沟道区域130、源极(Source)140、漏极(Drain)150以及半导体衬底160。以衬底为P型为例，栅电极110上加正向电压，会在沟道区域130出现反型电荷层，形成图中虚线所示的沟道。这种多阈值场MOSFET应用于ESD(Electro-StaticDischarge，静电放电)等领域，常常在不同的应用条件下，需要不同阈值电压的特性。为形成不同阈值电压的图1所示的多阈值场MOSFET，现有技术是通过掺杂改变沟道区域130的掺杂浓度来实现Vth变化，也即采用公式(1)中的N_A作为变化因子来实现Vth变化。因此，为实现Vth变化，需要增加额外的沟道区域130的掺杂步骤。本领域技术人员习知，在上述掺杂步骤中，过程相对复杂，可能需要增加额外的掩膜版，并且N_A难以精确控制，从而导致Vth难以精确控制。

发明内容

本发明要解决的技术问题是，为避免通过该变沟道区域掺杂浓度方式来实现多阈值的多阈值场MOSFET，而提出一种阈值电压易于实现变化的多阈值场MOSFET。

为解决以上技术问题，本发明提供的多阈值场MOSFET，包括栅电极、栅介质层、沟道区域、源极、漏极以及半导体衬底，所述栅介质层为浅沟槽隔离介质层，所述栅电极构图形成于栅介质层的正上方，所述栅介质层包括被栅电极覆盖的第一部分栅介质层和未被栅电极覆盖的第二部分栅介质层，通过栅电极的构图修改第二部分栅介质层与第一部分栅介质层的面积比，以调整所述多阈值场MOSFET的阈值电压。

根据本发明提供的多阈值场MOSFET，其中，所述栅介质层为SiO₂或Si₃N₄。所述栅介质层的厚度范围为0.2到2um。所述栅电极为多晶硅栅电极或金属栅电极。

根据本发明提供的多阈值场MOSFET，其中，通过所述栅电极构图形成若干条间隙，间隙之下的栅介质层为第二部分栅介质层。所述间隙相互平行，每个间隙的间距相等。在其中一实施例中，所述间隙平行于多阈值场MOSFET的沟道的长的方向；在其中又一实施例中，所述间隙平行于多阈值场MOSFET的沟道的宽的方向；在再一实施例中，所述间隙与多阈值场MOSFET的沟道的长的方向成一定角度θ，0°＜θ＜90°。

根据本发明提供的多阈值场MOSFET，其中，所述栅电极作为一个整体连续分布于栅介质层的正上方，栅电极的面积小于栅介质层的面积。

本发明同时提供一种由以上发明提供的多阈值场MOSFET组成的多阈值场MOSFET组T，所述多阈值场MOSFET的栅介质层为浅沟槽隔离介质层；每个多阈值场MOSFET的栅电极构图形成于多阈值场MOSFET的栅介质层的正上方，所述栅介质层包括被栅电极覆盖的第一部分栅介质层和未被栅电极覆盖的第二部分栅介质层；每个多阈值场MOSFET之间，除栅电极的构图相差异外，其它结构参数均相同；通过每个多阈值场MOSFET的栅电极的构图，修改每个多阈值场MOSFET的第二部分栅介质层与第一部分栅介质层的面积比，以调整多阈值场MOSFET组中每个多阈值场MOSFET的阈值电压。

根据本发明提供的多阈值场MOSFET组，其中，每个多阈值场MOSFET的栅电极均通过在同一掩膜版上实现其栅电极的构图差异、并通过同一刻蚀步骤刻蚀形成。所述栅介质层的厚度范围为0.2到2um。通过所述栅电极通过构图可以形成若干条间隙，间隙之下的栅介质层为第二部分栅介质层。所述间隙相互平行，每个间隙的间距相等。所述间隙的间距与栅介质层的厚度的比值范围为0.01至3。

本发明的技术效果是，通过对栅电极构图，修改未被栅电极覆盖的第二部分栅介质层与被栅电极覆盖的第一部分栅介质层的面积比，可以导致单位面积电容Cox变化，从而致使其阈值电压变化；因此，该多阈值场MOSFET具有阈值电压易于实现变化的特点。进一步，以若干个该多阈值场MOSFET组成的多阈值MOSFET具有多阈值的特性同时，其可以通过同一掩膜版上实现若干个多阈值场MOSFET的栅电极的构图差异，并可以在同一次刻蚀中完成，因此制造工艺简单、成本低。

附图说明

图1是现有技术的多阈值场MOSFET的结构示意图；

图2是本发明第一实施例的多阈值场MOSFET结构的俯视图；

图3是本发明第一实施例的多阈值场MOSFET结构的截面图；

图4是本发明第二实施例的多阈值场MOSFET结构的俯视图；

图5是本发明第二实施例的多阈值场MOSFET结构的截面图；

图6是本发明第三实施例的多阈值场MOSFET结构的俯视图；

图7是本发明第三实施例的多阈值场MOSFET结构的截面图；

图8是本发明第四实施例的多阈值场MOSFET结构的俯视图；

图9是本发明第四实施例的多阈值场MOSFET结构的截面图；

图10是本发明第五实施例的多阈值场MOSFET结构的俯视图；

图11是本发明第五实施例的多阈值场MOSFET结构的截面图；

图12是本发明提供的多阈值场MOSFET组实施例的结构的俯视图；

图13是本发明提供的多阈值场MOSFET组实施例的结构的截面图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面结合附图对本发明作进一步的详细描述。

图2所示为本发明第一实施例的多阈值场MOSFET结构的俯视图，图3所示为本发明第一实施例的多阈值场MOSFET结构的截面图，该截面图为图2中A-A处的截面图。如图2、图3所示，多阈值场MOSFET 200包括栅电极、栅介质层220、沟道区域230、源极(Source)240、漏极(Drain)250以及半导体衬底260，以N型的多阈值场MOSFET为例，半导体衬底260为P型掺杂半导体，对半导体衬底260进一步P型掺杂形成沟道区域230。栅介质层220为浅沟槽隔离介质层，既用作半导体衬底260上的其它器件之间的电隔离，又用作该多阈值场MOSFET的栅介质层。栅介质层220可以为SiO₂或Si₃N₄，其厚度为d，厚度范围为0.2到2um。对沟道区域230进行P型重掺杂，形成多阈值场MOSFET的源极240和漏极250，源极240和漏极250分布于栅介质层220两侧，其具体的深度不受本发明限制。栅电极通过光刻、刻蚀构图形成于栅介质层220之上；在该实施例中，栅电极的图像形状如图2的俯视图所示，栅电极分为两部分210a和210b，210a和210b均为方块状，210a和210b之间在沟道的宽方向形成一条间隙，其间隙距离为m，因此，栅电极将栅介质层220分成被栅电极覆盖的部分和未被栅电极覆盖的部分，210a和210b覆盖的部分定义为第一部分栅介质层，210a和210b未覆盖的部分定义为第二部分栅介质层。在栅电极210a、210b施加大于阈值电压的正向栅偏压时，会在沟道区域230与栅介质层220交界的地方反型形成N型载流子累积区，从而栅介质层两旁的源极和漏极之间施加源漏偏压后，会形成导电沟道(图中虚线箭头所示)。根据背景技术中关于MOSFET的原理介绍，其阈值电压Vth的一个重要影响因子就是单位面积电容C_OX，由上所述，由于栅电极210a、210b之间的间隙的存在，单位面积电容密度降低，从而降低了C_OX，相比栅电极全覆盖栅介质层的多阈值场MOSFET，其单位面积电容C_OX下降，从而阈值电压Vth上升。210a、210b之间的间隙距离越大，第二部分栅介质层与第一部分栅介质层面积比越大，单位面积电容C_OX越小，其阈值电压Vth越大。其单位面积电容C_OX的变化，也可以从栅介质层的有效厚度去理解，如图3中所示，如果栅电极全覆盖栅介质层220，其P点的有效厚度为d，但是，如果P点正上方不覆盖栅电极时，其有效厚度变为d1，d1大于d，根据电容计算公式可知，单位面积电容C_OX值下降，阈值电压Vth增大。该实施例中，只是给出了N型的多阈值场MOSFET结构的阈值电压调整的物理原理解释，P型的多阈值场MOSFET结构的阈值电压调整的物理原理解释可以依此类推。较优地，栅电极210a、210b之间的间隙的间距m与栅介质层220的厚度d的比值范围为0.01至3。栅电极可以为多晶硅栅电极，也可以为金属栅电极。

图4所示为本发明第二实施例的多阈值场MOSFET结构的俯视图，图5所示为本发明第二实施例的多阈值场MOSFET结构的截面图，该截面图为图4中A-A处的截面图。如图4、图5所示，多阈值场MOSFET 300包括栅电极、栅介质层320、沟道区域330、源极340、漏极350以及半导体衬底360。该实施例与图2、图3所示第一实施例的主要差异在于栅电极的构图图形差异，该实施例中，栅电极分为310a、310b、310c三部分，310a、310b之间存在间隙，310b、310c之间存在间隙，间距均为m，间隙之间相互平行。该多阈值场MOSFET 300与多阈值场MOSFET200的原理相同，但是由于间隙面积的增加，第二部分栅介质层(未被栅电极覆盖的部分)面积增加，单位面积电容C_OX值下降，阈值电压Vth增大。因此，多阈值场MOSFET的阈值电压的调整，也可以通过栅电极构图增加栅电极的间隙来实现。

图6所示为本发明第三实施例的多阈值场MOSFET结构的俯视图，图7所示为本发明第三实施例的多阈值场MOSFET结构的截面图，该截面图为图6中A-A处的截面图。如图6、图7所示，多阈值场MOSFET 400包括栅电极410、栅介质层420、沟道区域430、源极440、漏极450以及半导体衬底460，该实施例与图2、图3所示第一实施例的主要差异在于栅电极的构图图形差异。该实施例中，栅电极410作为一个整体连续分布于栅介质层420的正上方，但是栅电极410并不完全覆盖栅介质层420，如图6、图7所示，栅电极410的面积小于栅介质层420面积，栅电极410与源极或与漏极之间的距离为m，栅电极410与源极或与漏极之间的距离为m与栅介质层420的厚度d的比值范围为0.01至3。该多阈值场MOSFET 400与多阈值场MOSFET200的原理相同，由于栅电极410的图形尺寸的调整、导致m增加，第二部分栅介质层(未被栅电极覆盖的部分)面积增加，单位面积电容C_OX值下降，阈值电压Vth增大。

图8所示为本发明第四实施例的多阈值场MOSFET结构的俯视图，图9所示为本发明第四实施例的多阈值场MOSFET结构的截面图，该截面图为图8中A-A处的截面图。如图8、图9所示，多阈值场MOSFET 600包括栅电极、栅介质层620、沟道区域630、源极640、漏极650以及半导体衬底660。该实施例与图4、图5所示实施例的主要差异在于栅电极的构图图形差异，在图4、图5中，栅电极310a、310b、310c之间的间隙平行于沟道的宽的方向(即图中的上下方向)分布，而在图8、图9中，栅电极610a、610b、610c之间的间隙不平行于沟道的宽的方向，也不平行于沟道的长的方向，其间隙与沟道的长方向的夹角为θ，0°＜θ＜90°。在其它结构参数相同的情况下，即使间隙距离m值相同，但是由于第二部分栅介质层(未被栅电极覆盖的部分)与第一部分栅介质层(被栅电极覆盖的部分)的面积比有所差异，其阈值电压Vth也是不相同的。图4、图5所示第二实施例相比图8、图9所示第四实施例，相对更加方便容易根据栅电极构图修改来准确调整多阈值场MOSFET的阈值电压Vth。

图10所示为本发明第五实施例的多阈值场MOSFET结构的俯视图，图11所示为本发明第五实施例的多阈值场MOSFET结构的截面图，该截面图为图10中A-A处的截面图。如图10、图11所示，多阈值场MOSFET 700包括栅电极、栅介质层720、沟道区域730、源极740、漏极750以及半导体衬底760。该实施例与图4图5所示第二实施例的主要差异也在于栅电极的构图图形差异，在图4、图5中，栅电极310a、310b、310c之间的间隙是平行于沟道的宽的方向(即图中的上下方向)分布的，而在图10、图11中，栅电极710a、710b、710c之间的间隙平行于沟道的长的方向。

图12所示为本发明提供的多阈值场MOSFET组实施例的结构的俯视图，图13所示为本发明提供的多阈值场MOSFET组实施例的结构的截面图，该截面图为图12中A-A处的截面图。多阈值场MOSFET组实际上是形成于同一半导体衬底上的多个多阈值场MOSFET，只是多阈值场MOSFET之间的阈值存在差异。现有技术图1所示的多阈值场MOSFET结构组成形成多阈值场MOSFET组时，由于每个多阈值场MOSFET的沟道区域的掺杂浓度N_A不一样才能形成多阈值，因此，需要经过在多掩膜版条件下、多步骤的掺杂来实现，其制造工艺相对复杂，成本高。如图12、图13所示，该多阈值场MOSFET组500由图2所示第一实施例的多阈值场MOSFET 501和图4所示第二实施例的多阈值场MOSFET 502组成。多阈值场MOSFET 501包括栅电极、栅介质层522、沟道区域531、源极541、以及漏极551，多阈值场MOSFET 502包括栅电极、栅介质层522、沟道区域532、源极542、以及漏极552，多阈值场MOSFET 501和多阈值场MOSFET502共同形成于半导体衬底560上，多阈值场MOSFET 501和多阈值场MOSFET502之间的其它器件未在图中示意给出。多阈值场MOSFET501和多阈值场MOSFET502之间，除栅电极的构图差异外，其它结构参数均相同，例如，栅介质层的材料和厚度、衬底的掺杂浓度、源极和漏极的电阻率、栅电极的材料和厚度等等；在该实施例中，栅电极的图像形状如图12所示，多阈值场MOSFET 501的栅电极分为两部分511a和511b，511a和511b均为方块状，511a和511b，之间在沟道的宽方向形成一条间隙，其间隙距离为m，因此，栅电极将栅介质层521分成被栅电极覆盖的部分和未被栅电极覆盖的部分，511a和511b覆盖的部分定义为第一部分栅介质层，511a和511b未覆盖的部分定义为第二部分栅介质层；多阈值场MOSFET 502的栅电极分为两部分512a、512b和512c，512a、512b和512c均为方块状，512a、512b和512c之间在沟道的宽方向形成两条间隙，其间隙距离为m，因此，栅电极将栅介质层522分成被栅电极覆盖的部分和未被栅电极覆盖的部分，512a、512b和512c覆盖的部分定义为第一部分栅介质层，512a、512b和512c未覆盖的部分定义为第二部分栅介质层。因此，多阈值场MOSFET501和多阈值场MOSFET502之间通过电极的构图差异，实现了其第二部分栅介质层与第一部分栅介质层的面积比的差异，结合图2、图3所示第一实施例中的物理解释可知，多阈值场MOSFET 502的阈值电压大于多阈值场MOSFET501的阈值电压，因此，该多阈值场MOSFET组具有两个不同的阈值电压的多阈值场MOSFET501、502。图12、图13所示实施例中，只包括了两个多阈值场MOSFET，但具体多阈值场MOSFET的数量不受本发明限制。

继续如图12和图13所示，该实施例的多阈值场MOSFET组相比现有技术的多阈值场MOSFET组，可以通过同一掩膜版上实现若干个多阈值场MOSFET的栅电极的构图，并可以在同一次刻蚀中完成。因此，该多阈值场MOSFET组具有制造工艺简单、成本低的特点。

在不偏离本发明的精神和范围的情况下还可以构成许多有很大差别的实施例。应当理解，除了如所附的权利要求所限定的，本发明不限于在说明书中所述的具体实施例。

Claims

1.一种多阈值场MOSFET，包括栅电极、栅介质层、沟道区域、源极、漏极以及半导体衬底，所述栅介质层为浅沟槽隔离介质层，其特征在于，所述栅电极构图形成于栅介质层之上，所述栅介质层包括被栅电极覆盖的第一部分栅介质层和未被栅电极覆盖的第二部分栅介质层，通过栅电极的构图修改第二部分栅介质层与第一部分栅介质层的面积比，以调整所述多阈值场MOSFET的阈值电压。

2.根据权利要求1所述的多阈值场MOSFET，其特征在于，所述栅介质层为SiO₂或Si₃N₄。

3.根据权利要求1所述的多阈值场MOSFET，其特征在于，所述栅介质层的厚度范围为0.2到2微米。

4.根据权利要求1所述的多阈值场MOSFET，其特征在于，通过所述栅电极通过构图形成若干条间隙，间隙之下的栅介质层为第二部分栅介质层。

5.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙平行于多阈值场MOSFET的沟道的长的方向。

6.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙平行于多阈值场MOSFET的沟道的宽的方向。

7.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙与多阈值场MOSFET的沟道的长的方向成一定角度θ，0°＜θ＜90°。

8.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙的间距与栅介质层的厚度的比值范围为0.01至3。

9.根据权利要求4所述的多阈值场MOSFET，其特征在于，所述间隙相互平行，每个间隙的间距相等。

10.根据权利要求1所述的多阈值场MOSFET，其特征在于，所述栅电极作为一个整体连续分布于栅介质层的正上方，栅电极的面积小于栅介质层的面积。

11.根据权利要求1所述的多阈值场MOSFET，其特征在于，所述栅电极为多晶硅栅电极或金属栅电极。

12.一种由多个权利要求1所述的多阈值场MOSFET组成的多阈值场MOSFET组，所述多阈值场MOSFET的栅介质层为浅沟槽隔离介质层；其特征在于，每个多阈值场MOSFET的栅电极构图形成于多阈值场MOSFET的栅介质层之上，所述栅介质层包括被栅电极覆盖的第一部分栅介质层和未被栅电极覆盖的第二部分栅介质层；每个多阈值场MOSFET之间，除栅电极的构图相差异外，其它结构参数均相同；通过每个多阈值场MOSFET的栅电极的构图，修改每个多阈值场MOSFET的第二部分栅介质层与第一部分栅介质层的面积比，以调整多阈值场MOSFET组中每个多阈值场MOSFET的阈值电压。

13.根据权利要求12所述的多阈值场MOSFET组，其特征在于，每个多阈值场MOSFET的栅电极均通过在同一掩膜版上实现其栅电极的构图差异、并通过同一刻蚀步骤刻蚀形成。

14.根据权利要求12所述的多阈值场MOSFET组，其特征在于，所述栅介质层的厚度范围为0.2到2微米。

15.根据权利要求12所述的多阈值场MOSFET组，其特征在于，通过所述栅电极通过构图形成若干条间隙，间隙之下的栅介质层为第二部分栅介质层。

16.根据权利要求15所述的多阈值场MOSFET组，其特征在于，所述间隙相互平行，每个间隙的间距相等。

17.根据权利要求15所述的多阈值场MOSFET组，其特征在于，所述间隙的间距与栅介质层的厚度的比值范围为0.01至3。