CN101916721A - 改善60纳米以下高压器件阈值电压变化曲线的方法 - Google Patents
改善60纳米以下高压器件阈值电压变化曲线的方法 Download PDFInfo
- Publication number
- CN101916721A CN101916721A CN2010102356826A CN201010235682A CN101916721A CN 101916721 A CN101916721 A CN 101916721A CN 2010102356826 A CN2010102356826 A CN 2010102356826A CN 201010235682 A CN201010235682 A CN 201010235682A CN 101916721 A CN101916721 A CN 101916721A
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- gate dielectric
- gate electrode
- high tension
- tension apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明揭示了改善60纳米以下高压器件阈值电压沿着沟道长度变化曲线的方法，其特征在于，包括：在半导体衬底上形成栅介质层；在栅介质层上形成栅电极，其中，栅电极具有多个间隙，将栅电极分隔为多个部分，栅电极的这些部分将栅介质层分成第一部分栅介质层和第二部分栅介质层，其中第一部分栅介质层为栅介质层被栅电极覆盖的部分，第二部分栅介质层为栅介质层未被栅电极覆盖的部分，其中在高压器件的沟道宽度方向上，每个间隙的宽度均衡。本发明的方法通过对栅电极构图的修改调整了随着高压器件长度改变，阈值电压的变化曲线，使得设计者即使在小尺寸的高压器件的设计中，也能够让该高压器件提供符合规格的阈值电压。
Description
技术领域
本发明涉及半导体制造技术领域，特别涉及一种改善60纳米级以下嵌入式高压器件，随着高压器件长度改变阈值电压变化曲线的方法，改善后的高压器件结构也一并提出。
背景技术
场效应管(MOSFET)是集成电路中的基本元器件之一，其基本物理原理已经被行业技术人员熟知。以下公式(1)中列出了MOSFET的阈值电压(Vth)的计算公式。
公式(1)中，Vth为阈值电压，ψFB为平带电压，为费米势，NA为沟道掺杂浓度(该公式为NMOSFET的计算公式)，ε为介电常数，COX为单位面积电容。根据以上计算公式，阈值电压的大小主要和ψFB、
NA、COX四个因素相关，在MOSFET管的结构参数(如沟道掺杂浓度、栅电极材料、栅氧化层厚度等)固定的情况下，其阈值电压Vth是可以唯一确定的。
在实际的电路设计中，需要不同阈值电压的高压器件以满足不同的电路设计需求，高压器件的阈值电压Vth计算同样遵循公式(1)。它的工作电压一般比较高，工作电压一般大于或等于12伏，有时可以达到几十伏，栅氧化层的厚度相对也比较厚，其作为功率器件广泛应用，例如，可以应用于LCD(Liquid Crystal Display，液晶显示)的驱动芯片中。
图1所示为现有技术的高压器件的结构示意图。如图1所示，该高压器件100包括栅电极150、栅介质层140、源极(Source)120、漏极(Drain)130、偏移区(Drift Drain)170以及半导体衬底110。源极(Source)120、漏极(Drain)130与栅电极150之间分别间隔一定的距离形成偏移区170，以适用其高工作电压特性。以衬底为P型为例，栅电极140上加正向电压，会在栅介质层140之下的沟道区域出现反型电荷层，在源极和漏极之间形成沟道。图2所示为现有技术的又一高压器件的结构示意图，与图1所示的高压器件相比较，主要是在栅介质层140和源极120、漏极130之间的偏移区160中分别增加了一个STI层(Shallow Trench Insulator，浅沟槽隔离层)260，STI层260用于防止高压情况下源极和漏极之间的穿通；这种结构更加适用于工作电压(例如工作电压高于32伏)相对较高的高压器件。
继续请参阅图1和图2，现有技术中，高压器件阈值电压随着沟道长度的减小，急剧下降(如图5虚线所示，这种曲线由于随着高压器件沿着沟道方向尺寸的减小急剧下降，在业界也被称为“Roll-off曲线”)，这种曲线趋势造成本领域技术人员在设计高压器件时带来一定的难度与不方便性，当高压器件在沟道方向上尺寸上有偏差时，阈值电压Vth会急剧变小，会给制程带来难度，造成器件达不到规格要求。
发明内容
本发明旨在解决现有技术中通过沟道区域掺杂浓度的改变来实现改善阈值电压的高压器件的复杂的制造工艺流程，高昂的制造成本等技术问题。
有鉴于此，本发明提供一种高压器件，包括：半导体衬底，其上具有栅介质层与形成于栅介质层之上的栅电极；其中，所述栅电极具有多个间隙，将所述栅电极分隔为多个部分，所述栅电极的这些部分将所述栅介质层分成第一部分栅介质层和第二部分栅介质层，其中第一部分栅介质层为所述栅介质层被所述栅电极覆盖的部分，第二部分栅介质层为所述栅介质层未被栅电极覆盖的部分。
进一步的，所述高压器件通过60纳米节点或者60纳米节点以下的工艺技术制造。
进一步的，当所述第二部分栅介质层和第一部分栅介质层的比例增大，所述高压器件的阈值电压增大。
进一步的，所述栅介质层的厚度大于等于400A。
进一步的，所述多个间隙之间的间距可以为栅电极厚度的2～3倍。
进一步的，还包括源极和漏极，所述源极和漏极分布于所述栅介质层两侧并与所述栅介质层的边沿相间一定距离。
进一步的，所述栅电极为多晶硅栅电极或金属栅电极。
本发明提供的一种改善60纳米以下高压器件阈值电压沿着沟道长度的变化曲线的方法，是通过对栅电极构图的修改，对栅电极修改未被栅电极覆盖的栅介质层与被栅电极覆盖的栅介质层的面积比，可以导致单位面积电容Cox变化，从而致使其阈值电压变化，因此，该方法调整了高压器件，特别是60纳米节点以下的高压器件，阈值电压随着器件尺寸变化(不论是沟道长度还是宽度)的变化幅度，使得高压器件的设计者即使在小尺寸的高压器件的设计中，也能够让该高压器件提供符合规格的阈值电压。
附图说明
图1是现有技术的高压器件的结构示意图；
图2是现有技术的又一高压器件的结构示意图；
图3所示为根据本发明的方法制作的高压器件结构的俯视图；
图4所示为根据本发明的方法制作的高压器件结构的截面图；
图5所示为先前技术与本实施改善后的高压器件阈值电压随着栅电极长度的变化曲线对照图。
具体实施方式
为使本发明的技术特征更明显易懂，下面结合附图，给出具体实施例，对本发明做进一步的描述。
以下将给出本发明实际解决上述问题的方法。
图3所示为根据本发明的方法制作的高压器件结构的俯视图；图4所示为根据本发明的方法制作的高压器件结构的截面图，该截面图为图3中A-A′处的截面图。
高压器件器件300，包括：半导体衬底310，其上具有栅介质层340与形成于栅介质层340之上的栅电极350；其中，所述栅电极350具有多个间隙，将所述栅电极分隔为多个部分350a～350e。
本实施例中栅电极被分隔为5个部分，但在其他实施例中，这个部分只要是在2个或2个以上即可实现本发明的思想，发明人在此并不限定栅电极被分隔的部分。
如图3、图4所示，高压器件300包括栅电极的多个部分350a～350e，栅介质层340、源极(Source)320、漏极(Drain)330、偏移区370以及半导体衬底310。以N型的高压器件为例，半导体衬底310为P型掺杂半导体，半导体衬底310的具体掺杂浓度不受本发明限制，可以根据不同要求选择不同的掺杂浓度。
栅介质层340可以为SiO2或Si3N4或者其它的高k介质层，其厚度为d，厚度d范围为大于0.09微米。
对半导体衬底310进行N型区域重掺杂，形成高压器件的源极320和漏极330，源极320和漏极330具体的深度不在本发明限制范围内。源极320和漏极330分布于栅介质层340两侧并与栅介质层340的边沿相间一定距离：源极320与栅介质层340的左边沿的距离为c，漏极330与栅介质层340的右边沿的距离也为c，c的具体数值范围不受本发明限制。
栅电极350沿沟道的长度L如图4所示，长度L受到高压器件整体尺寸的限制，随着高压器件整体尺寸的改变的影响。
源极320、漏极330分别与栅介质层340之间通过构图轻掺杂形成偏移区370，偏移区370实际上为LLD(Low Doping Drain，轻掺杂漏)区域，用于防止该高压器件在高压工作的情况下、由于源漏之间的电压过高而穿通。该实施例中给出的是对称结构的高压器件，所以在源极和漏极两侧旁都分布有偏移区；而在不对称结构中，只有在漏极旁存在偏移区。
栅电极350通过光刻、刻蚀的构图方法形成于栅介质层340之上；在该实施例中，栅电极350的图像形状如图3的俯视图所示，栅电极在长度方向上具有多个间隙，将所述栅电极分隔为多个部分350a～350e，栅电极的这些部分350a～350e在沟道方向上的长度可以相同也可以各不相同，这些部分之间的间距m、m’、m”可以相同也可以各不相同，在沟道宽度方向上，每个间隙的宽度均衡。
因此，栅电极的这些部分350a～350e将栅介质层340分成被栅电极覆盖的部分和未被栅电极覆盖的部分，350a～350e覆盖的部分定义为第一部分栅介质层，350a～350e未覆盖的部分定义为第二部分栅介质层。
在栅电极350a～350e施加大于阈值电压的正向栅偏压时，会在栅介质层340之下的局部衬底区域反型形成N型载流子累积区，从而栅介质层340两旁的源极320和漏极330之间施加源漏偏压后，会形成导电沟道(图中虚线箭头所示)。栅电极可以为多晶硅栅电极，也可以为金属栅电极，栅电极的材料及其薄膜厚度不受本发明限制。
由背景技术部分所揭示的公式(1)能够看出，若改变其中的单位面积电容COX，整个高压器件的阈值电压Vt则能够得到改变。
请参见图5，其所示为先前技术与本实施改善后的高压器件阈值电压随着栅电极长度的变化曲线对照图。
图5中虚线部分为先前技术中的高压器件在其他变量不改变的情况下，随着栅电极150长度的变化，高压器件的阈值电压的变化曲线。从图5所示的曲线能够看出，当栅电极的长度减小时，阈值电压Vt便会大幅度减少。这一效应当高压器件的体积由65纳米向60纳米进一步变小时，由于栅电极150的长度也会相应减小而显得尤为明显，使得小体积高压器件的阈值电压较难根据实际需要进行设计。
同时，图5的实线部分表示了经过本发明所揭露的方法，该方法所制作出来的高压器件，随着器件宽度的变化，其阈值电压沿沟道长度的变化曲线较之先前技术中的高压器件的变化曲线来得平缓，即，当高压器件的阈值电压减小时，阈值电压沿沟道长度的变化曲线下降得较为缓慢。使该曲线下降得更为缓慢的原理如下方文字所分析：
继续参阅图3和图4，根据背景技术中关于高压器件的原理介绍，其阈值电压Vth的一个重要影响因子就是单位面积电容COX。
其单位面积电容COX的变化，也可以从栅介质层340的有效厚度去理解，如图4中所示，如果栅电极全覆盖栅介质层340，其P点的有效厚度为d，但是，如果P点正上方不覆盖栅电极时，其有效厚度变为d1，d1大于d，根据电容计算公式可知，单位面积电容COX值下降，阈值电压Vth增大。该实施例中，只是给出了N型的高压器件结构的阈值电压调整的物理原理解释，P型的高压器件结构的阈值电压调整的物理原理解释可以依此类推。
参考图3、4，由于本实施例中栅电极350的多个间隙的存在，单位面积电容密度降低，从而降低了COX，相比栅电极全覆盖栅介质层的高压器件，其单位面积电容COX下降，从而阈值电压Vth上升，容易实现高阈值电压的特性。而350a、350b之间的间隙距离m越大，第二部分栅介质层与第一部分栅介质层面积比越大，单位面积电容COX越小，其阈值电压Vth越大。
进一步地说，设计者还能够通过调整第二部分栅介质层与第一部分栅介质层面积比，来调整高压器件的阈值电压随着栅电极长度的变化曲线，例如图5中的实线所示，通过调整第二部分栅介质层与第一部分栅介质层面积比，能够使得高压器件的阈值电压随着栅电极长度的减小数值下降的更为缓慢，由此，能够解决高压器件随着自身尺寸的减小而照成的阈值电压下降的问题。
较优地，该高压器件适合于60纳米节点及60纳米节点以下的工艺技术制造，例如，在32nm代工艺技术制造该高压器件时，阈值电压为32V时，栅介质层340的厚度d大于等于400A，多个间隙之间的间距可以为厚度d的2～3倍，间隙的间与栅介质层340的厚度d相比拟，易于通过栅电极构图修改来调整其阈值电压。
综上所述，本发明提供的一种改善60纳米以下高压器件阈值电压变化曲线的方法，是通过对栅电极构图的修改，对栅电极修改未被栅电极覆盖的栅介质层与被栅电极覆盖的栅介质层的面积比，可以导致单位面积电容Cox变化，从而致使其阈值电压变化，因此，该方法调整了高压器件，特别是60纳米节点以下的高压器件，阈值电压随着器件尺寸变化(不论是沟道长度还是宽度)的变化幅度，使得高压器件的设计者即使在小尺寸的高压器件的设计中，也能够让该高压器件提供符合规格的阈值电压。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (9)
1.一种改善60纳米以下高压器件阈值电压变化曲线的方法，其特征在于，包括：
在半导体衬底上形成栅介质层；
在栅介质层上形成栅电极，
其中，所述栅电极具有多个间隙，将所述栅电极分隔为多个部分，所述栅电极的这些部分将所述栅介质层分成第一部分栅介质层和第二部分栅介质层，其中第一部分栅介质层为所述栅介质层被所述栅电极覆盖的部分，第二部分栅介质层为所述栅介质层未被栅电极覆盖的部分，
其中在所述高压器件的沟道宽度方向上，所述每个间隙的宽度均衡。
2.根据权利要求1所述的改善60纳米以下高压器件阈值电压变化曲线的方法，其特征在于，其中若高压器件的尺寸固定，当所述第二部分栅介质层和第一部分栅介质层的比例增大，所述高压器件的阈值电压增大。
3.一种高压器件，其特征在于，包括：
半导体衬底，其上具有栅介质层与形成于栅介质层之上的栅电极；
其中，所述栅电极具有多个间隙，将所述栅电极分隔为多个部分，所述栅电极的这些部分将所述栅介质层分成第一部分栅介质层和第二部分栅介质层，其中第一部分栅介质层为所述栅介质层被所述栅电极覆盖的部分，第二部分栅介质层为所述栅介质层未被栅电极覆盖的部分，
其中在所述高压器件的沟道宽度方向上，所述每个间隙的宽度均衡。
4.根据权利要求3所述的高压器件，其特征在于，所述高压器件通过60纳米节点或者60纳米节点以下的工艺技术制造。
5.根据权利要求3所述的高压器件，其特征在于，若高压器件的尺寸固定，当所述第二部分栅介质层和第一部分栅介质层的比例增大，所述高压器件的阈值电压增大。
6.根据权利要求3所述的高压器件，其特征在于，所述栅介质层的厚度大于等于400A。
7.根据权利要求6所述的高压器件，其特征在于，所述多个间隙之间的间距为栅电极厚度的2～3倍。
8.根据权利要求3所述的高压器件，其特征在于，还包括源极和漏极，所述源极和漏极分布于所述栅介质层两侧并与所述栅介质层的边沿相间一定距离。
9.根据权利要求3所述的高压器件，其特征在于，所述栅电极为多晶硅栅电极或金属栅电极。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102356826A CN101916721A (zh) | 2010-07-23 | 2010-07-23 | 改善60纳米以下高压器件阈值电压变化曲线的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010102356826A CN101916721A (zh) | 2010-07-23 | 2010-07-23 | 改善60纳米以下高压器件阈值电压变化曲线的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101916721A true CN101916721A (zh) | 2010-12-15 |
Family
ID=43324193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010102356826A Pending CN101916721A (zh) | 2010-07-23 | 2010-07-23 | 改善60纳米以下高压器件阈值电压变化曲线的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101916721A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102299181A (zh) * | 2011-09-01 | 2011-12-28 | 上海宏力半导体制造有限公司 | Mos晶体管及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090652A (en) * | 1996-12-28 | 2000-07-18 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device including implanting threshold voltage adjustment ions |
| CN101635311A (zh) * | 2009-06-09 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种多阈值场mosfet和多阈值场mosfet组 |
| CN101635310A (zh) * | 2009-06-09 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种多阈值高压mosfet器件 |
-
2010
- 2010-07-23 CN CN2010102356826A patent/CN101916721A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6090652A (en) * | 1996-12-28 | 2000-07-18 | Hyundai Electronics Industries Co., Ltd. | Method of manufacturing a semiconductor device including implanting threshold voltage adjustment ions |
| CN101635311A (zh) * | 2009-06-09 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种多阈值场mosfet和多阈值场mosfet组 |
| CN101635310A (zh) * | 2009-06-09 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种多阈值高压mosfet器件 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102299181A (zh) * | 2011-09-01 | 2011-12-28 | 上海宏力半导体制造有限公司 | Mos晶体管及其制造方法 |
| CN102299181B (zh) * | 2011-09-01 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | Mos晶体管及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102014994B1 (ko) | FinFET 트랜지스터 | |
| US9418993B2 (en) | Device and method for a LDMOS design for a FinFET integrated circuit | |
| US20080303095A1 (en) | Varying mugfet width to adjust device characteristics | |
| CN101635310B (zh) | 一种多阈值高压mosfet器件 | |
| CN103560153B (zh) | 一种隧穿场效应晶体管及其制备方法 | |
| Pandey et al. | Impact of dielectric pocket on analog and high-frequency performances of cylindrical gate-all-around tunnel FETs | |
| Wu et al. | Simulation-based study of hybrid fin/planar LDMOS design for FinFET-based system-on-chip technology | |
| CN107221499A (zh) | 包括InGaAs沟道的FET装置及制造该FET装置的方法 | |
| Vijayvargiya et al. | Impact of device engineering on analog/RF performances of tunnel field effect transistors | |
| CN101916720B (zh) | 改善60纳米以下高压器件阈值电压变化曲线的方法 | |
| Kumar et al. | A review on effect of various high-k dielectric materials on the performance of FinFET device | |
| Zareiee et al. | A reliable nano device with appropriate performance in high temperatures | |
| Lee et al. | Design of JL-CFET (junctionless complementary field effect transistor)-based inverter for low power applications | |
| CN101916721A (zh) | 改善60纳米以下高压器件阈值电压变化曲线的方法 | |
| Bencherif et al. | Analysis of 4H-SiC MOSFET with distinct high-k/4H-SiC interfaces under high temperature and carrier-trapping conditions | |
| CN101635311B (zh) | 一种多阈值场mosfet和多阈值场mosfet组 | |
| Naydenov et al. | Operation and performance of the 4H-SiC junctionless FinFET | |
| Pu et al. | Introducing a buried pure silicon layer in SOI-MESFET transistor to increase the breakdown voltage by modifying carriers and electric field distribution | |
| US11171139B2 (en) | Transistors with various threshold voltages and method for manufacturing the same | |
| US20130221429A1 (en) | Method and apparatus related to a junction field-effect transistor | |
| Singh et al. | Drain current and transconductance analysis of GaN GAA nanowire FET with high K dielectric | |
| Park et al. | Study of random dopant fluctuation in PNPN feedback FET | |
| Duan et al. | Novel lateral double-diffused MOSFET with folded silicon and high-permittivity dielectric breaking silicon limit | |
| Zhang et al. | Numerical study of a novel GaN vertical FinFET with a p-base structure for high switching performance | |
| CN102299181B (zh) | Mos晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20101215 |