CN102299181A - Mos晶体管及其制造方法 - Google Patents
Mos晶体管及其制造方法 Download PDFInfo
- Publication number
- CN102299181A CN102299181A CN2011102574454A CN201110257445A CN102299181A CN 102299181 A CN102299181 A CN 102299181A CN 2011102574454 A CN2011102574454 A CN 2011102574454A CN 201110257445 A CN201110257445 A CN 201110257445A CN 102299181 A CN102299181 A CN 102299181A
- Authority
- CN
- China
- Prior art keywords
- group
- mos transistor
- grid
- comprised
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种MOS晶体管及其制造方法。根据本发明的MOS晶体管包括：源极、漏极以及栅极，其中栅极具有栅介质层以及布置在所述栅介质层上的栅电极，并且所述栅电极被分成多个相互隔离的组成部分。所述多个相互隔离的组成部分被分成第一组和第二组。所述第一组所包含的组成部分均连接至阈值调节电压，并且所述第二组所包含的组成部分间隔布置均连接至栅极电压。
Description
技术领域
本发明涉及半导体设计及制造领域，更具体地说，本发明涉及一种阈值电压可调的高压MOS晶体管及其制造方法。
背景技术
MOSFET(金属-氧化物-半导体场效应晶体管，简称MOS晶体管)是集成电路中的基本元器件之一，其基本物理原理已经被行业技术人员熟知。以下公式(1)中列出了器件的阈值电压(Vth)的计算公式。
公式(1)中，Vth为阈值电压，ψFB为平带电压，
为费米势，NA为沟道掺杂浓度(该公式为NMOSFET的计算公式)，ε为介电常数，COX为单位面积电容。根据以上计算公式，阈值电压的大小主要和ψFB、
NA、COX四个因素相关，在MOSFET管的结构参数(如沟道掺杂浓度、栅电极材料、栅氧化层厚度等)固定的情况下，其阈值电压Vth是可以唯一确定的。
在实际的电路设计中，需要不同阈值电压的高压器件以满足不同的电路设计需求，高压器件的阈值电压Vth计算同样遵循公式(1)。它的工作电压一般比较高，工作电压一般大于或等于12伏，有时可以达到几十伏，栅氧化层的厚度相对也比较厚，其作为功率器件广泛应用，例如，可以应用于LCD(LiquidCrystal Display，液晶显示)的驱动芯片中。
图1所示为现有技术的高压器件的结构示意图。如图1所示，该高压器件100包括栅电极150、栅介质层140、源极(Source)120、漏极(Drain)130、偏移区(Drift Drain)170以及半导体衬底110。源极(Source)120、漏极(Drain)130与栅电极150之间分别间隔一定的距离形成偏移区170，以适用其高工作电压特性。以衬底为P型为例，栅电极140上加正向电压，会在栅介质层140之下的沟道区域出现反型电荷层，在源极和漏极之间形成沟道。图2所示为现有技术的又一高压器件的结构示意图，与图1所示的高压器件相比较，主要是在栅介质层140和源极120、漏极130之间的偏移区160中分别增加了一个STI层(Shallow Trench Insulator，浅沟槽隔离层)260，STI层260用于防止高压情况下源极和漏极之间的穿通；这种结构更加适用于工作电压(例如工作电压高于32伏)相对较高的高压器件。
在MOS晶体管的掺杂浓度、沟道长度、栅极氧化物层厚度的情况下，MOS晶体管的阈值电压一般是确定的；由此，很难以相同的条件(掺杂浓度、沟道长度、栅极氧化物层厚度)制造出可应用于多种不同实际应用的具有不同阈值电压的MOS晶体管。
发明内容
本发明的目的是提供一种能够在MOS晶体管的掺杂浓度、沟道长度、栅极氧化物层厚度的情况下通过改变栅极多晶硅的结构来改变MOS晶体管的阈值电压的技术方案。
根据本发明的第一方面，提供了一种MOS晶体管，其包括：源极、漏极以及栅极，其中栅极具有栅介质层以及布置在所述栅介质层上的栅电极，并且所述栅电极被分成多个相互隔离的组成部分，所述多个相互隔离的组成部分被分成第一组和第二组，并且所述第一组所包含的组成部分均连接至阈值调节电压，并且所述第二组所包含的组成部分间隔布置均连接至栅极电压。
优选地，在上述MOS晶体管中，所述多个相互隔离的组成部分为相互平行布置的矩形块。
优选地，在上述MOS晶体管中，所述多个相互隔离的组成部分之间的距离小于所述栅介质层的厚度。
优选地，在上述MOS晶体管中，所述第一组所包含的组成部分和所述第二组所包含的组成部分间隔布置。
优选地，在上述MOS晶体管中，所述栅介质层的厚度不小于900A。
通过采用根据本发明第一方面所述的MOS晶体管的结构，通过将所述栅电极被分成多个相互隔离的组成部分，可以通过调节各个相互隔离的组成部分的尺寸以及它们之间的间距来调节MOS晶体管的阈值电压(具体地说，当所述多个相互隔离的组成部分为相互平行布置的矩形块时，可通过调节矩形块的宽度以及间距来调节阈值电压)。
进一步地，通过将所述多个相互隔离的组成部分被分成第一组和第二组，并且将所述第一组所包含的组成部分和所述第二组所包含的组成部分间隔布置，并且将所述第一组所包含的组成部分均连接至阈值调节电压，以及将所述第二组所包含的组成部分间隔布置均连接至栅极电压；从而可以通过调节所述第一组上的阈值调节电压来调节MOS晶体管的阈值电压。
根据本发明的第二方面，提供了一种MOS晶体管制造方法，所述MOS晶体管包括源极、漏极以及栅极，其中栅极具有栅介质层以及布置在所述栅介质层上的栅电极，所述MOS晶体管制造方法的包括将所述栅电极形成为多个相互隔离的组成部分；将所述多个相互隔离的组成部分被分成第一组和第二组；以及将所述第一组所包含的组成部分均连接至阈值调节电压，并且将所述第二组所包含的组成部分间隔布置均连接至栅极电压。
同样地，由于根据本发明的第二方面的MOS晶体管制造方法能够产生根据本发明第一方面所述的MOS晶体管的结构，所以，因此，本领域技术人员可以理解的是，根据本发明第二方面的MOS晶体管制造方法同样能够实现根据本发明的第一方面的MOS晶体管所能实现的有益技术效果。
即，在根据本发明的第二方面的MOS晶体管制造方法中，通过将所述栅电极被分成多个相互隔离的组成部分，可以通过调节各个相互隔离的组成部分的尺寸以及它们之间的间距来调节MOS晶体管的阈值电压(具体地说，当所述多个相互隔离的组成部分为相互平行布置的矩形块时，可通过调节矩形块的宽度以及间距来调节阈值电压)。
进一步地，通过将所述多个相互隔离的组成部分被分成第一组和第二组，并且将所述第一组所包含的组成部分和所述第二组所包含的组成部分间隔布置，并且将所述第一组所包含的组成部分均连接至阈值调节电压，以及将所述第二组所包含的组成部分间隔布置均连接至栅极电压；从而可以通过调节所述第一组上的阈值调节电压来调节MOS晶体管的阈值电压。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据现有技术的高压MOS晶体管的截面结构图。
图2示意性地示出了根据现有技术的另一高压MOS晶体管的截面结构图。
图3示意性地示出了根据本发明第一实施例的MOS晶体管的截面结构图。
图4示意性地示出了根据本发明实施例的MOS晶体管的栅极结构的示意图。
图5示意性地示出了根据本发明第二实施例的MOS晶体管的截面结构图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明在图1所示的根据现有技术的MOS晶体管的基础上进行了改进，具体结构如图2及图3所示，其中图2及图3示出了本发明的第一实施例。
高压MOS晶体管300包括：半导体衬底310，其上具有栅介质层340与形成于栅介质层340之上的栅电极350；其中，所述栅电极350具有一间隙，将所述栅电极分隔为两部分350a、350b。其中，栅电极350可以为多晶硅栅电极，也可以为金属栅电极，栅电极的材料及其薄膜厚度不受本发明限制。
将图2与图3及图4进行比较可以看出，图3所示的MOS晶体管结构与图2所示的现有技术不同之处在于，图1所示的现有技术的MOS晶体管的栅极多晶硅是一个整体，而图3和图4所示的栅电极150被分成多个相互隔离的组成部分。
附图示出了N型MOS晶体管的情况，即MOS晶体管被布置在P阱中，且漏极和源极均进行N掺杂(N+)。但是，需要说明的是，虽然以N型MOS晶体管作为示例说明了本发明的原理，但是本发明显然适用于P型MOS晶体管。
优选地，所述多个相互隔离的组成部分之间的距离小于所述栅介质层的厚度。
优选地，所述栅介质层OX的厚度不小于900A。
继续参阅图3，根据背景技术中关于高压器件的原理介绍及公式(1)能够看出，高压器件阈值电压Vth的一个重要影响因子就是单位面积电容COX。若改变其中的单位面积电容COX，整个高压器件的阈值电压Vt则能够得到改变。
高压器件单位面积电容COX的变化，也可以从栅介质层340的有效厚度去理解，如图3中所示，如果栅电极全覆盖栅介质层340，其P点的有效厚度为d，但是，如果P点正上方不覆盖栅电极时，其有效厚度变为d1，d1大于d，根据电容计算公式可知，单位面积电容COX值下降，阈值电压Vth增大。该实施例中，只是给出了N型的高压器件结构的阈值电压调整的物理原理解释，P型的高压器件结构的阈值电压调整的物理原理解释可以依此类推。
参考图3，由于本实施例中栅电极350的间隙的存在，单位面积电容密度降低，从而降低了COX，相比栅电极全覆盖栅介质层的高压器件，其单位面积电容COX下降，从而阈值电压Vth上升，容易实现高阈值电压的特性。而350a、350b之间的最小间隙距离m越大，第二部分栅介质层与第一部分栅介质层面积比越大，单位面积电容COX越小，其阈值电压Vth越大。
在一个优选示例中，所述多个相互隔离的组成部分为相互平行布置的矩形块。图4示意性地示出了根据本发明实施例的MOS晶体管的栅极结构的示意图，其中栅电极350被分成相互平行布置的矩形块1、2、3、4以及5。
并且，进一步优选地，当所述矩形块的数量为2块时，所述矩形块之间的距离小于500A。
因此，通过将所述栅电极被分成多个相互隔离的组成部分，可以通过调节各个相互隔离的组成部分的尺寸以及它们之间的间距来调节MOS晶体管的阈值电压。
更具体地说，例如，当所述多个相互隔离的组成部分为相互平行布置的矩形块时，通过调节矩形块的宽度以及间距，可修改未被栅电极覆盖的栅介质层与被栅电极覆盖的栅介质层的面积比，可以导致单位面积电容Cox变化，从而来调节阈值电压。
图5示意性地示出了根据本发明第二实施例的MOS晶体管的截面结构图。
通过比较图3所示的本发明第一实施例以及图5所示的根据本发明第二实施例的MOS晶体管结构，可以看出图5所示的根据本发明第二实施例的MOS晶体管结构与图4所示的本发明第一实施例之处在于，在图5所示的MOS晶体管结构中，所述多个相互隔离的组成部分被分成第一组(1，3，5)和第二组(2，4)；并且优选地，如图所示，所述第一组所包含的组成部分(1，3，5)和所述第二组所包含的组成部分(2，4)间隔布置，并且所述第一组所包含的组成部分(1，3，5)均连接至阈值调节电压G 0(如图5中的粗实线所示)，并且所述第二组所包含的组成部分(2，4)间隔布置均连接至栅极电压G(如图5中的粗虚线所示)。
即，可以这么理解，与阈值调节电压G0相连接的栅极组成部分可以看做是一个阈值电压调节组件，通过改变阈值调节电压G0可以进一步改变所示的MOS晶体管的阈值电压。
也就是说，通过将所述多个相互隔离的组成部分被分成第一组和第二组，并且将所述第一组所包含的组成部分均连接至阈值调节电压，以及将所述第二组所包含的组成部分间隔布置均连接至栅极电压；从而可以通过调节所述第一组上的阈值调节电压来调节MOS晶体管的阈值电压。
并且，进一步优选地地，在将所述第一组所包含的组成部分和所述第二组所包含的组成部分间隔布置的情况下，将所述第一组所包含的组成部分均连接至阈值调节电压，以及将所述第二组所包含的组成部分间隔布置均连接至栅极电压；从而由于第一组和第二组彼此靠近、相互影响，可以更有效地通过调节所述第一组上的阈值调节电压来调节MOS晶体管的阈值电压。即，在间隔布置于第一组和第二组的情况下，可以实现最佳的阈值电压调节效果。
更具体地说，例如，当增大阈值调节电压G0时，图5所示的MOS晶体管的阈值电压减小，而当减小阈值调节电压G0时，图5所示的MOS晶体管的阈值电压增大。
在本发明的另一实施例中，本发明还提供了一种MOS晶体管制造方法，所述MOS晶体管包括源极、漏极以及栅极，在MOS晶体管制造方法中，可在半导体衬底上形成栅介质层；并且在所述栅介质层上形成栅电极，使得栅极具有栅介质层以及布置在所述栅介质层上的栅电极。并且所述MOS晶体管制造方法的包括将所述栅电极形成为多个相互隔离的组成部分。例如，可通过对栅电极进行刻蚀的方法将所述栅电极形成为多个相互隔离的组成部分。
优选地，所述MOS晶体管制造方法还包括：将所述多个相互隔离的组成部分被分成第一组和第二组。
优选地，所述MOS晶体管制造方法还包括：将所述第一组所包含的组成部分均连接至阈值调节电压，并且将所述第二组所包含的组成部分间隔布置均连接至栅极电压。
并且，本领域技术人员来说可以理解的是，可以采用任何适当的方式和工艺来实现上述结构。
上述MOS晶体管及其制造方法尤其适合于高压(HV)MOS晶体管，并且尤其适合于60nm以下的制造技术(sub-60nm Technology)。
此外，本领域技术人员来说可以理解的是，虽然以上述流程中的各个步骤说明了本发明，但是本发明并不排除除了上述步骤之外其它步骤的存在。本领域技术人员来说可以理解的是，可在不脱离本发明的范围的情况下，可以在所描述的步骤中加入其它步骤以形成其它结构或者实现其它目的。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
Claims (8)
1.一种MOS晶体管，其特征在于包括：源极、漏极以及栅极，其中栅极具有栅介质层以及布置在所述栅介质层上的栅电极，并且所述栅电极被分成多个相互隔离的组成部分，所述多个相互隔离的组成部分被分成第一组和第二组，并且所述第一组所包含的组成部分均连接至阈值调节电压，并且所述第二组所包含的组成部分间隔布置均连接至栅极电压。
2.根据权利要求1所述的MOS晶体管，其特征在于，所述多个相互隔离的组成部分为相互平行布置的矩形块。
3.根据权利要求1或2所述的MOS晶体管，其特征在于，所述多个相互隔离的组成部分之间的距离小于所述栅介质层的厚度。
4.根据权利要求1或2所述的MOS晶体管，其特征在于，所述第一组所包含的组成部分和所述第二组所包含的组成部分间隔布置。
5.根据权利要求1或2所述的MOS晶体管，其特征在于，所述栅介质层的厚度不小于900A。
6.一种MOS晶体管制造方法，所述MOS晶体管包括源极、漏极以及栅极，其中栅极具有栅介质层以及布置在所述栅介质层上的栅电极，所述MOS晶体管制造方法的特征在于包括：
将所述栅电极形成为多个相互隔离的组成部分；
将所述多个相互隔离的组成部分被分成第一组和第二组；
将所述第一组所包含的组成部分均连接至阈值调节电压，并且将所述第二组所包含的组成部分间隔布置均连接至栅极电压。
7.根据权利要求6所述的MOS晶体管制造方法，其特征在于，所述多个相互隔离的组成部分为相互平行布置的矩形块。
8.根据权利要求6或7所述的MOS晶体管制造方法，其特征在于还包括：所述第一组所包含的组成部分和所述第二组所包含的组成部分间隔布置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110257445.4A CN102299181B (zh) | 2011-09-01 | 2011-09-01 | Mos晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201110257445.4A CN102299181B (zh) | 2011-09-01 | 2011-09-01 | Mos晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102299181A true CN102299181A (zh) | 2011-12-28 |
| CN102299181B CN102299181B (zh) | 2016-08-03 |
Family
ID=45359474
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201110257445.4A Active CN102299181B (zh) | 2011-09-01 | 2011-09-01 | Mos晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102299181B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005104372A1 (en) * | 2004-04-26 | 2005-11-03 | Koninklijke Philips Electronics, N.V. | Threshold voltage adjustment in thin film transistors |
| CN101635310A (zh) * | 2009-06-09 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种多阈值高压mosfet器件 |
| CN101916721A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 改善60纳米以下高压器件阈值电压变化曲线的方法 |
-
2011
- 2011-09-01 CN CN201110257445.4A patent/CN102299181B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005104372A1 (en) * | 2004-04-26 | 2005-11-03 | Koninklijke Philips Electronics, N.V. | Threshold voltage adjustment in thin film transistors |
| CN101635310A (zh) * | 2009-06-09 | 2010-01-27 | 上海宏力半导体制造有限公司 | 一种多阈值高压mosfet器件 |
| CN101916721A (zh) * | 2010-07-23 | 2010-12-15 | 上海宏力半导体制造有限公司 | 改善60纳米以下高压器件阈值电压变化曲线的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102299181B (zh) | 2016-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8759912B2 (en) | High-voltage transistor device | |
| TWI476922B (zh) | 橫向雙擴散金屬氧化物半導體（ｌｄｍｏｓ）裝置 | |
| CN103208522B (zh) | 具有伪栅极的横向dmos器件 | |
| US8716794B2 (en) | SOI lateral MOSFET devices | |
| US9418993B2 (en) | Device and method for a LDMOS design for a FinFET integrated circuit | |
| US8803242B2 (en) | High mobility enhancement mode FET | |
| KR102014994B1 (ko) | FinFET 트랜지스터 | |
| US9041102B2 (en) | Power transistor and associated method for manufacturing | |
| US9722072B2 (en) | Manufacturing method of high-voltage metal-oxide-semiconductor transistor | |
| KR102248307B1 (ko) | 전력용 집적소자 및 이를 포함하는 전자장치와 전자시스템 | |
| US9184287B2 (en) | Native PMOS device with low threshold voltage and high drive current and method of fabricating the same | |
| CN101635310B (zh) | 一种多阈值高压mosfet器件 | |
| US20170033236A1 (en) | Thin-film transistor structure | |
| US20150115362A1 (en) | Lateral Diffused Metal Oxide Semiconductor | |
| CN101916720B (zh) | 改善60纳米以下高压器件阈值电压变化曲线的方法 | |
| CN107785423B (zh) | 一种ldmos晶体管结构 | |
| CN103367431B (zh) | Ldmos晶体管及其制造方法 | |
| TWI675473B (zh) | 高壓半導體裝置 | |
| CN102299181A (zh) | Mos晶体管及其制造方法 | |
| CN108389906B (zh) | 高压金属氧化物半导体晶体管元件 | |
| CN101635311B (zh) | 一种多阈值场mosfet和多阈值场mosfet组 | |
| US8704296B2 (en) | Trench junction field-effect transistor | |
| US11195947B2 (en) | Semiconductor device with doped region adjacent isolation structure in extension region | |
| KR101685572B1 (ko) | 바닥 산화막의 전계를 감소시키는 실리콘 카바이드 모스펫 소자 및 그의 제조 방법 | |
| US20150115361A1 (en) | Lateral Diffused Metal Oxide Semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140430 |
|
| C10 | Entry into substantive examination | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140430 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Pudong New Area Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |