CN101635173B - 非挥发存储器的自校准方法和电路及非挥发存储器电路 - Google Patents

非挥发存储器的自校准方法和电路及非挥发存储器电路 Download PDF

Info

Publication number
CN101635173B
CN101635173B CN200810043650A CN200810043650A CN101635173B CN 101635173 B CN101635173 B CN 101635173B CN 200810043650 A CN200810043650 A CN 200810043650A CN 200810043650 A CN200810043650 A CN 200810043650A CN 101635173 B CN101635173 B CN 101635173B
Authority
CN
China
Prior art keywords
module
individuation data
reference current
sense amplifier
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200810043650A
Other languages
English (en)
Other versions
CN101635173A (zh
Inventor
王楠
姚翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN200810043650A priority Critical patent/CN101635173B/zh
Priority to US12/505,599 priority patent/US8184490B2/en
Publication of CN101635173A publication Critical patent/CN101635173A/zh
Application granted granted Critical
Publication of CN101635173B publication Critical patent/CN101635173B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/026—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in sense amplifiers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration

Landscapes

  • Read Only Memory (AREA)

Abstract

本发明公开了一种非挥发存储器读出电路的自校准方法，将记录了基准电流的个性化数据用比特对的形式存入存储器，对灵敏放大器进行调节，当输出的个性化数据中“0”和“1”的数量相同时，依据该个性化数据得到基准电流的大小。本发明还公开了一种非挥发存储器的自校准电路，包括个性化数据存储模块、灵敏放大器模块、逻辑判断模块和扫描模块。本发明又公开了一种非挥发电可擦除的存储器电路，包括存储器单元阵列和非挥发存储器读出电路的自校准电路。本发明不需要额外的熔断器或差分单元，即能够安全可靠的解决死锁问题而不增加电路面积和测试成本，可以广泛应用于各种工艺的OTP，MTP，EEPROM或Flash EEPROM等各类非挥发存储器，有效提高存储器的可靠性。

Description

非挥发存储器的自校准方法和电路及非挥发存储器电路
技术领域
本发明涉及一种电路的校准方法，尤其是一种非挥发存储器读出电路的自校准方法。本发明还涉及一种校准电路，尤其是一种非挥发存储器读出电路的自校准电路。本发明还涉及一种非挥发存储器电路。
背景技术
对于先进工艺的非挥发存储器单元(Cell)，如Flash EEPROM，由于尺寸不断缩小，在各种工艺偏差(Process Corner)条件下，Cell电流变化较大，如“1”定义为电流小，“0”定义为电流大，可能出现工艺偏快(FastCorner)下的“1”Cell电流大于工艺偏慢(Slow Corner)下“0”Cell的电流。为达到高可靠性，灵敏放大器的参考电流需要对不同的芯片进行个性化数据(Trimming data)设定，该设定需要将N比特数据存在存储器的特殊单元内，而读出该设定时有需要调取该设定数据本身，这就会造成了死锁。通常的解决方案为：
1.使用多晶熔断器，如图1所示，这种方案将增加PAD数目，从而加大了芯片的面积，同时也增加了测试成本；
2.激光校准，这种方案经常在动态随机存储器(DRAM)和自带晶原厂(IDM)的产品中使用，对于通用的代工厂(Foundry)产品，测试设备的投资和测试成本的显著增加使这种方式很少被采用。
3.使用差分非挥发存储器，参见图2所示，如非挥发静态随机存储器(nonvolatile SRAM)，即独立于非挥发存储器模块以外的新电路模块，利用差分原理，存储每个数据位用两个物理单元，存储结果相反。这种方案引入的额外存储模块将加大芯片面积，同时在硅片测试时还需要额外增加对该模块的测试从而增加了测试成本。
发明内容
本发明所要解决的技术问题是提供一种非挥发存储器读出电路的自校准方法和电路，以及一种非挥发存储器电路，能够安全可靠的解决死锁问题，并且不增加电路面积和测试成本，可以广泛应用于Flash EEPROM等各类非挥发存储器，有效提高存储器的可靠性。
为解决上述技术问题，本发明非挥发存储器读出电路的自校准方法的技术方案是，将二进制的个性化数据用比特对的形式存入存储器，所述个性化数据的数值记录了存储器正常工作的基准电流的大小，所述比特对的形式是指个性化数据中的每一位都用两位不同的二进制数“0”和“1”的先后位置变化来表示，存储器电路上电后，对控制基准电流大小的灵敏放大器进行调节，当输出的所述用比特对存储的个性化数据中，“0”和“1”的数量相同时，读出该个性化数据从而得到基准电流大小的数值，依据该基准电流大小的数值控制所述灵敏放大器对于基准电流的输出。
本发明实现上述非挥发存储器读出电路的自校准方法的电路的技术方案是，包括个性化数据存储模块、灵敏放大器模块、逻辑判断模块和扫描模块，其中：
个性化数据存储模块，存储有比特对形式的二进制个性化数据，所述个性化数据的数值记录了存储器正常工作的基准电流的大小，所述比特对形式是指个性化数据中的每一位都用两位不同的二进制数“0”和“1”的先后位置变化来表示；
灵敏放大器模块，与所述扫描模块和所述个性化数据存储模块信号连接，在自校准过程中根据所述扫描模块的信号调整存储器的基准电流，当自校准完毕后读取所述个性化数据存储模块中存储的个性化数据的数值，根据该数值调整存储器的基准电流；
逻辑判断模块，实时判断所述个性化数据存储模块输出的“0”和“1”数量的多少，并将判断的结果传输给所述扫描模块；
扫描模块，根据逻辑判断模块的判断结果，向能够使得所述个性化数据存储模块输出的“0”和“1”数量趋向相同的方向调节所述灵敏放大器的基准电流，直到所述个性化数据存储模块输出的“0”和“1”数量相同，此时自校准完毕。
本发明还提供了一种采用上述非挥发存储器读出电路的自校准电路的非挥发电可擦除的存储器电路，包括：
存储器单元阵列，包括普通存储区和个性化数据存储区；
非挥发存储器读出电路的自校准电路，所述非挥发存储器读出电路的自校准电路包括：
个性化数据存储模块，所述个性化数据存储模块设置于所述存储器单元阵列中的个性化数据存储区，其中存储有比特对形式的二进制个性化数据，所述个性化数据的数值记录了存储器正常工作的基准电流的大小，所述比特对形式是指个性化数据中的每一位都用两位不同的二进制数“0”和“1”的先后位置变化来表示；
灵敏放大器模块，与所述扫描模块和所述个性化数据存储模块信号连接，在自校准过程中根据所述扫描模块的信号调整存储器的基准电流，当自校准完毕后读取所述个性化数据存储模块中存储的个性化数据的数值，根据该数值调整存储器的基准电流；
逻辑判断模块，实时判断所述个性化数据存储模块输出的“0”和“1”数量的多少，并将判断的结果传输给所述扫描模块；
扫描模块，根据逻辑判断模块的判断结果，向能够使得所述个性化数据存储模块输出的“0”和“1”数量趋向相同的方向调节所述灵敏放大器的基准电流，直到所述个性化数据存储模块输出的“0”和“1”数量相同，此时自校准完毕。
本发明不需要额外的熔断器或差分单元，即能够安全可靠的解决死锁问题而不增加电路面积和测试成本，可以广泛应用于各种工艺的OTP，MTP，EEPROM或Flash EEPROM等各类非挥发存储器，有效提高存储器的可靠性。
附图说明
下面结合附图和实施例对本发明作进一步详细的说明：
图1为多晶熔断器的结构示意图；
图2为非挥发静态随机存储器的结构示意图；
图3为非挥发存储器单元特性示意图；
图4为本发明非挥发存储器读出电路的自校准电路的结构示意图；
图5为本发明非挥发存储器读出电路的自校准电路中灵敏放大器模块的电路图；
图6为本发明非挥发存储器读出电路的自校准电路一个实施例的控制时序图；
图7为本发明非挥发电可擦除的存储器电路的结构示意图。
具体实施方式
本发明公开了一种非挥发存储器读出电路的自校准方法，在产品测试时将二进制的个性化数据用比特对的形式存入存储器，所述个性化数据的数值记录了存储器正常工作所需要的基准电流的大小，所述比特对的形式是指个性化数据中的每一位都用两位不同的二进制数“0”和“1”的先后位置变化来表示，存储器电路上电后，对控制基准电流大小的灵敏放大器进行调节，当输出的所述用比特对存储的个性化数据中，“0”和“1”的数量相同时，读出该个性化数据从而得到基准电流大小的数值，依据该基准电流大小的数值控制所述灵敏放大器对于基准电流的输出。
上述技术方案的一种实施例是，用两位的二进制数“01”表示“0”，用两位的二进制数“10”表示“1”。这样，原先的个性化数据例如是“1101”，则用比特对的形式进行表示就是“10100110”。任何一个二进制数采用这种表示形式之后，其“0”和“1”的数量都是相等的，所以所输出的比特对形式存储的个性化数据，如果输出的“0”和“1”的数量相同，则可以认为该数据是可靠的，可以用来作为基准电流输出的依据；而如果输出的“0”和“1”的数量不同，则说明当前输出的个性化数据还不准确，需要继续调节所述灵敏放大器，直到“0”和“1”的数量相同为止。
如图3所示，如“1”定义为电流小，“0”定义为电流大。如果将基准电流设定在基准范围1，则针对工艺偏慢条件，可以可靠读取数据，即可靠分辨“0”或“1”；但是针对工艺偏快条件，无法可靠读取数据，会将“1”错误的判断为“0”。如果将基准电流设定在基准范围2，则针对工艺偏快条件，可以可靠读取数据，即可靠分辨“0”或“1”；但是针对工艺偏慢条件，无法可靠读取数据，会将“0”错误的判断为“1”。因此，在芯片测试时，通过量取最小的“0”Cell电流(或对应的阈值电压)和最大的“1”Cell电流(或对应的阈值电压)将基准范围中心值电流的数据值写入特殊区间，即个性化数据。在芯片实际工作时，校准电路经过逐次逼近和比较可以将该数据准确读出，用来设定基准电流，为不同工艺条件的芯片提供了合适的基准电流，保证电路正常工作。
存储器上电后，可以对控制基准电流大小的灵敏放大器进行调节时采用两分法进行扫描，即从灵敏放大器输出的基准电流变化范围的中间值开始扫描，比较所输出的用比特对存储的个性化数据中“0”和“1”的数量，如果“0”和“1”的数量不同，则向能够使得“0”和“1”数量趋向相同的方向调节所述灵敏放大器，直到“0”和“1”的数量相同。
存储器上电后，也可以对控制基准电流大小的灵敏放大器进行调节时采用顺序搜索的方式进行扫描，即从灵敏放大器输出的基准电流变化范围的最小值开始扫描，比较所输出的用比特对存储的个性化数据中“0”和“1”的数量，如果“0”和“1”的数量不同，则增大电流，直到“0”和“1”的数量相同；或者从灵敏放大器输出的基准电流变化范围的最大值开始扫描，比较所输出的用比特对存储的个性化数据中“0”和“1”的数量，如果“0”和“1”的数量不同，则减小电流，直到“0”和“1”的数量相同。
对所述灵敏放大器进行调节时，可以采用数字方式对所述灵敏放大器进行调节，每收到一个时钟信号，控制灵敏放大器的数据就发生一次变化，从而改变所述灵敏放大器输出的基准电流大小。
所述存储比特对形式的二进制个性化数据的存储器为静态存储器。
本发明还公开了一种实现上述非挥发存储器读出电路的自校准方法的电路，如图4所示，包括个性化数据存储模块、灵敏放大器模块、逻辑判断模块和扫描模块，其中：
个性化数据存储模块，存储有比特对形式的二进制个性化数据，所述个性化数据的数值记录了存储器正常工作的基准电流的大小，所述比特对形式是指个性化数据中的每一位都用两位不同的二进制数“0”和“1”的先后位置变化来表示；
灵敏放大器模块，图5所示为一种现有的灵敏放大器模块的电路图，包括电流源和偏置电路模块、第一级电流转电压电路模块和第二级电压放大和锁存电路模块，所述灵敏放大器模块与所述扫描模块和所述个性化数据存储模块信号连接，在自校准过程中根据所述扫描模块的信号调整存储器的基准电流，从IREF端输入到灵敏放大器中，经过MN1镜像到MN3，与BL流经的Cell电流进行比较，当自校准完毕后读取所述个性化数据存储模块中存储的个性化数据的数值，根据该数值调整存储器的基准电流；
逻辑判断模块，实时判断所述个性化数据存储模块输出的“0”和“1”数量的多少，并将判断的结果传输给所述扫描模块；
扫描模块，根据逻辑判断模块的判断结果，向能够使得所述个性化数据存储模块输出的“0”和“1”数量趋向相同的方向调节所述灵敏放大器的基准电流，直到所述个性化数据存储模块输出的“0”和“1”数量相同，此时自校准完毕。
所述扫描模块包括一个目标数据寄存器和一个数模转换器，所述数模转换器将所述目标数据寄存器的数据转换成模拟信号，该模拟信号连接至所述灵敏放大器模块，对所述灵敏放大器模块的基准电流进行调节；在对所述基准电流进行调节时，从目标数据寄存器存储数据范围的中间值开始，根据逻辑判断模块实时的判断结果，向能够使得所述个性化数据存储模块输出的“0”和“1”数量趋向相同的方向，由高位到低位逐位确定所述目标寄存器中的数据，直到所述个性化数据存储模块输出的“0”和“1”数量相同。
以图4所示的能够存储4位二进制数据的目标数据寄存器为例，并且“1”定义为电流小，“0”定义为电流大。从目标数据寄存器的最高位置开始，将当前位置“1”，其后面的所有位都清“0”，这时的结果会有以下三种中的一种：
1.所述个性化数据存储模块输出的“0”和“1”数量相同，这说明所述个性化数据存储模块输出的数据是准确可靠的，所述灵敏放大器模块可以根据该数据调节基准电流的输出；
2.所述个性化数据存储模块输出的“0”的数量比“1”多，这说明当前的基准电流偏小，将所述目标数据寄存器当前位的数据保留为“1”；
3.所述个性化数据存储模块输出的“0”的数量比“1”少，这说明当前的基准电流偏大，将所述目标数据寄存器当前位的数据保留为“0”；
所述目标数据寄存器的每位数据由高位到低位依次进行上述处理，直到处理到某一位时发生了第1种结果为止。
所述目标数据寄存器连接有一个计数器，所述计数器的位数与所述目标数据寄存器的位数相同，所述计数器连接到复位信号，当所述复位信号触发后，所述计数器开始计数，并且每计一个数，所述目标数据寄存器由高位到低位确定一个数据位的数值。本发明的自校准过程，在所述计数器结束一个循环计数前一定能够完成，因此该计数器可用来发出自校准完成的信号。
如图4和图6所示，复位信号连接到一个逻辑控制模块，当复位信号RST有效时，所述逻辑控制模块向所述计数器发出时钟信号CLK，所述计数器对时钟信号进行计数，同时所述目标数据寄存器逐位确定其数值D(3:0)，其时序如图6所示。当计数器完成一个循环的计数时，所述个性化数据存储模块中存储的个性化数据也就可以被正确的读出了。
本发明还提供了一种采用上述非挥发存储器读出电路的自校准电路的非挥发电可擦除的存储器电路，如图7所示，包括：
存储器单元阵列，包括普通存储区和个性化数据存储区；
非挥发存储器读出电路的自校准电路，所述非挥发存储器读出电路的自校准电路包括：
个性化数据存储模块，所述个性化数据存储模块设置于所述存储器单元阵列中的个性化数据存储区，其中存储有比特对形式的二进制个性化数据，所述个性化数据的数值记录了存储器正常工作的基准电流的大小，所述比特对形式是指个性化数据中的每一位都用两位不同的二进制数“0”和“1”的先后位置变化来表示；
灵敏放大器模块，与所述扫描模块和所述个性化数据存储模块信号连接，在自校准过程中根据所述扫描模块的信号调整存储器的基准电流，当自校准完毕后读取所述个性化数据存储模块中存储的个性化数据的数值，根据该数值调整存储器的基准电流；
逻辑判断模块，实时判断所述个性化数据存储模块输出的“0”和“1”数量的多少，并将判断的结果传输给所述扫描模块；
扫描模块，根据逻辑判断模块的判断结果，向能够使得所述个性化数据存储模块输出的“0”和“1”数量趋向相同的方向调节所述灵敏放大器的基准电流，直到所述个性化数据存储模块输出的“0”和“1”数量相同，此时自校准完毕。
所述非挥发电可擦除的存储器电路还包括比特线多路选择器，将每个个性化数据传送到与其相应的灵敏放大器模块中，多个灵敏放大器模块组成放大器模块阵列。所述存储器电路一般会包含多个采用不同工艺制作的存储器器件，因此这些不同的器件都会有其各自正常工作的基准电流，为了使所有的存储器单元都能够正常工作，因此每个存储器器件都需要有各自的灵敏放大器为其提供基准电流，所述比特线多路选择器就是将每个器件的个性化数据准确的传送给该器件的灵敏放大器，所述灵敏放大器就可以根据该个性化数据为这个器件提供准确的基准电流。
所述扫描模块包括一个目标数据寄存器和一个数模转换器，所述数模转换器将所述目标数据寄存器的数据转换成模拟信号，该模拟信号连接至所述灵敏放大器模块，对所述灵敏放大器模块的基准电流进行调节；在对所述基准电流进行调节时，从目标数据寄存器存储数据范围的中间值开始，根据逻辑判断模块实时的判断结果，向能够使得所述个性化数据存储模块输出的“0”和“1”数量趋向相同的方向，由高位到低位逐位确定所述目标寄存器中的数据，直到所述个性化数据存储模块输出的“0”和“1”数量相同。
所述目标数据寄存器连接有一个计数器，所述计数器的位数与所述目标数据寄存器的位数相同，所述计数器连接到复位信号，当所述复位信号触发后，所述计数器开始计数，并且每计一个数，所述目标数据寄存器由高位到低位确定一个数据位的数值。
在本发明中，所述目标数据寄存器的数据对灵敏放大器模块进行调整的目的是为了准确读出所述个性化数据存储模块中存储的个性化数据，但是，由于整个系统可能包含有很多个存储器单元，能准确读出个性化数据的基准电流未必能够使得所有存储器单元的数据都能够被准确的读出，因此就需要在准确读出该个性化数据之后，根据该个性化数据的数值，使得所述灵敏放大器模块输出准确的基准电流，使得所有的存储器单元的数据都能够被准确的读出。
综上所述，本发明不需要额外的熔断器或差分单元，即能够安全可靠的解决死锁问题而不增加电路面积和测试成本，可以广泛应用于各种工艺的OTP，MTP，EEPROM或Flash EEPROM等各类非挥发存储器，有效提高存储器的可靠性。

Claims (12)

1.一种非挥发存储器读出电路的自校准方法，其特征在于，将二进制的个性化数据用比特对的形式存入存储器，所述个性化数据的数值记录了存储器正常工作所需要的基准电流的大小，所述比特对的形式是指个性化数据中的每一位都用两位不同的二进制数“0”和“1”的先后位置变化来表示，存储器电路上电后，对控制基准电流大小的灵敏放大器进行调节，当输出的所述用比特对存储的个性化数据中，“0”和“1”的数量相同时，读出该个性化数据从而得到基准电流大小的数值，依据该基准电流大小的数值控制所述灵敏放大器对于基准电流的输出。 
2.根据权利要求1所述的非挥发存储器读出电路的自校准方法，其特征在于，存储器上电后，对控制基准电流大小的灵敏放大器进行调节时采用两分法进行扫描，即从灵敏放大器输出的基准电流变化范围的中间值开始扫描，比较所输出的用比特对存储的个性化数据中“0”和“1”的数量，如果“0”和“1”的数量不同，则向能够使得“0”和“1”数量趋向相同的方向调节所述灵敏放大器，直到“0”和“1”的数量相同。 
3.根据权利要求1所述的非挥发存储器读出电路的自校准方法，其特征在于，存储器上电后，对控制基准电流大小的灵敏放大器进行调节时采用顺序搜索的方式进行扫描，即从灵敏放大器输出的基准电流变化范围的最小值开始扫描，比较所输出的用比特对存储的个性化数据中“0”和“1”的数量，如果“0”和“1”的数量不同，则增大电流，直到“0”和“1”的数量相同；或者从灵敏放大器输出的基准电流变化范围的最大值开始扫描，比较所输出的用比特对存储的个性化数据中“0”和“1”的数量，如 果“0”和“1”的数量不同，则减小电流，直到“0”和“1”的数量相同。 
4.根据权利要求1、2、3中任意一项所述的非挥发存储器读出电路的自校准方法，其特征在于，采用数字方式对所述灵敏放大器进行调节，每收到一个时钟信号，比较输出的用比特对存储的个性化数据中“0”和“1”的数量，根据比较结果改变控制灵敏放大器的数据，从而改变所述灵敏放大器输出的基准电流大小。
5.根据权利要求1所述的非挥发存储器读出电路的自校准方法，其特征在于，所述存储比特对形式的二进制个性化数据的存储器为静态存储器。
6.一种实现如权利要求1所述的非挥发存储器读出电路的自校准方法的电路，其特征在于，包括个性化数据存储模块、灵敏放大器模块、逻辑判断模块和扫描模块，其中：
个性化数据存储模块，存储有比特对形式的二进制个性化数据，所述个性化数据的数值记录了存储器正常工作的基准电流的大小，所述比特对形式是指个性化数据中的每一位都用两位不同的二进制数“0”和“1”的先后位置变化来表示；
灵敏放大器模块，与所述扫描模块和所述个性化数据存储模块信号连接，在自校准过程中根据所述扫描模块的信号调整存储器的基准电流，当自校准完毕后读取所述个性化数据存储模块中存储的个性化数据的数值，根据该数值调整存储器的基准电流；
逻辑判断模块，实时判断所述个性化数据存储模块输出的“0”和“1”数量的多少，并将判断的结果传输给所述扫描模块；
扫描模块，根据逻辑判断模块的判断结果，向能够使得所述个性化数 据存储模块输出的“0”和“1”数量趋向相同的方向调节所述灵敏放大器的基准电流，直到所述个性化数据存储模块输出的“0”和“1”数量相同，此时自校准完毕。
7.根据权利要求6所述的非挥发存储器读出电路的自校准电路，其特征在于，所述扫描模块包括一个目标数据寄存器和一个数模转换器，所述数模转换器将所述目标数据寄存器的数据转换成模拟信号，该模拟信号连接至所述灵敏放大器模块，对所述灵敏放大器模块的基准电流进行调节；在对所述基准电流进行调节时，从目标数据寄存器存储数据范围的中间值开始，根据逻辑判断模块实时的判断结果，向能够使得所述个性化数据存储模块输出的“0”和“1”数量趋向相同的方向，由高位到低位逐位确定所述目标寄存器中的数据，直到所述个性化数据存储模块输出的“0”和“1”数量相同。
8.根据权利要求6所述的非挥发存储器读出电路的自校准电路，其特征在于，所述目标数据寄存器连接有一个计数器，所述计数器的位数与所述目标数据寄存器的位数相同，所述计数器连接到复位信号，当所述复位信号触发后，所述计数器开始计数，并且每计一个数，由高位到低位确定一位所述目标数据寄存器中的数值。
9.一种采用如权利要求6所述的非挥发存储器读出电路的自校准电路的非挥发点可擦除的存储器电路，包括：
存储器单元阵列，包括普通存储区和个性化数据存储区；
非挥发存储器读出电路的自校准电路，所述非挥发存储器读出电路的自校准电路包括： 
个性化数据存储模块，所述个性化数据存储模块设置于所述存储器单元阵列中的个性化数据存储区，其中存储有比特对形式的二进制个性化数据，所述个性化数据的数值记录了存储器正常工作的基准电流的大小，所述比特对形式是指个性化数据中的每一位都用两位不同的二进制数“0”和“1”的先后位置变化来表示；
灵敏放大器模块，与所述扫描模块和所述个性化数据存储模块信号连接，在自校准过程中根据所述扫描模块的信号调整存储器的基准电流，当自校准完毕后读取所述个性化数据存储模块中存储的个性化数据的数值，根据该数值调整存储器的基准电流；
逻辑判断模块，实时判断所述个性化数据存储模块输出的“0”和“1”数量的多少，并将判断的结果传输给所述扫描模块；
扫描模块，根据逻辑判断模块的判断结果，向能够使得所述个性化数据存储模块输出的“0”和“1”数量趋向相同的方向调节所述灵敏放大器的基准电流，直到所述个性化数据存储模块输出的“0”和“1”数量相同，此时自校准完毕。
10.根据权利要求9所述的非挥发点可擦除的存储器电路，其特征在于，还包括比特线多路选择器，将每个个性化数据传送到与其相应的灵敏放大器模块中，多个灵敏放大器模块组成放大器模块阵列。
11.根据权利要求9所述的非挥发点可擦除的存储器电路，其特征在于，所述扫描模块包括一个目标数据寄存器和一个数模转换器，所述数模转换器将所述目标数据寄存器的数据转换成模拟信号，该模拟信号连接至所述灵敏放大器模块，对所述灵敏放大器模块的基准电流进行调节；在对 所述基准电流进行调节时，从目标数据寄存器存储数据范围的中间值开始，根据逻辑判断模块实时的判断结果，向能够使得所述个性化数据存储模块输出的“0”和“1”数量趋向相同的方向，由高位到低位逐位确定所述目标寄存器中的数据，直到所述个性化数据存储模块输出的“0”和“1”数量相同。
12.根据权利要求9所述的非挥发点可擦除的存储器电路，其特征在于，所述目标数据寄存器连接有一个计数器，所述计数器的位数与所述目标数据寄存器的位数相同，所述计数器连接到复位信号，当所述复位信号触发后，所述计数器开始计数，并且每计一个数，由高位到低位确定一位所述目标数据寄存器中的数值。 
CN200810043650A 2008-07-21 2008-07-21 非挥发存储器的自校准方法和电路及非挥发存储器电路 Active CN101635173B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN200810043650A CN101635173B (zh) 2008-07-21 2008-07-21 非挥发存储器的自校准方法和电路及非挥发存储器电路
US12/505,599 US8184490B2 (en) 2008-07-21 2009-07-20 Self-calibration method of a reading circuit of a nonvolatile memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200810043650A CN101635173B (zh) 2008-07-21 2008-07-21 非挥发存储器的自校准方法和电路及非挥发存储器电路

Publications (2)

Publication Number Publication Date
CN101635173A CN101635173A (zh) 2010-01-27
CN101635173B true CN101635173B (zh) 2012-10-03

Family

ID=41530190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810043650A Active CN101635173B (zh) 2008-07-21 2008-07-21 非挥发存储器的自校准方法和电路及非挥发存储器电路

Country Status (2)

Country Link
US (1) US8184490B2 (zh)
CN (1) CN101635173B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8027212B2 (en) * 2006-03-31 2011-09-27 Kristopher Chad Breen Method and apparatus for a dynamic semiconductor memory with compact sense amplifier circuit
JP4505766B2 (ja) * 2008-06-30 2010-07-21 ルネサスエレクトロニクス株式会社 データ処理装置及びトリミングデータ読み出し方法
TWI433164B (zh) * 2009-12-29 2014-04-01 Mstar Semiconductor Inc 以內部時脈存取資料之資料存取裝置與相關方法
CN102708922B (zh) * 2011-03-28 2016-03-09 北京兆易创新科技股份有限公司 参考电流的调整方法、装置和非易失存储器芯片
KR20130093394A (ko) 2012-02-14 2013-08-22 삼성전자주식회사 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법
KR102011138B1 (ko) 2013-04-25 2019-10-21 삼성전자주식회사 전류 생성기를 포함하는 불휘발성 메모리 장치 및 그것의 동작 전류 보정 방법
US9589645B2 (en) * 2014-10-06 2017-03-07 Sandisk Technologies Llc Block refresh to adapt to new die trim settings
CN108155882B (zh) * 2016-12-06 2021-04-20 瑞昱半导体股份有限公司 运算放大器及其差分放大电路
CN109119110B (zh) * 2017-06-26 2021-02-23 中国科学院微电子研究所 一种闪存存储电路的抗总剂量效应加固方法
JP2020202002A (ja) 2019-06-11 2020-12-17 キオクシア株式会社 半導体記憶装置
CN111755060B (zh) * 2020-06-22 2024-05-03 上海华力微电子有限公司 失效数据修复电路和方法、非挥发性存储器、可读存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627448A (zh) * 2003-12-10 2005-06-15 上海华虹Nec电子有限公司 用于非挥发性存储器电路的电荷泵
CN1787111A (zh) * 2004-12-08 2006-06-14 上海华虹Nec电子有限公司 利用压控振荡器控制功耗的电荷泵

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005293659A (ja) * 2004-03-31 2005-10-20 Nec Electronics Corp メモリ装置とリファレンス電流設定方法
JP5067836B2 (ja) * 2005-12-19 2012-11-07 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置及びその動作方法
US7808842B1 (en) * 2007-09-25 2010-10-05 Cypress Semiconductor Corporation System to adjust a reference current

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1627448A (zh) * 2003-12-10 2005-06-15 上海华虹Nec电子有限公司 用于非挥发性存储器电路的电荷泵
CN1787111A (zh) * 2004-12-08 2006-06-14 上海华虹Nec电子有限公司 利用压控振荡器控制功耗的电荷泵

Also Published As

Publication number Publication date
US8184490B2 (en) 2012-05-22
US20100014363A1 (en) 2010-01-21
CN101635173A (zh) 2010-01-27

Similar Documents

Publication Publication Date Title
CN101635173B (zh) 非挥发存储器的自校准方法和电路及非挥发存储器电路
US20190161341A1 (en) Systems and methods for temperature sensor access in die stacks
CN109671464A (zh) 存储器模块、操作其的方法和存储器模块的测试系统
KR100952438B1 (ko) 반도체 메모리 장치
US11069401B2 (en) Memory with symmetric read current profile and read method thereof
CN1969337B (zh) 操作集成电路器件的方法和系统
CN114974384B (zh) 高效的io区段中断系统和方法
CN101763904A (zh) 非易失性存储装置及其操作方法
CN102422360A (zh) 校准存储器系统中的写平整的起始值的方法
CN107799135B (zh) 半导体系统
US20190121720A1 (en) Nonvolatile memory device and operation method thereof
CN109217876B (zh) 串行器和包括该串行器的存储装置
CN109493901A (zh) 具有阻抗校准电路的存储器系统
US10607690B2 (en) DRAM sense amplifier active matching fill features for gap equivalence systems and methods
US20230386545A1 (en) PMOS THRESHOLD COMPENSATION SENSE AMPLIFIER FOR FeRAM DEVICES
CN100587839C (zh) 采用可编程延迟来控制地址缓冲器的存储器
CN112988491B (zh) 一种内存测试方法、装置及内存控制器
US20230110208A1 (en) Apparatuses, systems, and methods for zq calibration
US20230410871A1 (en) VOLTAGE MANAGEMENT FOR IMPROVED tRP TIMING FOR FeRAM DEVICES
CN104979004B (zh) 资料存储型闪存优化译码使能装置
US12073120B2 (en) Activate information on preceding command
US20230230635A1 (en) Method for reading memory
US7502272B2 (en) Self-timing read architecture for semiconductor memory and method for providing the same
WO2009058148A1 (en) Mram testing
CN118280425A (zh) 存储系统、存储器以及存储器控制方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER NAME: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

CP03 Change of name, title or address

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Patentee before: Shanghai Huahong NEC Electronics Co., Ltd.