CN109119110B - 一种闪存存储电路的抗总剂量效应加固方法 - Google Patents
一种闪存存储电路的抗总剂量效应加固方法 Download PDFInfo
- Publication number
- CN109119110B CN109119110B CN201710495884.6A CN201710495884A CN109119110B CN 109119110 B CN109119110 B CN 109119110B CN 201710495884 A CN201710495884 A CN 201710495884A CN 109119110 B CN109119110 B CN 109119110B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- binary
- binary codes
- interpretation
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 78
- 230000000694 effects Effects 0.000 title claims abstract description 28
- 238000000034 method Methods 0.000 title claims abstract description 23
- 230000003014 reinforcing effect Effects 0.000 title abstract description 11
- 230000005055 memory storage Effects 0.000 claims abstract description 14
- 238000005728 strengthening Methods 0.000 claims description 4
- 230000002708 enhancing effect Effects 0.000 claims description 2
- 230000005855 radiation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000002787 reinforcement Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000005865 ionizing radiation Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002028 premature Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000000191 radiation effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Abstract
本发明提供一种闪存存储电路的抗总剂量效应加固方法，包括：步骤一、提供闪存存储阵列；步骤二、将初始信息编译为编码信息，并输入闪存存储阵列，编码信息中的二进制代码“0”和“1”的数量相等；步骤三、对闪存存储阵列中的编码信息进行判读，并将判读得到的二进制代码“0”和“1”的数量进行统计；步骤四、比较统计结果，当判读得到的二进制代码“0”和“1”的数量相等，则将编码信息译码读出；当判读得到数量不等，则调整闪存存储阵列的读取电压，直至判读得到的二进制代码“0”和“1”的数量相等。本发明能够通过调整读取电压的方式有效维护闪存存储电路的性能稳定性。
Description
技术领域
本发明涉及总剂量效应抑制技术领域，尤其涉及一种闪存存储电路的抗总剂量效应加固方法。
背景技术
闪存(Flash)存储器具有在线可编程、数据信息掉电不丢失、读写速度高、抗震动性好等优势，近年来，已经广泛应用于航天电子系统中。空间中的各种高能粒子会对包括Flash存储器的各种电子元器件造成严重的影响，引起各种辐射效应。其中，总剂量效应是Flash存储器在空间应用中需要面对的最重要的问题之一。
总剂量效应是累积剂量的电离辐射效应，是一个长期的辐射剂量累积导致器件失效的过程。总剂量效应对器件的损伤机理主要是在MOS器件的氧化层中产生大量的电子空穴对，在电子和空穴迁移以及复合的作用下形成氧化层陷阱电荷和界面态陷阱电荷，这些陷阱电荷会引起器件的阈值电压漂移、漏电增加以及跨导变化等结果，从而导致MOS器件的性能退化甚至功能失效。对于Flash存储器来说，总剂量效应可能会导致其存储单元阈值电压漂移和电路漏电流的增加、功耗电流增大、读写延迟增大甚至造成芯片不能进行正常擦写和读操作。
因此，通常在空间环境中应用的闪存存储器需要进行加固设计，避免其因空间辐射而过早失效。目前，存在EDAC(Error Detection And Correction电路纠检错)等存储器电路的抗辐照加固设计技术。在数据写入时，根据写入的数据生成一定位数的校验码，与相应的数据一起保存；当读出时，同时也将校验码读出进行判决。如果出现一位错误则自动纠正，将正确的数据送出，并同时将改正的数据写回覆盖原来出错的数据，如果出现两位错误则产生中断报告，通知CPU进行异常处理。
但是，在浮栅闪存存储电路受到辐照并且存储“1”的晶体管的最大阈值电压和存储0的晶体管的最小阈值电压之间仍然留有存储窗口的情况下，EDAC等存储器电路的加固方法不能够提前发现错误，并且自动纠正一位错并检测两位错的功能明显不足。另外，由于EDAC等存储器电路的加固方法主要靠硬件设计自动完成，需要占用较大的芯片面积。
因此，亟需设计一种闪存存储电路的抗总剂量效应加固方法，能够在浮栅闪存存储电路受到辐照时有效实现闪存存储电路的总剂量效应的加固。
发明内容
本发明提供的闪存存储电路的抗总剂量效应加固方法，能够针对现有技术的不足，通过调整闪存存储阵列的读取电压实现对闪存存储电路总剂量效应的加固。
本发明提供一种闪存存储电路的抗总剂量效应加固方法，其中包括：
步骤一、提供闪存存储阵列；
步骤二、将初始信息编译为编码信息，并将所述编码信息输入所述闪存存储阵列，其中所述编码信息中的二进制代码“0”和“1”的数量相等；
步骤三、对所述闪存存储阵列中的所述编码信息进行判读，并将判读得到的二进制代码“0”和“1”的数量进行统计；
步骤四、比较所述判读得到的二进制代码“0”和“1”的数量统计结果，
当所述判读得到的二进制代码“0”和“1”的数量相等，则将所述编码信息译码读出；
当所述判读得到的二进制代码“0”和“1”的数量不等，则调整所述闪存存储阵列的读取电压，直至所述判读得到的二进制代码“0”和“1”的数量相等。
可选地，在上述步骤二中，所述编码信息的二进制位数是所述初始信息的二进制数位数的两倍。
可选地，在上述步骤二中，所述编码信息使用两位二进制数“01”代替所述初始信息的一位二进制数“0”。
可选地，在上述步骤步骤二中，所述编码信息使用两位二进制数“10”代替所述初始信息的一位二进制数“1”。
可选地，上述步骤三还包括使用灵敏放大器对所述闪存存储阵列中的编码信息进行判读。
可选地，上述步骤三包括通过使用加法器对所述判读得到的二进制代码“0”和“1”的数量进行统计。
可选地，上述步骤三包括使用两个独立的加法器对所述判读得到的二进制代码“0”和“1”分别进行数量加合。
可选地，上述步骤四还包括当所述判读得到的二进制代码“0”和“1”的数量不等，则反馈至所述灵敏放大器。
可选地，上述步骤四中的读取电压处于存储二进制数“1”的所述闪存存储阵列的晶体管的最大阈值电压和存储二进制数“0”的所述闪存存储阵列的晶体管的最小阈值电压之间的存储窗口中。
可选地，当受到总剂量辐照效应后，上述存储二进制数“0”的所述闪存存储阵列的晶体管的最小阈值电压降低。
本发明实施例提供的闪存存储电路的抗总剂量效应加固方法，能够通过统计存储阵列中的“0”和“1”的个数来发现漏电，并通过调整存储阵列的读取电压实现对闪存存储电路总剂量效应的加固，从而提高存储阵列的抗总剂量辐照的能力。
附图说明
图1为本发明一实施例的闪存存储电路结构示意图；
图2为本发明一实施例的闪存存储阵列中的二进制代码“0”和“1”的数量分布曲线图；
图3为本发明一实施例的闪存存储电路的抗总剂量效应加固方法流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明提供一种闪存存储电路的抗总剂量效应加固方法。在存储“1”的存储单元晶体管的最大阈值电压VthHH和存储0的晶体管的最小阈值电压VthLL之间留有存储窗口的情况下，当浮栅闪存存储电路受到空间总剂量辐照时，可以通过调整存储阵列的读取电压实现对闪存存储电路总剂量效应的加固。
本发明通过编码模块对需要存储在闪存存储阵列的初始二进制信息进行编码。具体的，本发明使用两位二进制数“01”代替现有技术闪存存储电路中的一位二进制数“0”，并且使用两位二进制数“10”代替现有技术闪存存储电路中的一位二进制数“1”。
特别的，经过本发明中的编码模块编码，本发明的闪存存储阵列中的2*n位二进制数最多能够表示现有技术闪存存储电路中的2n个不同的n位二进制数。即，本发明以牺牲闪存存储电路的存储容量的方法实现了闪存存储阵列中0和1的数量相等。
图1示出了本发明一个实施例的闪存存储电路结构示意图。使用编码模块(未示出)进行编码，编码后的信息存储在闪存存储电路中。如图所示，闪存存储电路包括M行N列排列成矩阵阵列的浮栅存储管，每个浮栅存储管为一个存储单元，逻辑0或1状态分别对应存储单元的浮栅中存储电荷的有和无两种状态。具体的，本发明的编码模块向闪存存储阵列输入两位二进制数“01”代替现有技术中的二进制代码“0”，用两位二进制数“10”代替现有技术中的二进制代码“1”。浮栅存储管中的漏极所接线为位线(BL)，浮栅存储管中的栅极所接线为字线(WL)。对于N型浮栅存储管，字线(WL)为判读电压时，判读电压低于逻辑0状态的存储管的阈值电压VTHL，因此逻辑0状态的存储管截止，判读电压高于逻辑1状态的存储管的阈值电压VTHH，因此逻辑1状态的存储管导通。其中，SL为连接到浮栅存储管源极的源线。特别的，本发明如图所示的闪存存储阵列的存储容量为2*M*N位，即WL[(M-1):0]*BL[(2*N-1):0]。
当闪存存储阵列受到空间总剂量辐照时，受到显著影响的是存储信息为二进制代码“0”的浮栅晶体管，其浮栅中的电子会发生丢失，表现为该浮栅晶体管的阈值电压VthL的降低。图2示出了本发明一实施例中的闪存存储阵列中的二进制代码“0”和“1”的数量分布。如图所示，VthHH为存储“1”的存储单元晶体管的最大阈值电压，VthLL为存储“0”的存储单元晶体管的最小阈值电压，在VthHH和VthLL之间留有存储窗口。在VthHH和VthLL之间的存储窗口中为施加到存储阵列单元栅极的读取电压Vread。实线为存储阵列中存储的二进制代码“0”和“1”的数量分布曲线，当存储阵列受到空间总剂量辐照时，受到显著影响的是存储信息为二进制代码“0”的浮栅晶体管，其浮栅中的电子会发生丢失，表现为该浮栅晶体管的阈值电压VthL降低，即图2中的虚线所示的数量分布曲线。
进一步的，本发明使用灵敏放大器对存储阵列中的存储信息进行判读，当存储二进制代码“0”的浮栅晶体管的阈值电压VthL因为总剂量辐照降低至小于存储阵列的读取电压Vread时，灵敏放大器将错判该位二进制代码为“1”。
进一步的，灵敏放大器将判读的二进制代码“0”和“1”输出至两个独立的加法器，分别对读出的0和1的数量进行统计，并将统计结果进行比。
一方面的，如果Flash存储阵列未经辐照，其读取电压Vread介于VthHH和VthLL之间，统计出的0和1的数量相等，均为N*M，辐照未造成信息判读出错，即可将信息译码读出；另一方面，如果Flash存储阵列受到辐照影响，浮栅晶体管的阈值电压VthL因为总剂量辐照而降低，至小于存储阵列的读取电压Vread时，灵敏放大器就错判了该位二进制信息为1，统计出的编码0和编码1的数量不相等，辐照导致了信息的存储和读取错误，则将结果反馈至灵敏放大器，降低存储阵列的读取电压Vread至Vread’，直到Vread’处于存储二进制代码“1”的存储阵列单元晶体管的最大阈值电压VthHH和存储二进制代码“0”的晶体管的最小阈值电压VthLL之间的存储窗口中，并表现为最后统计出的0和1数量相等。
图3示出了本发明的一个实施例的闪存存储电路的抗总剂量效应加固方法流程图。如图所示，初始信息由编码模块进行编码，输入到存储阵列；使用灵敏放大器对存储阵列中的存储信息进行判读；灵敏放大器将判读的二进制代码“0”和“1”输出至两个独立的加法器，分别对读出的0和1的数量进行统计，并将统计结果通过对比模块进行对比；如果统计出的0和1的数量相等，则将信息译码读出；如果0和1的数量不相等，则将结果反馈至灵敏放大器，降低存储阵列的读取电压，直到最后统计出的0和1数量相等。
本发明提供的闪存存储电路的抗总剂量效应加固方法，能够适用于在辐照下闪存存储电路存储逻辑值“1”的晶体管的最大阈值电压VthHH和存储逻辑值“0”的晶体管的最小阈值电压VthLL之间仍留有存储窗口的情况，通过调整读取电压的方式起到存储阵列抗总剂量加固的效果，有效地维护了闪存存储电路的性能稳定性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (8)
1.一种闪存存储电路的抗总剂量效应加固方法，其特征在于，包括：
步骤一、提供闪存存储阵列；
步骤二、将初始信息编译为编码信息，并将所述编码信息输入所述闪存存储阵列，其中所述编码信息中的二进制代码“0”和“1”的数量相等；
步骤三、对所述闪存存储阵列中的所述编码信息进行判读，并将判读得到的二进制代码“0”和“1”的数量进行统计；
步骤四、比较所述判读得到的二进制代码“0”和“1”的数量统计结果，
当所述判读得到的二进制代码“0”和“1”的数量相等，则将所述编码信息译码读出；
当所述判读得到的二进制代码“0”和“1”的数量不等，则调整所述闪存存储阵列的读取电压，直至所述判读得到的二进制代码“0”和“1”的数量相等；
其中，在所述步骤二中，所述编码信息使用两位二进制数“01”代替所述初始信息的一位二进制数“0”，所述编码信息使用两位二进制数“10”代替所述初始信息的一位二进制数“1”。
2.根据权利要求1所述的抗总剂量效应加固方法，其特征在于，在所述步骤二中，所述编码信息的二进制位数是所述初始信息的二进制数位数的两倍。
3.根据权利要求1所述的抗总剂量效应加固方法，其特征在于，所述步骤三还包括使用灵敏放大器对所述闪存存储阵列中的编码信息进行判读。
4.根据权利要求1所述的抗总剂量效应加固方法，其特征在于，所述步骤三包括通过使用加法器对所述判读得到的二进制代码“0”和“1”的数量进行统计。
5.根据权利要求4所述的抗总剂量效应加固方法，其特征在于，所述步骤三包括使用两个独立的加法器对所述判读得到的二进制代码“0”和“1”分别进行数量加合。
6.根据权利要求3所述的抗总剂量效应加固方法，其特征在于，所述步骤四还包括当所述判读得到的二进制代码“0”和“1”的数量不等，则反馈至所述灵敏放大器。
7.根据权利要求1所述的抗总剂量效应加固方法，其特征在于，所述步骤四中的读取电压处于存储二进制数“1”的所述闪存存储阵列的晶体管的最大阈值电压和存储二进制数“0”的所述闪存存储阵列的晶体管的最小阈值电压之间的存储窗口中。
8.根据权利要求7所述的抗总剂量效应加固方法，其特征在于，当受到总剂量辐照效应后，所述存储二进制数“0”的所述闪存存储阵列的晶体管的最小阈值电压降低。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710495884.6A CN109119110B (zh) | 2017-06-26 | 2017-06-26 | 一种闪存存储电路的抗总剂量效应加固方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710495884.6A CN109119110B (zh) | 2017-06-26 | 2017-06-26 | 一种闪存存储电路的抗总剂量效应加固方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109119110A CN109119110A (zh) | 2019-01-01 |
| CN109119110B true CN109119110B (zh) | 2021-02-23 |
Family
ID=64821810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710495884.6A Active CN109119110B (zh) | 2017-06-26 | 2017-06-26 | 一种闪存存储电路的抗总剂量效应加固方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109119110B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115547397B (zh) * | 2022-11-25 | 2023-06-02 | 芯天下技术股份有限公司 | 读取芯片配置文件信息的方法、装置、设备及存储介质 |
| CN116564391B (zh) * | 2023-03-17 | 2024-03-01 | 平头哥(成都)半导体有限公司 | 存储控制芯片、固态硬盘和闪存读电压确定方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101635173A (zh) * | 2008-07-21 | 2010-01-27 | 上海华虹Nec电子有限公司 | 非挥发存储器的自校准方法和电路及非挥发存储器电路 |
| CN106124953A (zh) * | 2016-06-14 | 2016-11-16 | 工业和信息化部电子第五研究所 | 单粒子效应预测方法和装置 |
| CN106842282A (zh) * | 2016-12-29 | 2017-06-13 | 西北核技术研究所 | 一种利用sram存储器进行中子辐射环境监测的方法 |
-
2017
- 2017-06-26 CN CN201710495884.6A patent/CN109119110B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101635173A (zh) * | 2008-07-21 | 2010-01-27 | 上海华虹Nec电子有限公司 | 非挥发存储器的自校准方法和电路及非挥发存储器电路 |
| CN106124953A (zh) * | 2016-06-14 | 2016-11-16 | 工业和信息化部电子第五研究所 | 单粒子效应预测方法和装置 |
| CN106842282A (zh) * | 2016-12-29 | 2017-06-13 | 西北核技术研究所 | 一种利用sram存储器进行中子辐射环境监测的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 浮栅ROM与SRAM的辐射效应比较分析;贺朝会等;《电子学报》;20031231;第31卷(第8期);第1260-1262页 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109119110A (zh) | 2019-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8321760B2 (en) | Semiconductor memory device and data processing method thereof | |
| US11256564B2 (en) | Media quality aware ECC decoding method selection to reduce data access latency | |
| US9870834B2 (en) | Error characterization and mitigation for 16nm MLC NAND flash memory under total ionizing dose effect | |
| JP5502064B2 (ja) | メモリ装置およびデータ判定方法 | |
| KR101466270B1 (ko) | 비휘발성 메모리 시스템 및 그것의 데이터 처리 방법 | |
| US10084479B2 (en) | Low BER hard-decision LDPC decoder | |
| US10484008B2 (en) | Memory system with on-the-fly error detection and termination and operating method thereof | |
| US9405624B2 (en) | On-die error detection and correction during multi-step programming | |
| CN104283570A (zh) | 低密度奇偶性检验(ldpc)解码器中的对数似然比(llr)阻尼 | |
| US11139832B1 (en) | LDPC decoder and operating method thereof | |
| JP2015133161A (ja) | 半導体記憶装置 | |
| KR20180018069A (ko) | 메모리 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 | |
| Saiz-Adalid et al. | Ultrafast error correction codes for double error detection/correction | |
| CN106328209B (zh) | 存储器单粒子多位翻转容错方法及电路 | |
| CN109119110B (zh) | 一种闪存存储电路的抗总剂量效应加固方法 | |
| KR20180022175A (ko) | 컨트롤러, 반도체 메모리 시스템 및 그것의 동작 방법 | |
| CN111538621A (zh) | 针对位线故障的软芯片猎杀恢复 | |
| KR20180123393A (ko) | Siso 복호 방법, 디코더 및 반도체 메모리 시스템 | |
| US11456757B2 (en) | Oscillation detection and mitigation in bit-flipping decoders | |
| Chen et al. | Reliability analysis and improvement for multi-level non-volatile memories with soft information | |
| US20210359705A1 (en) | Out-of-order processing for bit-flipping decoders in non-volatile memory devices | |
| US11095316B2 (en) | Controller and operating method for performing read operation to read data in memory device | |
| Yang et al. | Data storage time sensitive ECC schemes for MLC NAND flash memories | |
| Jiang et al. | Error correction by natural redundancy for long term storage | |
| Dong et al. | Reducing data transfer latency of NAND flash memory with soft-decision sensing |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |