CN101622787A - 集成电路熔丝阵列 - Google Patents

集成电路熔丝阵列 Download PDF

Info

Publication number
CN101622787A
CN101622787A CN200880006752A CN200880006752A CN101622787A CN 101622787 A CN101622787 A CN 101622787A CN 200880006752 A CN200880006752 A CN 200880006752A CN 200880006752 A CN200880006752 A CN 200880006752A CN 101622787 A CN101622787 A CN 101622787A
Authority
CN
China
Prior art keywords
voltage
fuse
bit line
word line
couple
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880006752A
Other languages
English (en)
Inventor
A·B·霍夫勒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of CN101622787A publication Critical patent/CN101622787A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

在本申请中描述的熔丝阵列(40)由于其为交叉点体系结构因此非常紧凑，并且使用很少的半导体面积。所公开的交叉点体系结构减少了必须水平地或垂直地穿过每个位单元(例如，50和60)的导体的数目。结果，显著减少了每个位单元所需的面积。在一个实施例中，在各个字线(70、72、74)和位线(80、82、84)上的所选的一组电压用来对熔丝(60－68)编程以产生具有阻抗的更紧密分布的被编程的熔丝。类似地，在各个字线(70、72、74)和位线(80、82、84)上的所选的一组电压用来读取熔丝(60－68)。

Description

集成电路熔丝阵列
技术领域
[0001]本申请通常涉及集成电路，并且更具体地涉及集成电路熔丝阵列。
背景技术
[0002]一次性可编程存储器在集成电路(IC)上是非常有用的。一次性可编程存储器允许IC由该IC的购买者定制。IC的购买者还想要更多的能力来定制他们购买的IC。结果，期望增大IC上的一次性可编程存储器的存储容量。然而，还期望使实现一次性可编程存储器所需的实际半导体面积为尽可能小的面积。另外，还期望改进用来对一次性可编程存储器编程的程序和电路。
附图说明
[0003]本发明通过实例而示出并且不受附图限制，在附图中相似的附图标记表示类似的元件。图中的元件为简单和清楚起见而示出并且没有必要按比例绘制。
[0004]图1以局部框图的形式和局部示意图的形式示出了根据本发明一个实施例的集成电路。
[0005]图2以流程图的形式示出了根据本发明一个实施例的用于对一个或多个熔丝编程的方法。
[0006]图3以示意图形式示出了根据本发明一个实施例的存储器20的一部分。
[0007]图4以流程图形式示出了根据本发明一个实施例的用于读取一个或多个熔丝的方法。
[0008]图5以示意图形式示出了根据本发明一个实施例的存储器20的一部分。
具体实施方式
[0009]在此描述的熔丝阵列由于其交叉点体系结构(crosspointarchitecture)因此非常紧凑并且使用极小的半导体面积。所公开的交叉点体系结构减少了必须水平地或垂直地穿过每个位单元(bit cell)的导体的数目。它还减少了在单个熔丝位单元中的器件的数目和复杂度。结果，显著减少了每个位单元所需的面积。在一个实施例中，在各个字线和位线上的所选的一组电压被用来对熔丝编程以制造具有阻抗的更紧密分布(tighter distribution)的被编程的熔丝。类似地，在各个字线和位线上的所选的一组电压被用来读取熔丝。
[0010]在此使用的术语“总线”用于表示可以用来传递一个或多个各种类型的信息(例如，数据、地址、控制或状态)的多个信号或导体。可以根据其为单导体、多导体、单向导体或双向导体而示出或描述在此所讨论的导体。然而，不同的实施例可以改变导体的实现方式。例如，可以使用分离的单向导体替代双向导体，反之亦然。同时，可以用串行地或者以时分多路复用的方式传递多个信号的单导体来替换多个导体。同样，传送多个信号的单导体可以被分成传送这些信号的子集的各个不同的导体。因此，对于传递信号存在多种选择。
[0011]图1以局部框图的形式和局部示意图的形式示出了根据本发明一个实施例的集成电路10。存储阵列40包含多个单元，其中每个单元包含晶体管50-58和电可编程的熔丝60-68。存储单元被布置为交叉点结构，从而使得电源或接地导体不必穿过单元。在不需要包括电源和/或接地导体的情况下，可以显著减少单元的布局面积。另外，除了字线和位线之外，没有其它导体必须被安排通过每个单元。例如，不需要安排导体以将多个单元的控制电极耦接在一起。请注意，由于存储阵列40中的单元需要很少的导体，因此在制造期间可能需要更少的金属层，并且在交叉点阵列的交点处可能需要复杂度更小的器件；因此可以更便宜地制造集成电路10。
[0012]请注意，每个单元中的晶体管和熔丝以如下的方式耦接，即，当熔丝变得更不导电时晶体管变得更不导电。出于讨论目的，将使用包含晶体管50和熔丝60的单元作为实例。在熔丝60处于低阻抗状态的编程过程开始时，节点90上的电压更接近于位线80上的电压而不是字线70上的电压。在编程过程结束时，节点90上的电压更接近于字线70上的电压而不是位线80上的电压。这提供了自限制编程过程。已经发现，当熔丝的阻抗显著增大时减少编程电流会允许在编程过程的结束时更精确的控制熔丝最终的阻抗。有利的是，控制存储阵列40中的熔丝60-68的阻抗使得阻抗值的离散更小。结果，在熔丝60-68中的每一个之间在阻抗值上没有太多的变化，并且存储阵列40的电学特性更确定。通过将晶体管的第一电流电极连接到同一晶体管的控制电极，节点90上的电压用来在熔丝的阻抗显著增大时减少编程电流。
[0013]请注意，在第一电流电极(耦接到节点90)与第二电流电极(耦接到字线70)之间的晶体管50的阻抗比在第一端子(耦接到节点90)与第二端子(耦接到位线80)之间的熔丝60的阻抗更高。如果情况不是这样，那么晶体管50不会导通并且会防止熔丝60被编程。请注意，对于所示出的实施例，组合的晶体管50和熔丝60的总阻抗足够低以支持在位线80和字线70之间流动的充分高的编程电流，从而对熔丝60编程。在此使用的术语“阻抗”可与术语“电阻”互换使用，但是应当承认在本发明之外的其它情形中，可以有差别地使用这些术语。
[0014]在可替代实施例中，可以将反熔丝用于熔丝60-68。反熔丝是被编程时从高阻抗状态变为低阻抗状态的熔丝。如果使用一个或多个反熔丝，则可以进行一些相应的改变，例如，对于晶体管50-58，可以使用p沟道晶体管来代替所示出的n沟道晶体管。另外，在编程和读取操作期间，将需要适当地调节施加在所选的和未选的位线以及所选的和未选的字线上的电压。某些实施例可以仅对存储阵列40的一部分使用反熔丝。可替代实施例可以使用多个存储阵列40，其中一个或多个存储阵列使用熔丝而一个或多个不同的存储阵列使用反熔丝。可替代实施例还可以使用n沟道晶体管与反熔丝。
[0015]在可替代实施例中，晶体管50-58可以被二极管代替。请注意，根据二极管的方向，在编程和读取操作期间，可能需要适当地调节施加在所选的和未选的位线以及所选的和未选的字线上的电压。根据在此的描述，这样的调节完全在本领域技术人员的能力范围之内。
[0016]在所示出的实施例中，地址产生电路18可以用于产生被提供来对译码电路46寻址的地址。在可替代实施例中，地址产生电路18可以位于集成电路10上的任何地方。例如，地址产生电路18可以位于处理器16内、其它电路14内、或者外部总线接口12内。或者，地址产生电路18可以为DMA(直接存储器访问)电路的一部分。或者，可以从集成电路10外部提供地址来对译码电路46寻址。例如，在所示出的实施例中，可以经由集成电路端子24、外部总线接口12、总线22和地址30来提供地址，以便对译码电路46进行寻址。
[0017]地址译码电路46对地址进行译码并且根据地址的值给位线选择电路42和字线选择电路48提供控制信息。位线选择电路42使用该控制信息来确定选择哪一个或哪几个位线80、82、84。字线选择电路48使用该控制信息来确定选择哪一个或哪几个字线70、72、74。在所示出的实施例中，在熔丝编程期间每次仅选择一个位线80、82、84和一个字线70、72、74。可替代实施例在编程期间可以选择任意数目的位线和任意数目的字线。在所示出的实施例中，在熔丝读取期间每次选择多个位线80、82、84和一个字线70、72、74。可替代实施例在存储器20的读取期间可以选择任意数目的位线和任意数目的字线。
[0018]现在将描述图1的连接。图1示出了集成电路10的一个实施例。在所示出的实施例中，集成电路10具有双向耦接到外部总线接口12、其它电路14、处理器16、地址产生电路18和存储器20的总线22，以便允许在这些各种电路块之间通信。外部总线接口12可以经由端子24(例如，管脚、凸块(bump)或者任何类型的适当的导电装置)耦接到集成电路10外部的电路。其它电路14可以经由端子26(例如，管脚、凸块或者任何类型的适当的导电装置)耦接到集成电路10外部的电路。处理器16可以经由端子28(例如，管脚、凸块或者任何类型的适当的导电装置)耦接到集成电路10外部的电路。可替代实施例可能不具有端子24、26和/或28中的一个或多个。其它电路14可以是任何类型的电路，例如，存储器、计时器、通信电路、驱动器(例如，液晶显示驱动器)、模数转换器、数模转换器、其他处理器或者用于执行任何期望功能的任何其它期望的电路。
[0019]在所示出的实施例中，存储器20经由地址导体或信号30和数据信号32耦接到总线22。存储器20还可以从总线22接收一个或多个控制信号(例如，读/写信号)。用于控制对存储器的读取和写入访问的这种控制信号是本领域中公知的。在所示出的实施例中，地址导体30耦接到地址译码电路46。地址译码电路46对输入的地址信号30进行译码并且作为响应给位线选择电路提供信号。作为响应，位线选择电路42给编程/读取电路44提供信号，指出哪些位线要被选择用于编程或读取操作。然后编程/读取电路44在位线80、82和84上提供适当的电压以在所选位线上实现所期望的读取或编程操作。响应于对输入的地址信号30的译码，地址译码电路46还给字线选择电路48提供信号。作为响应，字线选择电路48在字线70、72和74上提供适当的电压以在所选字线上实现所期望的读取或编程操作。
[0020]存储阵列40耦接到位线80、82和84并且耦接到字线70、72和74。存储阵列40包含多个单元，其中每个单元包含晶体管50-58和电可编程的熔丝60-68。在所示出的实施例中，第一单元包含n沟道晶体管50，n沟道晶体管50具有耦接到字线70的第一电流电极并且具有耦接到节点90的第二电流电极和控制电极。第一单元还包含熔丝60，熔丝60具有耦接到节点90的第一端子并且具有耦接到位线80的第二端子。存储阵列40还包含第二单元。在所示出的实施例中，第二单元包含n沟道晶体管51，n沟道晶体管51具有耦接到字线70的第一电流电极并且具有耦接到节点91的第二电流电极和控制电极。第二单元还包含熔丝61，熔丝61具有耦接到节点91的第一端子并且具有耦接到位线82的第二端子。存储阵列40可以具有耦接到字线70的任何期望且适当数目的单元。在所示出的实施例中，存储阵列40还包含第三单元。在所示出的实施例中，第三单元包含n沟道晶体管52，n沟道晶体管52具有耦接到字线70的第一电流电极并且具有耦接到熔丝62的第一端子的第二电流电极和控制电极。熔丝62的第二端子耦接到位线84。
[0021]在所示出的实施例中，第四单元包含n沟道晶体管53，n沟道晶体管53具有耦接到字线72的第一电流电极并且具有耦接到节点92的第二电流电极和控制电极。第四单元还包含熔丝63，熔丝63具有耦接到节点92的第一端子并且具有耦接到位线80的第二端子。存储阵列40还包含第五单元。在所示出的实施例中，第五单元包含n沟道晶体管54，n沟道晶体管54具有耦接到字线72的第一电流电极并且具有耦接到节点93的第二电流电极和控制电极。第五单元还包含熔丝64，熔丝64具有耦接到节点93的第一端子并且具有耦接到位线82的第二端子。存储阵列40可以具有耦接到字线72的任何期望且适当数目的单元。在所示出的实施例中，存储阵列40还包含第六单元。在所示出的实施例中，第六单元包含n沟道晶体管55，n沟道晶体管55具有耦接到字线72的第一电流电极并且具有耦接到熔丝65的第一端子的第二电流电极和控制电极。熔丝65的第二端子耦接到位线84。
[0022]在所示出的实施例中，第七单元包含n沟道晶体管56，n沟道晶体管56具有耦接到字线74的第一电流电极并且具有耦接到熔丝66的第一端子的第二电流电极和控制电极。熔丝66的第二端子耦接到位线80。存储阵列40还包含第八单元。在所示出的实施例中，第八单元包含n沟道晶体管57，n沟道晶体管57具有耦接到字线74的第一电流电极并且具有耦接到熔丝67的第一端子的第二电流电极和控制电极。熔丝67的第二端子耦接到位线82。存储阵列40可以具有耦接到字线74的任何期望且适当数目的单元。在所示出的实施例中，存储阵列40还包含第九单元。在所示出的实施例中，第九单元包含n沟道晶体管58，n沟道晶体管58具有耦接到字线74的第一电流电极并且具有耦接到熔丝68的第一端子的第二电流电极和控制电极。熔丝68的第二端子耦接到位线84。可替代实施例可以将任何期望且适当的体系结构用于存储器20。图1中示出的存储器20仅仅是一个可能的实例。
[0023]图2以流程图的形式示出了根据本发明一个实施例的用于对一个或多个熔丝(例如，图1的熔丝60-68)编程的方法。流程201起始于开始椭圆200。流程201进行到步骤202，在步骤202中确定一个或多个熔丝要被编程。参考图1，集成电路10上的电路的任何适当的部分可以执行该确定步骤。或者，集成电路10外部的某物(例如计算机(未示出))可以执行该确定步骤。
[0024]流程201从步骤202进行到步骤204，在步骤204中提供要被编程的一个或多个熔丝的地址。在可替代实施例中，地址可以包含单个地址、连续地址范围或者多个非连续的地址或地址范围。
[0025]流程201从步骤204进行到步骤206，在步骤206中选择一个或多个字线(例如，图1的字线70、72、74)。参考图1，在所示出的实施例中，字线选择电路48可以执行该功能。在可替代实施例中，该功能可以由不同的电路以不同的方式来执行。
[0026]流程201从步骤206进行到步骤208，在步骤208中在所选字线上提供字线编程电压，并且在未选字线上提供字线禁止电压。在本发明一个实施例中，在所选字线上提供的字线编程电压近似等于第一电源电压(VSS)，对于所示出的实施例，其约为地或者0伏。对于第一电源电压，可替代实施例可以使用不同的电压。对于字线编程电压，可替代实施例可以使用不同的电压。在本发明一个实施例中，在未选字线上提供的字线禁止电压近似等于第二电源电压(VDD)，对于所示出的实施例，其约为1.2伏。对于第二电源电压，可替代实施例可以使用不同的电压。对于字线禁止电压，可替代实施例可以使用不同的电压。
[0027]流程201从步骤208进行到步骤210，在步骤210中选择一个或多个位线(例如，图1的位线80、82、84)。参考图1，在所示出的实施例中，位线选择电路42可以执行该功能。在可替代实施例中，该功能可以由不同的电路以不同的方式来执行。
[0028]流程201从步骤210进行到步骤212，在步骤212中在所选位线上提供位线编程电压，并且在未选位线上提供位线禁止电压。在本发明一个实施例中，在所选位线上提供的位线编程电压近似等于两倍的第二电源电压(两倍VDD)，对于所示出的实施例，其约为2.4伏。对于第二电源电压，可替代实施例可以使用不同的电压。对于位线编程电压，可替代实施例可以使用不同的电压。例如，在本发明一个实施例中，3.0伏的电压可以用作位线编程电压。可替代实施例可以使用在1.5倍的第二电源电压到3倍的第二电源电压的范围内的位线编程电压。在本发明一个实施例中，在未选位线上提供的位线禁止电压近似等于第一电源电压(VSS)，对于所示出的实施例，其约为0伏。对于第一电源电压，可替代实施例可以使用不同的电压。对于位线禁止电压，可替代实施例可以使用不同的电压。
[0029]流程201从步骤212进行到步骤214，在步骤214中对耦接到所选字线和所选位线的一个或多个熔丝(例如，图1的熔丝60-68中的一个或多个)编程。参考图1，与编程/读取电路44的编程电路部分结合的位线选择电路42可以用来在所选的和未选的位线上提供适当的电压。字线选择电路48可以用来在所选的和未选的字线上提供适当的电压。在可替代实施例中，给位线和字线提供适当电压的功能可以由与图1中示出的电路不同的电路以不同的方式来执行。图1中示出的电路仅仅意图作为实现图2方法的电路的一个可能的实施例。许多其它电路可以用来实现图2的方法。流程从步骤214进行到结束椭圆216，在结束椭圆216中该流程结束。流程201的可替代实施例可以使用与图2中示出的步骤相比更少、更多或者不同的步骤。
[0030]图3以示意图形式示出了根据本发明一个实施例的存储器20的一部分。图3的目的是示出一种可能的可以对存储器20中的熔丝60-68(参见图1)编程的方式。可替代实施例可以使用不同的方法。在所示出的实施例中，已经确定要对熔丝60编程。为了对熔丝60编程，选择一个位线(位线80)和一个字线(字线70)。其是分别耦接到熔丝60和晶体管50的位线和字线。将近似等于第一电源电压(在一个实施例中约为地或VSS)的电压提供给所选的字线70。在本实施例中，将近似等于第二电源电压(在一个实施例中约为VDD)的电压提供给均为未选字线的剩余字线(例如，72)。请注意，可替代实施例可以选择在编程期间每次选择多于一个字线。将近似等于两倍的第二电源电压(在一个实施例中约为两倍VDD)的电压提供给所选的位线80。在本实施例中，将近似等于第一电源电压(在一个实施例中约为地)的电压提供给均为未选位线的剩余位线(例如，82)。请注意，可替代实施例可以选择在编程期间每次选择多于一个位线。某些实施例可以选择一个位线和多个字线，而其它实施例可以选择一个字线和多个位线。还有其它实施例可以选择位线的一个子集和字线的一个子集。
[0031]请注意，给位线80提供约两倍VDD而同时给字线70提供约为地的电平会在位线80与字线70之间产生大的电压降。结果，大电流流过熔丝60和晶体管50。由于晶体管50的控制电极耦接到节点90，因此一旦将所选的编程电压提供在位线80和字线70上，晶体管50导通。结果，节点90的电压更接近于字线70的电压而不是位线80的电压。作为大电流流过的结果，熔丝60被编程。一旦熔丝60被编程，熔丝60的阻抗从其未被编程状态的阻抗显著地增大。当熔丝60的阻抗显著增大时，节点90上的电压降低到更接近于字线70上的电压而不是位线80上的电压。请注意，当节点90上的电压降低时，晶体管50转变到非导通状态。当晶体管50转变到非导通状态时，通过熔丝60的电流被减少和阻止，并且完成对熔丝60的编程。
[0032]现在将描述未选单元的特性。请注意，存在要描述的未选单元的若干变体。存在位线和字线均未被选择的单元(例如，单元54、64)、位线被选择而字线未被选择的单元(例如，53、63)以及位线未被选择而字线被选择的单元(例如，单元51、61)。
[0033]首先将描述包含晶体管51和熔丝61的单元的特性。由于位线82和字线70的电位都约为地，因此没有电流通过晶体管51和熔丝61。因此熔丝61未被编程并且未受影响。此外，节点91的电压约为地。
[0034]接下来将描述包含晶体管54和熔丝64的单元的特性。由于位线82的电位约为地而字线72的电位约为VDD，因此存在一个非常小的电流通过晶体管54和熔丝64。然而，该非常小的电流远不足以进行编程乃至显著地影响熔丝64。因此熔丝64未被编程并且未受显著地影响。此外，节点93的电压约为地。
[0035]接下来将描述包含晶体管53和熔丝63的单元的特性。由于位线80的电位约为两倍VDD而字线72的电位约为VDD，因此存在一个小电流通过晶体管53和熔丝63。然而，该小电流不足以进行编程乃至显著地影响熔丝63。因此熔丝63未被编程并且未被显著地影响。此外，节点92的电压稍微高于VDD。结果，晶体管53被稍微开启并且稍微导电。因此，小电流从位线80流到字线72。
[0036]图4以流程图的形式示出了根据本发明一个实施例的用于读取一个或多个熔丝(例如，图1的熔丝60-68)的方法。流程401起始于开始椭圆400。流程401进行到步骤402，在步骤402中确定一个或多个熔丝要被读取。参考图1，集成电路10上的电路的任何适当的部分可以执行该确定步骤。或者，集成电路10外部的某物，例如计算机(未示出)，可以执行该确定步骤。
[0037]流程401从步骤402进行到步骤404，在步骤404中提供要被读取的一个或多个熔丝的地址。在可替代实施例中，地址可以包含单个地址、连续地址范围或者多个非连续的地址或地址范围。
[0038]流程401从步骤404进行到步骤406，在步骤406中选择一个或多个字线(例如，图1的字线70、72、74)。参考图1，在所示出的实施例中，字线选择电路48可以执行该功能。在可替代实施例中，该功能可以由不同的电路以不同的方式来执行。
[0039]流程401从步骤406进行到步骤408，在步骤408中在所选的字线上提供字线读取电压，并且在未选字线上提供字线禁止电压。请注意，用于读取操作的字线禁止电压(参见图4和图5)可以完全与用于编程操作的字线禁止电压(参见图2和图3)无关。在图2中描述的字线禁止电压指的是字线编程禁止电压，而在图4中描述的字线禁止电压指的是字线读取禁止电压。再次参考图4，在本发明一个实施例中，提供在所选字线上的字线读取电压近似等于第一电源电压(VSS)，对于所示出的实施例，其约为地或者0伏。对于第一电源电压，可替代实施例可以使用不同的电压。对于字线读取电压，可替代实施例可以使用不同的电压。在本发明一个实施例中，提供在未选字线上的字线禁止电压近似等于第二电源电压(VDD)，对于所示出的实施例，其约为1.2伏。对于第二电源电压，可替代实施例可以使用不同的电压。对于字线禁止电压，可替代实施例可以使用不同的电压。
[0040]流程401从步骤408进行到步骤410，在步骤410中选择一个或多个位线(例如，图1的位线80、82、84)。参考图1，在所示出的实施例中，位线选择电路42可以执行该功能。在可替代实施例中，该功能可以由不同的电路以不同的方式来执行。
[0041]流程401从步骤410进行到步骤412，在步骤412中在所选的位线上提供位线读取电压。在本发明一个实施例中，提供在所选位线上的位线读取电压近似等于第二电源电压(VDD)，对于所示出的实施例，其约为1.2伏。对于第二电源电压，可替代实施例可以使用不同的电压。对于位线读取电压，可替代实施例可以使用不同的电压。当它们相关联的单元或熔丝不被读取时，可以将任何未选位线驱动到任何适当的电压(例如，第二电源电压VDD)。对于第二电源电压，可替代实施例可以使用不同的电压。对于未选位线，可替代实施例可以使用不同的电压。
[0042]流程401从步骤412进行到步骤414，在步骤414中读取耦接到所选字线和所选位线的一个或多个熔丝(例如，图1的熔丝60-68中的一个或多个)。在一个实施例中，在所选位线上的电流的幅度被用来执行该读取。在可替代实施例中，可以以不同的方式来感测或读取一个或多个熔丝60-68的状态。参考图1中示出的实施例，与编程/读取电路44的编程电路部分结合的位线选择电路42可以用来在所选的和未选的位线上提供适当的电压。字线选择电路48可以用来在所选的和未选的字线上提供适当的电压。在可替代实施例中，给位线和字线提供适当电压的功能可以由与图1中示出的电路不同的电路以不同的方式来执行。图1中示出的电路仅仅意图作为实现图4方法的电路的一个可能的实施例。许多其它电路可以用来实现图4的方法。流程从步骤414进行到结束椭圆416，在结束椭圆416中该流程结束。流程401的可替代实施例可以使用与图4中示出的步骤相比更少、更多或者不同的步骤。
[0043]图5以示意图形式示出了根据本发明一个实施例的存储器20的一部分。图5的目的是示出可以读取存储器20中的熔丝60-68(参见图1)的一种可能的方式。可替代实施例可以使用不同的方法。在所示出的实施例中，已经确定了要读取熔丝60和61。请注意，在所示出的实施例中，熔丝60和64已经被编程而熔丝61和63没有被编程。为了读取熔丝60和61，选择两个位线(位线80和82)和一个字线(字线70)。其是耦接到熔丝60和61以及晶体管50和51的位线和字线。将近似等于第一电源电压(在一个实施例中约为地或VSS)的电压提供给所选字线70。在本实施例中，将近似等于第二电源电压(在一个实施例中约为VDD)的电压提供给均为未选字线的剩余字线(例如，72)。请注意，可替代实施例可以选择在读取访问期间每次选择多于一个字线。将近似等于第二电源电压(在一个实施例中约为VDD)的电压提供给所选位线80和82。当不读取它们相关联的单元时，可以将任何未选位线驱动到任何适当的电压(例如，地)。例如，在一个实施例中，可以将未选位线驱动到约第一电源电压(在一个实施例中约为地)。可替代实施例可以在未选位线(例如图1中的位线84)上使用不同的电压。请注意，可替代实施例可以选择在编程期间每次选择任意数目的位线。某些实施例可以选择一个位线和多个字线，而另一些实施例可以选择一个字线和多个位线。还有其它实施例可以选择位线的一个子集和字线的一个子集。
[0044]现在将描述已编程的熔丝的读取。在所示出的实施例中，熔丝60已经被编程。给位线80提供约VDD而同时给字线70提供约为地的电平会在位线80与字线70之间产生电压降。然而，由于熔丝60已经被编程并且处于高阻抗状态，因此仅有小电流被传导通过熔丝60。结果，节点90更接近于字线70的电压而不是位线80的电压。因此，晶体管50是非导通的。因此，仅仅将小电流从字线70经由晶体管50和熔丝60提供到位线80。在位线80上的该小的读电流可以由编程/读取电路44中的感测电路感测到，作为已编程的熔丝(例如，熔丝60)的逻辑状态。在一个实施例中，该感测电路可以是标准的读出放大器。可替代实施例可以使用任何期望的电路来感测存储器20中的熔丝的逻辑状态。
[0045]现在将描述未被编程的熔丝的读取。在所示出的实施例中，熔丝61是未被编程的。给位线82提供约VDD而同时给字线70提供约为地的电平会在位线82与字线70之间产生电压降。然而，由于熔丝61没有被编程并且处于低阻抗状态，因此大的电流被传导通过熔丝61。结果，节点91更接近于位线82的电压而不是字线70的电压。因此，晶体管51是稍微导电的。因此，将大的电流从字线70经由晶体管51和熔丝61提供到位线82。在位线82上的该大的读电流可以由编程/读取电路44中的感测电路感测到，作为未被编程的熔丝(例如，熔丝61)的逻辑状态。在一个实施例中，该感测电路可以是标准的读出放大器。可替代实施例可以使用任何期望的电路来感测存储器20中的熔丝的逻辑状态。
[0046]现在将描述在未选熔丝(已编程的(例如，64)和未被编程的(例如，63)两种熔丝)上读取的影响。在所示出的实施例中，熔丝63是未被编程的。给位线80提供约VDD而同时给字线70提供约VDD没有在位线80与字线70之间产生电压降。结果，没有电流传导通过晶体管53和熔丝63。因此，熔丝63对在位线80上提供的电流没有影响。因此，熔丝63不影响耦接到同一位线80的熔丝60的读取。在所示出的实施例中，熔丝64被编程。给位线82提供约VDD而同时给字线70提供约VDD没有在位线82与字线70之间产生电压降。结果，没有电流传导通过晶体管54和熔丝64。因此，熔丝64对在位线82上提供的电流没有影响。因此，熔丝64不影响耦接到同一位线82的熔丝61的读取。
[0047]请注意，可替代实施例可以改变用于编程和读取的电压。例如，参考图3和图5，存储器20可以使用4.0伏来代替3.0伏，可以使用2.2伏来代替1.2伏，并且可以使用1.0伏来代替0伏。类似地，存储器20的可替代实施例可以使用1.8伏来代替3.0伏，可以使用0伏来代替1.2伏，并且可以使用-1.2伏来代替0伏。其它实施例可以使用任何值的偏移电压。随着集成电路上使用的尺寸减小，可替代实施例可以使用具有相同关系的电压(某些电压较大而某些电压较小)，但电压的绝对值可以改变不同的量。例如，参考图3和图5，存储器20可以使用2.0伏来代替3.0伏，可以使用0.8伏来代替1.2伏，并且可以仍然使用0伏。其它实施例可以使用任何适当的值用于缩放编程和/或读取电压。
[0048]现在将描述读取耦接到未选位线(例如65和62)并且耦接到所选字线和耦接到未选字线的未选的熔丝的影响。对于未选的熔丝耦接到未选位线且耦接到未选字线的情形，施加到未选位线的电压可以近似等于第二电源电压(例如，对于一个实施例为地)。另外，对于未选的熔丝耦接到未选位线且耦接到所选字线并且未被编程的情形，施加到未选位线的电压可以近似等于第二电源电压(例如，对于一个实施例为地)。对于未选的熔丝耦接到未选位线且耦接到所选字线并且未被编程的情形，施加到未选位线的电压可以近似等于第二电源电压(例如，对于一个实施例为地)。然而，请注意，对于该情形，晶体管55可以用来阻挡流过熔丝65的任何电流。在该情形中流过熔丝65的电流会增大存储器20的功耗，这是不期望的。
[0049]在所示出的实施例中，熔丝63是未被编程的。给位线80提供约VDD而同时给字线72提供约VDD不会在位线80与字线72之间产生电压降。结果，没有电流传导通过晶体管53和熔丝63。因此，熔丝63对在位线80上提供的电流没有影响。因此，熔丝63不影响耦接到同一位线80的熔丝60的读取。在所示出的实施例中，熔丝64被编程。给位线82提供约VDD而同时给字线72提供约VDD不会在位线82与字线72之间产生电压降。结果，没有电流传导通过晶体管54和熔丝64。因此，熔丝64对在位线82上提供的电流没有影响。因此，熔丝64不影响耦接到同一位线82的熔丝61的读取。
[0050]由于实现本发明的装置绝大部分由为本领域技术人员所知的电子组件和电路组成，因此为了理解和明白本发明的基本概念并且为了不模糊或分散本发明的教导，不会在任何比如上所示出的认为需要的更大的程度上说明电路细节。
[0051]虽然已经根据特定的导电类型或电位的极性描述了本发明，但是本领域技术人员明白导电类型和电位的极性可以相反。例如，虽然图1中的晶体管50-58被示出为n沟道晶体管，但是存储器20的可替代实施例可以使用p沟道晶体管。将需要适当地调节在编程和读取操作期间施加在所选的和未选的位线以及所选的和未选的字线上的电压。根据在此的描述，这样的调节完全在本领域技术人员的能力范围之内。例如，使用p沟道晶体管代替晶体管50-58的可替代实施例可以仅仅改变电压的符号。例如，参考图3和图5，存储器20可以使用-3.0伏来代替3.0伏，可以使用-1.2伏来代替1.2伏，并且对于0伏可以仍然使用0伏。然而，请注意，在一些实施例中p沟道晶体管可能不能提供与使用n沟道晶体管时将可得到的对熔丝编程的电流同样多的电流。
[0052]另外，使用p沟道晶体管代替晶体管50-58的可替代实施例可以改变用于编程和读取的电压。例如，参考图3和图5，存储器20可以使用-4.0伏来代替-3.0伏，可以使用-2.2伏来代替-1.2伏，并且可以使用-1.0伏来代替0伏。类似地，存储器20的可替代实施例可以使用-1.8伏来代替-3.0伏，可以使用0伏来代替-1.2伏，并且可以使用1.2伏来代替0伏。其它实施例可以使用任何值的偏移电压。随着集成电路上使用的尺寸减小，可替代实施例可以使用具有相同关系的电压(某些电压较大而某些电压较小)，然而电压的绝对值可以改变不同的量。例如，参考图3和图5，存储器20可以使用-2.0伏来代替-3.0伏，可以使用-0.8伏来代替-1.2伏，并且对于0伏可以仍然使用0伏。其它实施例可以使用任何适当的值用于缩放编程和/或读取电压。请注意，如果不期望有负电压，则可以将编程和读取电压在正方向上改变一个偏移量以使得所有电压变为正的或者至少为零(地)。因此，使用p沟道晶体管代替晶体管50-58的电路可以以与图1、3和5中同样的方式耦接，并且具有如上所述施加的用于编程和读取的电压。
[0053]另外，如果块状半导体材料用于形成集成电路10，则器件50-58的体区可以接地(即，耦接到约为地电平的电源电压)。然而，如果SOI(绝缘体上半导体)晶片(wafer)用于形成集成电路10，则晶体管50-58的体区可以接地，或者可以不接地，而是浮空的。
[0054]如适用，上述实施例中的一些可以使用各种不同的信息处理系统来实现。例如，虽然图1及其讨论描述了一个示例性的信息处理体系结构，但是仅仅为了在讨论本发明的各个方面中提供有用的参考而提出该示例性的体系结构。当然，为了讨论起见已经简化了该体系结构的描述，并且它仅仅是根据本发明可以使用的许多不同类型的适当体系结构中的一个。本领域技术人员将认识到在逻辑块之间的边界仅仅是示例性的而可替代实施例可以合并逻辑块或电路元件或者强迫可替代的分解各种逻辑块或电路元件上的功能。
[0055]因此，应当理解，在此描述的体系结构仅仅是示例性的，而事实上可以实现完成相同功能的许多其它体系结构。在抽象但仍然明确的，任何完成相同功能的组件的布置有效地“相关联”以使得完成期望的功能。因此，无论体系结构或者中间组件如何，在此组合来完成特定功能的任何两个组件可以被视为彼此“相关联”，从而完成期望的功能。另外，如此相关联的任何两个组件还可以被视为彼此“可操作地连接”或者“可操作地耦接”来完成该期望的功能。
[0056]还例如，在一个实施例中，所示出的系统10的元件是位于单个集成电路上或者同一设备内的电路。或者，系统10可以包括任意数目的彼此相互连接的分离的集成电路或者分离的设备。例如，存储器20可以位于与处理器16相同的集成电路上或分离的集成电路上，或者位于另一外围设备内或者位于与系统10的其它元件分离的从设备内。其它电路14也可以位于分离的集成电路或者设备上。还例如，系统10或其部分可以是物理电路的软件或代码表示，或者是能转变为物理电路的逻辑表示的软件或代码表示。照此，可以用任何适当类型的硬件描述语言来具体实现系统10。
[0057]此外，本领域技术人员将认识到在上述操作的功能之间的界限仅仅是示例性的。多个操作的功能可以被合并为单个操作，和/或单个操作的功能可以被分布在附加的操作中。此外，可替代实施例可以包括特定操作的多个实例，并且在各个其它实施例中可以改变操作的顺序。
[0058]在一个实施例中，系统10是计算机系统，例如个人计算机系统。其它实施例可以包括不同类型的计算机系统。计算机系统是可以被设计成给一个或多个用户独立计算能力的信息处理系统。计算机系统可以具有许多形式，包括但不限于主机、小型计算机、服务器、工作站、个人电脑、笔记本、个人数字助理、电子游戏机、机动车的和其它嵌入系统、行动电话以及各种其它无线设备。典型的计算机系统包括至少一个处理器(例如，16)、关联的存储器(例如，20)以及许多输入/输出(I/O)设备(例如，14)。
[0059]虽然在此参考具体的实施例描述了本发明，但是可以在不脱离如下面权利要求中所述的本发明范围的情况下进行各种修改和变化。例如，存储器20可以包含任意数目的存储阵列40。类似地，IC 10可以包含任意数目的存储器20。另外，其它电路14可以包含不使用熔丝的其它类型存储器。因此，说明书和附图要被当作是示例性的而不是限制性的，并且所有这样的修改意图包括在本发明范围内。在此关于具体实施例描述的任何好处、优点或问题的解决方案并不意图被理解为任何或所有权利要求的关键的、必需的或基本的特征或要素。
[0060]在此使用的术语“耦接”不意图被局限于直接耦接或机械耦接。
[0061]此外，在此使用的术语“一”或“一个”被定义为一个或多于一个。此外，在权利要求中使用引导短语(introductory phrase)(例如，“至少一个”和“一个或多个”)不应该被解释为如下暗示：由不定冠词“一”或“一个”引导的另一个权利要求要素把包含这样引入的权利要求要素的任何特定权利要求限制为仅仅包含一个这样的要素的发明，即使当同一权利要求包括引导短语“一个或多个”或“至少一个”以及不定冠词(例如“一”或“一个”)时。这也适用于定冠词的使用。
[0062]除非另有说明，例如“第一”和“第二”的术语用来任意区分这种术语描述的要素。因此，这些术语不一定意图表示这种要素的时间的或其它的优先级。
附加文本
1、一种用于对第一熔丝编程的方法，该方法包含如下步骤：
提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位线，其中该多个熔丝包含第一熔丝；
将第一电压提供到所选的字线；
将第二电压提供到未选的字线，其中第二电压的幅度大于第一电压的幅度；以及
将第三电压提供到所选的位线，其中第三电压的幅度大于第二电压的幅度；以及
其中响应于提供第一、第二和第三电压的步骤而对第一熔丝编程。
2、如项目1所述的方法，其中第一熔丝是电可编程的。
3、如项目1所述的方法，其中第二熔丝耦接到所选的位线和未选的字线，并且其中响应于提供第二和第三电压的步骤，第二熔丝保持未被编程。
4、如项目3所述的方法，还包含：
将第四电压提供到未选的位线，其中第四电压的幅度近似等于第一电压的幅度。
5、如项目4所述的方法，其中第三熔丝耦接到未选的位线和未选的字线，并且其中响应于提供第二和第四电压的步骤，第三熔丝保持未被编程。
6、如项目5所述的方法，其中第四熔丝耦接到未选的位线和所选的字线，并且其中响应于提供第一和第四电压的步骤，第四熔丝保持未被编程。
7、如项目1所述的方法，其中第一电压近似等于第一电源电压，第二电压近似等于第二电源电压。
8、如项目7所述的方法，其中第三电压的幅度大于第二电源电压的幅度的两倍。
9、如项目1所述的方法，其中响应于提供第一、第二和第三电压的步骤，反向偏置耦接到所选的位线和未选的字线的晶体管。
10、一种用于读取第一熔丝的方法，该方法包含如下步骤：
提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位线，其中该多个熔丝包含第一熔丝；
将第一电压提供到所选的字线；
将第二电压提供到未选的字线，其中第二电压的幅度大于第一电压的幅度；以及
将第三电压提供到所选的位线，其中第三电压的幅度近似等于第二电压的幅度；以及
响应于提供第一、第二和第三电压的步骤，读取第一熔丝。
11、如项目10所述的方法，其中第一熔丝是电可编程的。
12、如项目10所述的方法，其中读取的步骤包含将所选的位线上的电流与多个未选的位线上的多个电流进行比较。
13、如项目10所述的方法，其中第二熔丝耦接到所选的位线和未选的字线，并且其中响应于提供第二和第三电压的步骤，第二熔丝保持未被读取。
14、如项目13所述的方法，其中读取第一熔丝的步骤不对第二熔丝编程。
15、如项目13所述的方法，还包含：
将第四电压提供到未选的位线，其中第四电压的幅度近似等于第一电压的幅度。
16、如项目15所述的方法，其中第三熔丝耦接到未选的位线和未选的字线，并且其中响应于提供第二和第四电压的步骤，第三熔丝保持未被读取。
17、如项目16所述的方法，其中第四熔丝耦接到未选的位线和所选的字线，并且其中响应于提供第一和第四电压的步骤，第四熔丝保持未被读取。
18、如项目17所述的方法，其中读取第一熔丝的步骤不对第二、第三和第四熔丝编程。
19、一种用于访问第一熔丝的方法，该方法包含如下步骤：
提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位线，其中该多个熔丝包含第一熔丝；
将第一电压提供到所选的字线；
将第二电压提供到未选的字线，其中第二电压的幅度大于第一电压的幅度；以及
将第三电压提供到所选的位线，其中第三电压的幅度大于或者近似等于第二电压的幅度。
20、如项目19所述的方法，还包含：
提供对应于第一熔丝的地址；
使用该地址来选择所选的字线；以及
使用该地址来选择所选的位线。
附加文本II
1、一种集成电路，包含：
多个位线；
多个字线；以及
多个存储单元，每个存储单元包含具有第一端子和第二端子的熔丝以及具有控制电极、第一电流电极和第二电流电极的晶体管，
其中该晶体管的控制电极耦接到所述晶体管的第一电流电极并且耦接到该熔丝的第一端子，
其中该熔丝的第二端子耦接到该多个位线中的一个，以及
其中该晶体管的第二电流电极耦接到该多个字线中的一个。
2、如项目1所述的集成电路，其中该晶体管在第一电流电极和第二电流电极之间的阻抗比编程之前的熔丝在第一端子与第二端子之间的阻抗更高。
3、如项目1所述的集成电路，其中该晶体管包含n沟道晶体管。
4、如项目1所述的集成电路，还包含：
编程电路，用于选择性地给该多个字线中的至少一个所选的字线提供第一电压，用于给该多个字线中的所有未选的字线提供第二电压，用于给该多个位线中的至少一个所选的位线提供第三电压，并且用于给该多个位线中的所有未选的位线提供第四电压。
5、如项目1所述的集成电路，还包含：
编程电路，用于选择性地给该多个字线中的至少一个所选的字线提供第一电压，用于给该多个字线中的至少一个未选的字线提供第二电压，用于给该多个位线中的至少一个所选的位线提供第三电压，并且用于给该多个位线中的至少一个未选的位线提供第四电压。
6、如项目5所述的集成电路，其中第三电压是最高的电压，第二电压是中间电压，而第一电压和第四电压低于所述中间电压。
7、如项目5所述的集成电路，其中第一电压近似等于第一电源电压，第二电压近似等于第二电源电压，第三电压大于第二电源电压，并且第四电压近似等于第一电源电压.
8、如项目7所述的集成电路，其中第三电压大于第二电源电压的两倍。
9、如项目1所述的集成电路，还包含：
地址译码电路，用于对熔丝地址进行译码并且用于提供已译码的熔丝地址；
位线选择电路，用于接收该已译码的熔丝地址的至少第一部分并且作为响应选择至少一个位线；以及
字线选择电路，用于接收该已译码的熔丝地址的至少第二部分并且作为响应选择至少一个字线。
10、如项目9所述的集成电路，其中该位线选择电路响应于接收该已译码的熔丝地址的该至少第一部分，选择多个位线。
11、如项目9所述的集成电路，其中该字线选择电路响应于接收该已译码的熔丝地址的该至少第二部分，选择多个字线。
12、如项目1所述的集成电路，还包含：
地址产生电路，用于提供该熔丝的地址。
13、如项目1所述的集成电路，其中该熔丝包含电可编程的熔丝。
14、如项目1所述的集成电路，其中该熔丝包含反熔丝。
15、如项目1所述的集成电路，其中该熔丝包含多晶硅。
16、如项目1所述的集成电路，其中该熔丝包含金属。
17、如项目1所述的集成电路，其中该熔丝包含硅化物多晶硅(silicided polysilicon)。
18、一种用于提供存储器的方法，该方法包含如下步骤：
提供多个位线；
提供多个字线；以及
提供多个存储单元，每个存储单元包含具有第一端子和第二端子的熔丝以及具有控制电极、第一电流电极和第二电流电极的晶体管，
其中该晶体管的控制电极耦接到所述晶体管的第一电流电极并且耦接到该熔丝的第一端子，
其中该熔丝的第二端子耦接到该多个位线中的一个位线，
其中该晶体管的第二电流电极耦接到该多个字线中的一个字线，以及
其中该晶体管和该熔丝组合的总阻抗足够低，以允许在该多个位线中的所述一个位线和该多个字线中的所述一个字线之间流过的电流对该熔丝编程。
19、一种集成电路，包含：
多个熔丝；
熔丝编程电路，用于对该多个熔丝编程；
多个位线，耦接到该熔丝编程电路；
多个字线；以及
耦接到该多个位线和该多个字线的多个存储单元，每个存储单元包含该多个熔丝中的一个，该多个熔丝中的每一个具有第一熔丝端子和第二熔丝端子，每个存储单元还包含具有第一端子和具有第二端子的器件，
其中第一熔丝端子耦接到该器件的第一端子，
其中第二熔丝端子耦接到该多个位线中的一个，以及
其中该器件的第二端子耦接到该多个字线中的一个。
20、如项目19所述的集成电路，其中该多个熔丝包含电可编程的熔丝。

Claims (20)

1.一种用于对第一熔丝编程的方法，该方法包含如下步骤：
提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位线，其中该多个熔丝包含第一熔丝；
将第一电压提供到所选的字线；
将第二电压提供到未选的字线，其中第二电压的幅度大于第一电压的幅度；以及
将第三电压提供到所选的位线，其中第三电压的幅度大于第二电压的幅度；以及
其中响应于提供第一、第二和第三电压的步骤而对第一熔丝编程。
2、如权利要求1所述的方法，其中第一熔丝是电可编程的。
3、如权利要求1所述的方法，其中第二熔丝耦接到所选的位线和未选的字线，并且其中响应于提供第二和第三电压的步骤，第二熔丝保持未被编程。
4、如权利要求3所述的方法，还包含：
将第四电压提供到未选的位线，其中第四电压的幅度近似等于第一电压的幅度。
5、如权利要求4所述的方法，其中第三熔丝耦接到未选的位线和未选的字线，并且其中响应于提供第二和第四电压的步骤，第三熔丝保持未被编程。
6、如权利要求5所述的方法，其中第四熔丝耦接到未选的位线和所选的字线，并且其中响应于提供第一和第四电压的步骤，第四熔丝保持未被编程。
7、如权利要求1所述的方法，其中第一电压近似等于第一电源电压，第二电压近似等于第二电源电压。
8、如权利要求7所述的方法，其中第三电压的幅度大于第二电源电压的幅度的两倍。
9、如权利要求1所述的方法，其中响应于提供第一、第二和第三电压的步骤，反向偏置耦接到所选的位线和未选的字线的晶体管。
10、一种用于读取第一熔丝的方法，该方法包含如下步骤：
提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位线，其中该多个熔丝包含第一熔丝；
将第一电压提供到所选的字线；
将第二电压提供到未选的字线，其中第二电压的幅度大于第一电压的幅度；以及
将第三电压提供到所选的位线，其中第三电压的幅度近似等于第二电压的幅度；以及
响应于提供第一、第二和第三电压的步骤，读取第一熔丝。
11、如权利要求10所述的方法，其中第一熔丝是电可编程的。
12、如权利要求10所述的方法，其中读取的步骤包含将所选的位线上的电流与多个未选的位线上的多个电流进行比较。
13、如权利要求10所述的方法，其中第二熔丝耦接到所选的位线和未选的字线，并且其中响应于提供第二和第三电压的步骤，第二熔丝保持未被读取。
14、如权利要求13所述的方法，其中读取第一熔丝的步骤不对第二熔丝编程。
15、如权利要求13所述的方法，还包含：
将第四电压提供到未选的位线，其中第四电压的幅度近似等于第一电压的幅度。
16、如权利要求15所述的方法，其中第三熔丝耦接到未选的位线和未选的字线，并且其中响应于提供第二和第四电压的步骤，第三熔丝保持未被读取。
17、如权利要求16所述的方法，其中第四熔丝耦接到未选的位线和所选的字线，并且其中响应于提供第一和第四电压的步骤，第四熔丝保持未被读取。
18、如权利要求17所述的方法，其中读取第一熔丝的步骤不对第二、第三和第四熔丝编程。
19、一种用于访问第一熔丝的方法，该方法包含如下步骤：
提供以阵列方式布置的多个熔丝，该阵列包含多个熔丝字线和位线，其中该多个熔丝包含第一熔丝；
将第一电压提供到所选的字线；
将第二电压提供到未选的字线，其中第二电压的幅度大于第一电压的幅度；以及
将第三电压提供到所选的位线，其中第三电压的幅度大于或者近似等于第二电压的幅度。
20、如权利要求19所述的方法，还包含：
提供对应于第一熔丝的地址；
使用该地址来选择所选的字线；以及
使用该地址来选择所选的位线。
CN200880006752A 2007-03-02 2008-02-06 集成电路熔丝阵列 Pending CN101622787A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/681,421 2007-03-02
US11/681,421 US7583554B2 (en) 2007-03-02 2007-03-02 Integrated circuit fuse array

Publications (1)

Publication Number Publication Date
CN101622787A true CN101622787A (zh) 2010-01-06

Family

ID=39732948

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880006752A Pending CN101622787A (zh) 2007-03-02 2008-02-06 集成电路熔丝阵列

Country Status (7)

Country Link
US (1) US7583554B2 (zh)
EP (1) EP2119011A4 (zh)
JP (1) JP2010520574A (zh)
KR (1) KR101440322B1 (zh)
CN (1) CN101622787A (zh)
TW (1) TW200901627A (zh)
WO (1) WO2008109220A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217754A (zh) * 2013-06-03 2014-12-17 北京兆易创新科技股份有限公司 干扰减轻的快闪存储器和擦除方法
CN105448345A (zh) * 2014-07-23 2016-03-30 中芯国际集成电路制造(上海)有限公司 存储器的操作方法
CN107112326A (zh) * 2014-10-31 2017-08-29 株式会社佛罗迪亚 反熔丝存储器及半导体存储装置
CN114388026A (zh) * 2020-10-05 2022-04-22 美光科技公司 三维熔丝架构以及相关系统、方法和设备

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104756193B (zh) * 2013-01-14 2018-11-06 慧与发展有限责任合伙企业 非易失性存储器阵列逻辑
KR20150124008A (ko) 2014-04-25 2015-11-05 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 반도체 리페어 시스템과 반도체 장치의 동작방법
JP6500200B2 (ja) * 2015-02-25 2019-04-17 株式会社フローディア 半導体記憶装置
DE102021101874A1 (de) * 2020-06-03 2021-12-09 Taiwan Semiconductor Manufacturing Co., Ltd. Speicherschaltung und verfahren zum betreiben derselben
US11791005B2 (en) 2020-06-03 2023-10-17 Taiwan Semiconductor Manufacturing Company, Ltd. Memory circuit and method of operating same

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3611319A (en) 1969-03-06 1971-10-05 Teledyne Inc Electrically alterable read only memory
FR2228271B1 (zh) * 1973-05-04 1976-11-12 Honeywell Bull Soc Ind
JPS60136099A (ja) * 1983-12-23 1985-07-19 Fujitsu Ltd プログラマブルリ−ドオンリメモリ
JPS62177798A (ja) * 1986-01-30 1987-08-04 Fujitsu Ltd 半導体記憶装置
JP2509730B2 (ja) 1989-08-11 1996-06-26 株式会社東芝 半導体メモリ装置及びその製造方法
US5270983A (en) 1990-09-13 1993-12-14 Ncr Corporation Single element security fusible link
US5444650A (en) 1994-01-25 1995-08-22 Nippondenso Co., Ltd. Semiconductor programmable read only memory device
JP2597828B2 (ja) 1995-04-03 1997-04-09 株式会社東芝 半導体メモリ装置
KR0147194B1 (ko) 1995-05-26 1998-11-02 문정환 반도체 메모리 소자
US7023729B2 (en) * 1997-01-31 2006-04-04 Renesas Technology Corp. Microcomputer and microprocessor having flash memory operable from single external power supply
US6191641B1 (en) * 1999-02-23 2001-02-20 Clear Logic, Inc. Zero power fuse circuit using subthreshold conduction
US6208549B1 (en) 2000-02-24 2001-03-27 Xilinx, Inc. One-time programmable poly-fuse circuit for implementing non-volatile functions in a standard sub 0.35 micron CMOS
US6646950B2 (en) 2001-04-30 2003-11-11 Fujitsu Limited High speed decoder for flash memory
US6567295B2 (en) * 2001-06-05 2003-05-20 Hewlett-Packard Development Company, L.P. Addressing and sensing a cross-point diode memory array
US6385075B1 (en) * 2001-06-05 2002-05-07 Hewlett-Packard Company Parallel access of cross-point diode memory arrays
US6570806B2 (en) 2001-06-25 2003-05-27 International Business Machines Corporation System and method for improving DRAM single cell fail fixability and flexibility repair at module level and universal laser fuse/anti-fuse latch therefor
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6661704B2 (en) * 2001-12-10 2003-12-09 Hewlett-Packard Development Company, L.P. Diode decoupled sensing method and apparatus
US6747889B2 (en) 2001-12-12 2004-06-08 Micron Technology, Inc. Half density ROM embedded DRAM
DE60218812D1 (de) 2001-12-28 2007-04-26 St Microelectronics Srl Verfahren zur Regulierung der Sourcespannung während der Programmierung einer nichtflüchtigen Speicherzelle und dementsprechende Programmierungsschaltung
US6624499B2 (en) 2002-02-28 2003-09-23 Infineon Technologies Ag System for programming fuse structure by electromigration of silicide enhanced by creating temperature gradient
US6785177B2 (en) 2002-12-10 2004-08-31 Freescale Semiconductor Inc. Method of accessing memory and device thereof
US6853586B2 (en) 2002-12-10 2005-02-08 Freescale Semiconductor, Inc. Non-volatile memory architecture and method thereof
US6909638B2 (en) 2003-04-30 2005-06-21 Freescale Semiconductor, Inc. Non-volatile memory having a bias on the source electrode for HCI programming
US7236394B2 (en) * 2003-06-18 2007-06-26 Macronix International Co., Ltd. Transistor-free random access memory
US6980465B2 (en) * 2003-12-19 2005-12-27 Hewlett-Packard Development Company, L.P. Addressing circuit for a cross-point memory array including cross-point resistive elements
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
KR100763122B1 (ko) 2005-03-31 2007-10-04 주식회사 하이닉스반도체 면적이 감소된 반도체 메모리 장치의 리페어 제어 회로
US7304888B2 (en) * 2005-07-01 2007-12-04 Sandisk 3D Llc Reverse-bias method for writing memory cells in a memory array

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104217754A (zh) * 2013-06-03 2014-12-17 北京兆易创新科技股份有限公司 干扰减轻的快闪存储器和擦除方法
CN105448345A (zh) * 2014-07-23 2016-03-30 中芯国际集成电路制造(上海)有限公司 存储器的操作方法
CN107112326A (zh) * 2014-10-31 2017-08-29 株式会社佛罗迪亚 反熔丝存储器及半导体存储装置
CN107112326B (zh) * 2014-10-31 2021-02-26 株式会社佛罗迪亚 反熔丝存储器及半导体存储装置
CN114388026A (zh) * 2020-10-05 2022-04-22 美光科技公司 三维熔丝架构以及相关系统、方法和设备
CN114388026B (zh) * 2020-10-05 2023-08-29 美光科技公司 三维熔丝架构以及相关系统、方法和设备

Also Published As

Publication number Publication date
TW200901627A (en) 2009-01-01
US7583554B2 (en) 2009-09-01
US20080212387A1 (en) 2008-09-04
EP2119011A1 (en) 2009-11-18
KR20090121295A (ko) 2009-11-25
EP2119011A4 (en) 2010-03-17
KR101440322B1 (ko) 2014-09-15
JP2010520574A (ja) 2010-06-10
WO2008109220A1 (en) 2008-09-12

Similar Documents

Publication Publication Date Title
CN101622787A (zh) 集成电路熔丝阵列
US6075723A (en) Nonvolatile semiconductor memory device and IC memory card using same
CN101599300B (zh) 利用升高电压的静态随机访问存储器
EP0186054B1 (en) Semiconductor memory device having improved write-verify operation
EP1083575B1 (en) Non volatile memory with detection of short circuits between word lines
US5727169A (en) Electronically configurable connection device
CN101040343A (zh) 用于静态随机存取存储器的字线驱动器电路及其方法
EP0843316A3 (en) Non-volatile semiconductor memory device
US6927999B2 (en) Integrated circuit memory devices and methods of programming the same in which the current drawn during a programming operation is independent of the data to be programmed
JP3779480B2 (ja) 半導体記憶装置
CN100561598C (zh) 用于快速且准确的存储器读取操作的电路
US5610860A (en) Integrated circuit memory with column voltage holding circuit
US5038327A (en) Decoder circuit of erasable programmable read only memory for avoiding erroneous operation caused by parasitic capacitors
US5426432A (en) IC card
EP0060078B1 (en) Read-only memory device
US20090141548A1 (en) Memory and method for dissipation caused by current leakage
US20030026124A1 (en) Semiconductor memory device
US5402381A (en) Semiconductor memory circuit having bit clear and/or register initialize function
US6049498A (en) Double transistor switch for supplying multiple voltages to flash memory wordlines
US5594703A (en) End-of-count detecting device for nonvolatile memories
US5384732A (en) Semiconductor device comprising a function change over switching circuit having a non-volatile storage device
WO2023092290A1 (zh) 只读存储电路、只读存储器及电子设备
JPS62275379A (ja) 外部信号を用いてメモリ編成を可逆変更するオンチツプ変換装置
US7304879B2 (en) Non-volatile memory element capable of storing irreversible complementary data
US6225829B1 (en) device signature generator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100106