CN101622728A - 用于在电阻转换器件中受控地形成电阻转换材料的方法和由此获得的器件 - Google Patents

用于在电阻转换器件中受控地形成电阻转换材料的方法和由此获得的器件 Download PDF

Info

Publication number
CN101622728A
CN101622728A CN200780031802A CN200780031802A CN101622728A CN 101622728 A CN101622728 A CN 101622728A CN 200780031802 A CN200780031802 A CN 200780031802A CN 200780031802 A CN200780031802 A CN 200780031802A CN 101622728 A CN101622728 A CN 101622728A
Authority
CN
China
Prior art keywords
metal
groove
dielectric layer
transition material
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780031802A
Other languages
English (en)
Other versions
CN101622728B (zh
Inventor
卢多维克·古克斯
德克·武泰斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Interuniversitair Microelektronica Centrum vzw IMEC
Original Assignee
Interuniversitair Microelektronica Centrum vzw IMEC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Interuniversitair Microelektronica Centrum vzw IMEC filed Critical Interuniversitair Microelektronica Centrum vzw IMEC
Publication of CN101622728A publication Critical patent/CN101622728A/zh
Application granted granted Critical
Publication of CN101622728B publication Critical patent/CN101622728B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Shaping switching materials
    • H10N70/066—Shaping switching materials by filling of openings, e.g. damascene method
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8833—Binary metal oxides, e.g. TaOx
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/50—Bistable switching devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/202—Integrated devices comprising a common active layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/611—Charge transfer complexes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

本发明披露了一种用于在电阻转换器件中受控地形成电阻转换层的方法。所述方法包括提供包括底部电极(10)的衬底(2)；在所述衬底上提供包括凹槽(7)的介电层(4)，该凹槽含有用于形成所述电阻层(11)的金属；在所述衬底上提供包括开口(8)的介电层(5)，该开口暴露所述凹槽金属的；和在所述凹槽和开口中形成电阻层。

Description

用于在电阻转换器件中受控地形成电阻转换材料的方法和由此获得的器件
本申请要求2006年8月31日提交的美国临时专利申请第60/841607号的优先权。
技术领域
本发明涉及这样的器件：其中响应于施加给所述器件的电压而能够可逆地改变所述器件的电导率。特别是本发明涉及包括有机金属材料作为电阻转换材料的存储器件。
背景技术
数据存储器市场的演进指示对于从几十亿字节到几千亿字节甚或几万亿字节的不断变大的容量的需要。在众多因素中，这种演进是由新数据消耗应用程序(例如多媒体和游戏)驱动的。场效应晶体管的阈值电压的移位指示了位状态的闪存技术迄今已经能够满足这种尺度的要求，同时保持合理的每单位比特的成本。然而，预期的是由于基础物理的限制，闪存技术将面对超越45nm工艺节点的严重尺度问题。
电阻转换存储器构成了替换候选物，因为它们的物理转换机构可以不随着尺度而降级。这些类型的存储器包括能够在较高或较低的导电状态下对其进行可逆编程的电阻元件。可使用例如过渡金属氧化物、有机半导体或有机金属半导体之类的各种材料来制造这种电阻元件。
电阻转换存储器正在使用如在动态RAM中使用的从1T/1C(一个晶体管/一个电容器)概念获得结构来集成。包括电阻转换材料的电阻元件被堆叠在MOS晶体管顶部，并通过位线来访问。电阻元件被放置在金属线之间，典型地在集成电路的线后端(BEOL)部分内。
Chen等人在“Non-Volatile Resistive Switching for AdvancedMemory Applications”(IEDM 2005，Washington DC 2005年12月5-7日)中也披露了一种存储器阵列，其在电阻器元件中使用CuxO作为电阻转换材料。氧化铜从用作底部电极的铜插座的顶部向前生长。需要在形成氧化铜和顶部电极接触(TE)层之后对它们的叠层图案进行摹制。因为蚀刻可能会损坏电阻器元件的有效面积，所以MRM元件和铜插座之间的重叠部分是必需。该重叠部分将限制这一构想的尺度潜能。
R.Muller等人在“Organic CuTCNQ non-volatile memories forintegration in the CMOS backend-of-line：preparation fromgas/solid reaction and downscaling to an area of 0.25um2”(Solid-State Electronics 50(2006)601-605页)中披露了一种通过在减小压力下借助TCNQ蒸汽侵蚀Cu基底来制造CuTCNQ薄膜的方法。由Muller等人建立的处理流程包括在氧化物层上首次形成铜岛。这些铜岛将被用作底部电极和用作CuTCNQ生长的开始材料。然后在这些铜岛压点的暴露表面上形成CuTCNQ薄膜。可选择的，该铜CuTCNQ是在填充铜的导孔上面生长的。最后，通过在所述铜图案上沉积铝层来形成顶部电极。该方法可适用于形成十字条存储器阵列，其中所述铜底部电极和铝顶部电极被形成为在垂直方向走向的平行线。顶部电极和底部电极之间的每次重叠都构成一个存储元件，因为，在两个电极之间的地方，可将电压施加在所述CuTCNQ薄膜上。虽然可使Muller等人给出的处理流程与CMOS后端生产线处理相适宜，但形成的电阻元件会遇到以未受控方式形成电阻转换层这样的事实。作者试图通过降低反应时间和温度来限制CuTCNQ的生长，但是这是徒然的。
如果不能在整个衬底上充分控制电阻转换材料的生长，那么电阻转换层的厚度将从一个电阻元件变为另一个电阻元件。
因此，需要一种用于形成这样的电阻元件的方法，该电阻元件包括电阻转换层，尤其包括有机或有机金属半导体，该方法不会遇到现有技术的缺点。
需要一种用于形成这样的电阻元件的方法，该电阻元件包括作为电阻转换层的有机或有机金属半导体，该方法允许在CMOS相宜处理流程中受控地形成电阻转换层。
需要一种用于形成这样的电阻元件的方法，该电阻元件包括包括作为电阻转换层的有机或有机金属半导体，由此底部电极的金属和用于形成电阻转换材料的金属可以不同。
需要一种用于形成这样的电阻元件的方法，该电阻元件包括电阻转换层，尤其是有机或有机金属半导体，所述方法允许进一步缩小电阻阵列。
还需要一种用于形成这样的电阻元件的方法，该电阻元件包括电阻转换层，尤其包括有机或有机金属半导体，所述方法允许所述电阻阵列集成有用于选择单独电阻元件的装置和用于操作所述电阻阵列的外围电子电路。
发明内容
在本发明的一个实施例中，披露了一种用于制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层。所述方法包括：提供包括所述底部电极的衬底；在所述衬底上提供一个包括凹槽的介电层，该凹槽包含用于形成电阻层的金属；在所述衬底上提供包括开口的介电层，该开口暴露所述凹槽的金属；和在所述凹槽和开口中形成所述电阻层。所述电阻层形成处理的特征可在于扩充系数，并且所述形成金属的体积与所述开口的体积之比被选择为与该扩充系数成正比。优选地，选择体积比，使得在形成时电阻转换层的暴露表面在包括所述开口的介电层的暴露表面下面。
在本发明的一个实施例中，披露了一种用于制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层。所述方法包括：提供包括所述底部电极的衬底；在所述衬底上提供一个包括凹槽的介电层，该凹槽包含用于形成所述电阻层的金属；在包含介电层的凹槽上沉积一个介电层；在所述介电层中形成一个沟槽；在所述沟槽中形成暴露所述金属的开口；和在所述凹槽和开口中形成电阻层。所述电阻层形成处理的特征可在于扩充系数，并且形成金属的体积与所述开口的体积之比被选择为与该扩充系数成正比。优选地，选择所述体积比，使得在形成时电阻转换层的暴露表面在包括所述开口的介电层的暴露表面下面。
在前述任何一个实施例中，所述电阻层可被形成以用电阻层至少部分地填充所述开口，之后在所述至少部分被填充的开口中形成顶部电极。
在本发明的一个实施例中，披露了一种用于制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层。所述方法包括：提供包括所述底部电极的衬底；在所述衬底上提供一个包括凹槽的介电层，该凹槽包含用于形成所述电阻层的金属；形成包括开口的介电层，该开口暴露形成金属；在所述开口的内部形成电阻层；和形成包括暴露所述电阻层的沟槽的介电层；和至少在所述沟槽中形成顶部电极。所述电阻层形成处理的特征可在于扩充系数，并且所述形成金属的体积与所述开口的体积之比被选择为与该扩充系数成正比。优选地，选择体积比，使得在形成时电阻转换层的暴露表面在包括所述开口的介电层的暴露表面下面。
在本发明的一个实施例中，披露了一种用于制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，所述方法包括：提供包括第一金属图案的衬底，和以所述第一金属图案提供所述底部电极；在所述衬底上提供一个包括凹槽的介电层，该凹槽包含用于形成所述电阻层的金属；在所述衬底上提供包括开口的介电层，该开口暴露所述凹槽金属；在所述凹槽和开口中形成电阻层。所述电阻层形成处理的特征可在于扩充系数，并且形成金属的体积与所述开口的体积之比被选择为与该扩充系数成正比。优选的，选择所述体积比，使得在形成时电阻转换层的暴露表面在包括所述开口的介电层的暴露表面下面。
在本发明的一个实施例中，披露了一种用于制造电阻转换器件的方法，所述器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，所述方法包括：提供包括第一金属图案的衬底，和在接触所述第一金属图案的导孔中提供所述底部电极；在所述衬底上提供一个包括凹槽的介电层，该凹槽包含用于形成所述电阻层的金属；在所述衬底上提供包括开口的介电层，该开口暴露所述凹槽金属；和在所述凹槽和开口中形成电阻层。所述电阻层形成处理的特征可在于扩充系数，并且形成金属的体积与所述开口的体积之比被选择为与该扩充系数成正比。优选的，选择体积比，使得在形成时电阻转换层的暴露表面在包括所述开口的介电层的暴露表面下面。
在本发明的一个实施例中，披露了一种电阻转换器件，包括：底部电极；顶部电极；和与所述底部电极和顶部电极接触的电阻转换材料层；其中所述顶部电极和电阻层被包含在一个形成于介电层中的开口中。所述电阻转换层可由与所述第一金属图案的金属不同的金属形成。
在本发明的一个实施例中，披露了一种电阻转换器件，包括：底部电极；顶部电极；和与所述底部电极和顶部电极接触的电阻转换材料层；其中所述底部电极以第一金属图案形成；所述顶部电极以第二金属图案形成；一个介电层将所述第一金属图案和第二金属图案分离开，于是包括用于提供所述第一金属图案和第二金属图案之间的连接的开口；和所述电阻层被包含在所述开口中。所述电阻转换层可由与所述第一金属图案的金属不同的金属形成。
根据任何一个实施例，所述的电阻转换材料可以是包含电子施主和电子受主的电荷转移复合物。所述电阻转换材料可以是具有pi电子系统的有机化合物。所述有机化合物可以由TCNQ或由TCNQ的衍生物提供，而所述电子施主是由所述形成金属提供的，所述金属是从包括Cu、Ag或K的组中选择的。
根据任何一个实施例，所述的电阻转换材料是二元金属氧化物。
根据任何一个实施例，所述形成金属和底部电极可以由不同的金属形成。
根据任何一个实施例，所述的电阻转换器件是非易失存储器件。
附图说明
图1表示根据一个实施例的电阻元件的剖面图和电子符号。
图2a-图2f表示用于制造根据图1所示实施例的器件的示意处理流程。
图3a-图3g表示用于制造根据一个实施例的电阻转换存储器件的示意处理流程。
图4a-图4f表示用于制造根据一个实施例的电阻转换存储器件的示意处理流程。
图5a-图5c为示意地表示用于制造根据各种实施例的电阻元件的处理流程的流程图。
图6a-图6g表示用于制造根据一个优选实施例的器件的示意处理流程。
图7表示根据本发明实施例的包括用作选择元件的晶体管的电阻转换存储器件。
图8表示根据图7所示本发明实施例的电阻转换器件的阵列。
具体实施方式
将关于典型实施例并参照某些附图来说明本发明，但本发明并不限于这些示例。所述附图仅仅是示意的并且是非限制的。在附图中，为了示意的目的，一些元件的尺寸可能被夸大并且不是按比例绘制的。因此，所述尺寸和相对尺寸不一定与本发明实践的实际减小相对应。此处所披露的实施例和附图趋于被看作是示意的而非限制的。
另外，说明书和权利要求书中的第一、第二、第三等用语用于区别相似的元件，并且不一定用于说明连续的或按时间顺序排列的顺序。所述术语在适当的环境下可互换，本发明的实施例可按照此处所述或示出之外的其他顺序进行操作。
此外，说明书和权利要求书中的术语顶部、底部、上面、下面等是用于说明的目的，并且不一定用于说明相对位置。所述术语在适当的环境下可互换，本发明的实施例可按照此处所述或示出之外的其他顺序进行操作。例如在一个元件“下面”和“上面”表示位于该元件的相对侧。
权利要求中使用的术语“包括”不应被解释为局限于此后所列举的装置；它并不排除其它元件或步骤。需要将其解释为指定了所涉及的特征、整体、步骤或部件的存在情况，但并不排除存在或添加一个或多个其它特征、整体、步骤或部件，或它们的组合。因此，“一个设备包括装置A和B”表达的范围不应限制于只由部件A和B构成的设备。相同的元件使用相同的数字表示。
图1表示包括根据一个实施例的包括电阻元件的器件1的示意剖面图。在衬底2上提供包括多个介电层3、4、5、14的叠层，其中金属图案6、9被嵌入在不同的层面上。这些金属图案6、9被中间介电层4、5彼此隔离开。在这些中间介电层4、5中形成一个开口或导孔，以便在金属图案6、9或其位于所述介电层叠层不同层面处的部分之间建立电连接7、8。这种结构已知为金属镶嵌(damascene)互连结构，因为如通过图2a-图2f的处理流程所示出的。在这些介电层3、4、5、14中，形成有沟槽，这些沟槽然后将被填充导电材料。然后使用这些沟槽来形成金属图案或通电能力(electricalthroughput)，也将这些沟槽称为导孔。
根据层间连接7、8和金属图案6、9是否被单独地或组合地形成，各自的互连结构被表示为单个金属镶嵌或双重金属镶嵌。
衬底2可以是能够在其上形成金属镶嵌叠层的任何衬底。这种衬底的例子包括玻璃或石英衬底、陶瓷衬底、半导体衬底(例如硅衬底)、硅绝缘衬底(SOI)、锗衬底或锗绝缘衬底(GOI)。优选地，该衬底2为包括有源元件17(例如二极管和/或如场效应晶体管或双极晶体管之类的晶体管)的半导体衬底。图1中所示的互连结构随后被用于建立单独有源元件之间和有源元件与集成器件的焊盘之间的电连接。
为了制造电阻元件，需要底部电极10、与底部电极10接触的电阻转换材料层11和与电阻转换材料11接触的顶部电极12。操作中，通过分别对底部电极10和顶部电极12施加电压而将压降施加在电阻转换材料层11上。电流通过所述电阻层而从一个电极10、12流至另一个电极12、10。根据该实施例，电阻转换材料层11在两个金属图案6、9或其部分之间建立电连接7、8。在介电层4、5中形成的沟槽被在一端接触金属图案6而在相对端接触金属图案9的电阻转换材料11填充。电阻转换材料11被限制于在中间介电层4、5中形成的沟槽中，并被夹在包含金属图案6、9的介电层3、14之间。两个金属图案6、9的部分被分别用作电阻元件的底部电极10和顶部电极12。两个电极都至少与包括电阻转换材料11的电连接7、8对齐。根据在介电层3和14中形成的沟槽的尺寸，底部电极10和/或顶部电极12本质上与电连接7、8重叠。这种情形在图1中示出。
图2a-图2f借助于示意剖面示出了制造图1所示器件1的处理流程。
提供衬底2。衬底2可以是能够在其上形成这种叠层的任何衬底。这种衬底的例子包括玻璃或石英衬底、陶瓷衬底、半导体衬底(例如，硅衬底)、硅绝缘衬底(SOI)、锗衬底或锗绝缘衬底(GOI)。优选地，该衬底2是包括有源元件(例如二极管和/或如场效应晶体管或双极晶体管之类的晶体管)的半导体衬底。如果衬底2包含有源元件，则这些有源元件可用于以电阻元件阵列的形式来选择单独的电阻元件。典型的是，有源元件(例如，二极管或晶体管)可被操作地连接至电阻元件，以使得在操作中时只有所选择的电阻元件被寻址。然后所述选择的电阻元件就被操作，例如被编程、擦除或读取。如果衬底2包含有源元件，那么就在衬底上面形成一个介电层以将有源元件与将在所述衬底上形成的互连结构隔离开。该介电层已知为金属前介电层(PMD)。
在该衬底2上，如图2a所示呈现一个第一介电层3。典型地，该介电层3将衬底2与互连结构分离，在所述情况中该介电层3已知为金属间介电层(PMD)。介电层3的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。
在该介电层3中，如图2b所示形成第一金属图案6。于此根据将要形成的金属图案6的图案和尺寸来在介电层3中蚀刻沟槽。在摹制的介电层3上面沉积第一金属层。典型的是沉积金属层的叠层以至少填充在介电层3中形成的沟槽。金属图案6的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。
被填充的沟槽中的过多金属例如通过抛光或回蚀来除去。典型地，对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属图案6提供了电阻元件的底部或第一电极10。
在第一金属图案6的上面是如图2c所示形成的第二介电层4。在该第二介电层4中，产生一个对第一金属图案6提供访问的凹槽7。该凹槽7具有高度r和宽度d。凹槽7的高度r是由第二介电层或叠层4的厚度确定的，而宽度d是通过平版摹制步骤确定的。在凹槽7中提供被选作用于形成将在后面的步骤形成的电阻转换层11的开始材料的金属13。优选地，该金属被沉积在衬底2上面，并且凹槽7中的所有多余金属例如通过抛光或回蚀来除去。典型地，对衬底2进行抛光以便除去在沟槽7外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属凹槽7提供了用于形成电阻转换层11的金属13。用于填充凹槽7的金属13可与用于形成金属图案6的金属不同。因为用于形成电阻转换层11的金属只由凹槽7中包含的金属13来提供，而不再由底部电极10的金属或通过下面的金属图案6的金属来提供，所以确定金属体积13将确定电阻转换层11的体积。一旦凹槽7内包含的所有金属13实质上被消耗掉，则电阻转换层11形成处理将停止。
在包含金属凹槽7的介电层4上面，如图2d所示形成另一个介电层。该第三介电层5进一步使在相继层面上的金属图案6、9分离开，在所述情况下该介电层已知为金属间介电层(IMD)。在该介电层中，根据将要形成的第二金属图案9的图案和尺寸形成空腔15。在相继层面处出现的金属图案6、9之间将要形成电连接8的情况下，相应的空腔15被延伸至8以暴露接触第一金属图案6的被填充的金属凹槽7。可使延伸部分8与沟槽15对齐，在所述情况下沟槽8的直径d的量值与沟槽15的宽度w的量值基本相同。可将沟槽8形成在沟槽15内或沟槽15的周界内，在所述情况下，沟槽8的直径d小于沟槽15的宽度w。典型的是，沉积一个介电层5的叠层。沟槽15将至少与开口8对齐，在该情况中w≥d，或者沟槽15将覆盖开口8，在该情况下w＞d。在每个介电层5、14中，形成各个沟槽8、15。与凹槽7相邻的介电层5中的沟槽8将构成一个用于限制后面形成的电阻转换材料的容器。在层5上面的层14中的沟槽15将用金属填充以形成第二金属图案9。
为了教示本发明的目的，在图2d所示的实施例中使沟槽15的宽度w大于沟槽8的直径d。典型的是，使沟槽8与沟槽15对齐，并且沟槽15的宽度w基本上等于沟槽8的直径d，使得沟槽15不会或者只会略微地重叠沟槽8。介电层5、14的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物)、氮化硅。它们可通过沉积(例如化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。
在与凹槽7相邻的沟槽8中，如图2e所示选择性的形成电阻转换材料11，其从在凹槽7中提供的金属13开始。电阻转换材料22将至少部分地填充该沟槽8。电阻转换材料11被限制于沟槽8、7使得电阻转换层11不会超越沟槽8。电阻转换层11的厚度因此将等于或小于沟槽8、7的高度，所述高度对应于第二介电层5的厚度t和第一介电层4的厚度r的总和。每单位体积的可用金属13在生长期间将形成为比电阻转换材料11多约20倍。例如，如果形成CuTCNQ，则CuTCNQ的体积将是消耗的铜13的体积的大约20倍。(沟槽8与凹槽7的体积)比例被选择为基本上对应于消耗的(形成的电阻转换材料11的体积与金属13的体积)比例。如果沟槽8和凹槽7是使用相同的掩模以平版摹制的，则两个空腔7、8将基本上具有与衬底2平行的相同剖面面积。那么，(第二介电层5的厚度t与第一介电层4的厚度r的)比例将被选择为形成的电阻转换层11的体积增量的函数。在CuTCNQ的情况下，厚度t的值将至少是厚度r的值的20倍。
因为电阻转换层11形成处理的特征在于已知的体积扩充系数，即形成的电阻转换材料11的体积与在形成处理期间消耗的金属13的体积之比，所以该体积扩充系数就用来确定凹槽7和沟槽8的尺寸。如果凹槽7或沟槽8之一的体积被选定，则沟槽8或凹槽7中的另一个的体积将通过使用体积扩充系数来确定。在纳米线生长的情况下，即优先生长发生在基本上一个方向中的情况下，可以使用条件(term)生长因子或线性系数来代替体积扩充系数，因为在这种一维结构中，沟槽8的尺寸将取决于形成的电阻转换纳米线11的长度。在这种一维器件中，等于或小于介电层4的高度r的金属形成层13的厚度将确定纳米线的高度，它们之间的比值与电阻转换材料形成处理的生长因子或转换因子成正比。在CuTCNQ的情况下，1nm的Cu层将产生大约20nm长的纳米线。该生长因子将取决于所形成的有机金属材料(例如所形成的层的化学计量值)。
电阻转换层11可包括电荷转移复合物，其包含电子施主和电子受主。电子受主是由具有pi电子系统的有机化合物形成的。优选的是，所述有机化合物是通过TCNQ或通过TCNQ的衍生物提供的。电子施主是由包含在凹槽7中的金属13提供的。优选的是，该金属是Cu、Ag或K。电子转换层11的材料可以从有机材料和有机金属半导体的组中选择：轮烷(rotaxanes)和索烃、聚亚苯基乙烯(polyphenyleneethylenes)、CuDDQ和AgDDQ(其中DDQ代表2，3-二氯-5，6-氰基-p-苯醌(2，3-dichloro-5，6-dicyano-p-benzoquinone))、CuTCNE和AgTCNE(其中TCNE代表四氰基乙烯(tetracyanoethylene))、CuTNAP和AgTNAP(其中TNAP代表四氰基萘醌二甲烷(tetracyanonaphtoquinodimethane))、以及AgTCNQ和CuTCNQ(其中TCNQ代表7，7，8，8-四氰基对醌二甲烷(7，7，8，8-tetracyano-p-quinodimethane))。
用于生长有机半导体的方法在现有技术中是已知的。例如在TCNQ的情况下，生长方法例如披露于：
-R.S.Potember等人在Applied Physics Letter 34(6)(1979年3月)中发表的“Electrical switching and memory phenolmenain CuTCNQ thin films”，具体的为通过金属铜和溶解在氰化甲烷中的TCNQ之间的反应来形成CuTCNQ；
-US6815733，具体的说通过在Al2O3层上热共淀积Cu和TCNQ来生长CuTCNQ；
-R.Muller等人在ESSDERC会议的会报(法国格勒诺布尔，第216页)中发表的“Organic CuTCNQ non-volatile memories forintegration in the CMOS backend-of-line：preparation fromgas /solid reaction and downscaling to an area of 0.25um2”，具体的说通过在减小压力下借助TCNQ蒸汽侵蚀Cu基底来生长CuTCNQ；
-Z Fian等人在IEEE Transaction on Nanotechnology(卷4，第2期：238-2005年3月14日)发表的“Silver-tetracyanoquinodimethane(Ag-TCNQ)Nanostructuresand Nanodevice”，具体的说通过Ag和溶解在氰化甲烷中的TCNQ之间的反应或通过在蒸气环境中进行Ag和TCNQ的合成来生长AgTCNQ。
可选择地，可在凹槽7的暴露金属13上热生长双稳态电阻变换二元金属氧化物11。如果使用铜来填充凹槽7，则所述二元氧化物可以是一价铜氧化物CuxOy。该二元金属氧化物可以是过渡金属氧化物，例如氧化钛。根据暴露的金属，可以生长氧化物，例如氧化铝、氧化钽、氧化钛、或氧化镍。
用于形成电阻转换层11的金属由此通过凹槽7中包含的金属来提供。可用来形成电阻转换层11的金属量是该凹槽尺寸的函数。因此形成的电阻转换层11的量将受该凹槽7的尺寸的限制，而不受工艺参数(例如时间和温度)的限制。因此电阻转换层11的生长通过选择凹槽7的几何形状而能被更容易或更好地控制。此外因为凹槽7中包含的金属13可与用来形成金属图案6的金属不同，所以可选择适当的金属来填充凹槽7。如果代替Cu使用另一种金属13来形成电阻转换材料11，则这些其它材料应被选择为与包括所述材料的金属镶嵌处理流程相适宜。所述金属应该粘附至底部触点10的铜上，并且可使用抛光或回蚀工艺除去。
如果形成金属13与底部电极10的材料不同，那么所述反应将受存在的形成金属13的量的限制。如果所有形成金属13基本上都被消耗掉，则所述反应将停止。如果底部电极10包括也被用作形成金属13的金属，那么两种材料体系10和13需要通过层16分隔开。否则所述电阻转换层形成处理将在消耗掉形成金属13之后通过进一步消耗在底部电极13中存在的形成金属而继续。如果将Cu用作用于底部电极10的整体材料，并且还用作形成金属13，那么典型地在两个Cu层之间形成导电势垒层16。该势垒层可以是Ti、TiN、Ta、TaN或它们的任意组合。
第二金属层被沉积在摹制的介电层4、5上面以至少填充在介电层14中形成的沟槽15。如果沟槽8没有完全填充电阻转换材料11，那么该第二金属层还将填充沟槽8的剩余部分。典型的是，在摹制的介电层14上面沉积一个金属叠层。沉积的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。
被填充的沟槽15中的过多金属例如通过抛光或回蚀来除去。典型的对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的第二金属图案9提供了电阻元件的顶部或第二电极12，如图2f所示。本发明实施例的优点是电阻转换材料11不会越过介电层14。因此顶部电极12的金属将被直接沉积在该介电层14上，而在介电层14和在所述介电层上面的第二金属层中间存在的任何残留的电阻转换材料11将不会影响金属形貌。
图2a-图2f表示用于制造根据本发明实施例的电阻元件的处理模块，所述电阻元件包括底部电极10、电阻转换层11和顶部电极12。该处理模块适于用于制造互联结构的金属镶嵌处理；尤其是在半导体处理的后端生产线(back-en-of-line)部分中制造的互连结构的金属镶嵌处理。电阻转换层11和顶部电极12是在双金属镶嵌互连模块的导孔7、8和沟槽15中形成的，由此电阻转换层11至少部分地填充导孔7、8。用于形成电阻转换层11的金属通过在底部电极10顶部上的介电层4中形成的凹槽7中的金属13来提供。该处理模块的优点是它独立于处理流程中的其它处理模块，并且因此能够在各种时刻将其插入到所述处理流程中。通过使用来自CMOS后端生产线的可用处理模块来制造底部电极和顶部电极，在制造根据本发明任一实施例的电阻转换器件时，本发明可极大的降低工艺复杂度。
图3a-图3e借助于示意剖面图示出了用于制造图1所示器件1的处理流程。
提供衬底2。衬底2可以是能够在其上形成这种金属镶嵌叠层的任何衬底。这种衬底的例子是玻璃或石英衬底、陶瓷衬底、半导体衬底(例如，硅衬底)、硅绝缘衬底(SOI)、锗衬底或锗绝缘衬底(GOI)。优选的是，该衬底2是包括有源元件(例如二极管和/或如场效应晶体管或双极晶体管之类的晶体管)的半导体衬底。如果衬底2包含有源元件17，则这些有源元件可用于以电阻元件阵列的形式来选择单独的电阻元件。典型地，有源元件(例如，二极管或晶体管)可被操作地连接至电阻元件使得在操作中时只有所选择的电阻元件被寻址。然后所选择的电阻元件就被操作，例如被编程、擦除或读取。如果衬底2包含有源元件，那么就在衬底上面形成一个介电层。该介电层将有源元件与将在所述衬底上形成的互连结构隔离开。该介电层已知为金属前介电层(PMD)。
在该衬底2上，如图3a所示呈现一第一介电层3。典型的是，该介电层3使衬底2从所述互连结构分离开，在所述情况中该介电层2已知为金属前电介质(PMD)。介电层3的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。
在该介电层3中，如图3b所示形成第一金属图案6。于此根据将要形成的金属图案6的图案和尺寸来在介电层3中蚀刻沟槽。在摹制的介电层3上面沉积第一金属层。典型的沉积金属层的叠层以至少填充在介电层3中形成的沟槽。金属图案6的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。
被填充的沟槽中的过多金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属图案6提供了电阻元件的底部或第一电极10。
在第一金属图案6的上面，如图3c所示形成第二介电层4。在该第二介电层4中，产生一个对第一金属图案6提供访问的凹槽7。该凹槽7具有高度r和宽度d。凹槽7的高度r是由第二介电层或叠层4的厚度确定的，而宽度d是通过平版摹制步骤确定的。在凹槽7中提供被选作用于形成将在后面的步骤形成的电阻转换层11的开始材料的金属13。优选的是，该金属被沉积在衬底2上面，并且凹槽7中的所有多余金属例如通过抛光或回蚀来除去。典型的是，对衬底2进行抛光以便除去在凹槽7外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属凹槽7提供了用于形成电阻转换层11的金属13。用于填充凹槽7的金属13可与用于形成金属图案6的金属不同。
在第一金属图案6的上面，如图3d所示形成第三介电层5。该第三介电层5将具有厚度t。典型地，该第三介电层5包括多个介电层。第三介电层5进一步使在相继层面上的金属图案6、9分离开，在所述情况下该介电层已知为金属间介电层(IMD)。介电层5的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物)、氮化硅。它们可通过沉积(例如化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。在该第三介电层5中，形成导孔8以暴露凹槽7中的金属13。优选地，导孔8是使用与用于平版摹制凹槽7的掩模相同的掩模平板摹制的。与凹槽7相邻的介电层5中的沟槽8将构成用于限制后面形成的电阻转换材料11的容器。
在与凹槽7相邻的导孔8中，如图3e所示选择性地形成电阻转换材料11。电阻转换材料11将至少部分地填充该沟槽8和凹槽7。电阻转换材料11被限制在沟槽8和凹槽7中，使得电阻转换层11不会超越沟槽8。电阻转换层11的厚度因此等于或小于沟槽12的高度t与凹槽7的高度r之和，所述高度t对应于第三介电层5的厚度t，所述厚度r对应于第二介电层4的厚度。通过限制可用于形成电阻转换层11的金属13的量，而能够控制电阻转换层11的体积，使得它在集成电路的后端生产线中被限制于在分隔随后金属层面6、7的介电层4、5中形成的开口7、8中。将在电阻转换层形成处理期间消耗的金属13被限制于凹槽7中。本质上来自底部电极10的金属在该形成处理期间将不会被消耗。
电阻转换层11包括电荷转移复合物，其包含电子施主和电子受主。电子受主是由具有pi电子系统的有机化合物形成的。优选的是，所述有机化合物是通过TCNQ或通过TCNQ的衍生物提供的。电子施主是由金属13提供的。优选的，该金属是Cu、Ag或K。电子转换层11的材料可以从有机材料和有机金属半导体的组中选择：轮烷(rotaxanes)和索烃、聚亚苯基乙烯(polyphenyleneethylenes)、CuDDQ和AgDDQ(其中DDQ代表2，3-二氯-5，6-氰基-p-苯醌(2，3-dichloro-5，6-dicyano-p-benzoquinone))、CuTCNE和AgTCNE(其中TCNE代表四氰基乙烯(tetracyanoethylene))、CuTNAP和AgTNAP(其中TNAP代表四氰基萘醌二甲烷(tetracyanonaphtoquinodimethane))、以及AgTCNQ和CuTCNQ(其中TCNQ代表7，7，8，8-四氰基对醌二甲烷(7，7，8，8-tetracyano-p-quinodimethane))。
用于生长有机半导体的方法在现有技术中是已知的。例如在TCNQ的情况下，生长方法例如披露于：
-R.S.Potember等人在Applied Physics Letter 34(6)(1979年3月)中发表的“Electrical switching and memory phenolmenain CuTCNQ thin films”，具体地为通过金属铜和溶解在氰化甲烷中的TCNQ之间的反应来形成CuTCNQ，
-US6815733，具体地说通过在Al2O3层上热共淀积Cu和TCNQ来生长CuTCNQ。
-R.Muller等人在ESSDERC会议的会报(法国格勒诺布尔，第216页)中发表的“Organic CuTCNQ non-volatile memories forintegration in the CMOS backend-of-line：preparation fromgas/solid reaction and downscaling to an area of 0.25um2”，具体的说通过在减小压力下借助TCNQ蒸汽侵蚀Cu基底来生长CuTCNQ。
-Z Fian等人在IEEE Transaction on Nanotechnology(卷4，第2期：238-2005年3月14日)发表的“Silver-tetracyanoquinodimethane(Ag-TCNQ)Nanostructuresand Nanodevice”，具体的说通过Ag和溶解在氰化甲烷中的TCNQ之间的反应或通过在蒸汽环境中进行Ag和TCNQ的合成来生长AgTCNQ。
可选择的，可在凹槽7的暴露金属13上热生长双稳态电阻转换二元金属氧化物11。如果使用铜13来填充凹槽7，则所述二元氧化物可以是一价铜氧化物CuxOy。所述二元金属氧化物可以是过渡金属二元氧化物，例如氧化钛。根据暴露的金属，可以生长氧化物，例如氧化铝、氧化钽、氧化钛、或氧化镍。
电阻转换层11的厚度因此将等于或小于沟槽7、8的高度，所述高度等于第二介电层5的厚度t和第一介电层4的厚度r之和。每单位体积的可用金属13在生长期间将形成为比电阻转换材料11的体积多约20倍。例如，如果形成CuTCNQ，则CuTCNQ的体积将是消耗的铜13的体积的大约20倍。(沟槽8与凹槽7的体积)比例被选择为基本上对应于消耗的(形成的电阻转换材料11的体积与金属13的体积)比例。如果沟槽8和凹槽7是使用相同的掩模以平版摹制的，则两个空腔7、8将基本上具有与衬底2平行的相同剖面面积。那么，(第二介电层5的厚度t与第一介电层4的厚度r的)比例将被选择为形成的电阻转换层11的体积增量的函数。在CuTCNQ的情况下，厚度t的值将比厚度r的值至少大20倍。
因此用于形成电阻转换层11的金属是通过凹槽7中包含的金属来提供。可用于形成电阻转换层11的金属的量是该凹槽尺寸的函数。因此所形成的电阻转换层11的量受该凹槽7的尺寸的限制，而不受工艺参数(例如时间和温度)的限制。因此电阻转换层11的生长通过选择凹槽7的几何形状而能被更容易或更好地控制。此外因为凹槽7中包含的金属13可不同于用来形成金属图案6的金属，所以可选择适当的金属来填充凹槽7。
在第三介电层5上面，如图3f所示，形成第四介电层14。该第四介电层14将在相同层面处出现的金属图案9的元件隔离开。典型地，沉积一个电介质的叠层14。介电层14的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。在该介电层14中，根据将要形成的第二金属图案9的图案和尺寸来形成空腔15。可使沟槽15与沟槽8对齐，在这种情况下，沟槽8的直径d的量值与沟槽15的宽度w的量值基本相同。为了教示本发明的目的，在图3f所示的实施例中使沟槽15的宽度w大于沟槽8的直径d。典型的是，使沟槽8与沟槽15对齐，并且沟槽15的宽度w基本上等于沟槽8的直径d使得沟槽15不会或者只会略微的重叠沟槽8。
将用金属来填充在覆盖层5的层4中的沟槽15以形成第二金属图案9。如果沟槽8未用电阻转换材料11完全填充，那么该第二金属层也将填充沟槽8的剩余部分。典型的是，在摹制的介电层14上面沉积一个金属叠层。金属图案9的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。被填充的沟槽15中的过多金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属图案9提供了电阻元件的顶部或第二电极12，如图3g所示。
图3a-图3g表示用于制造根据本发明实施例的电阻元件的处理模块，所述电阻元件包括底部电极10、电阻转换层11和顶部电极12。该处理模块适于用于制造互连结构的单金属镶嵌处理；尤其是在半导体处理的后端生产线(back-en-of-line)部分中制造的互连结构的金属镶嵌处理。电阻转换层11本质上是在一单个金属镶嵌互连模块的导孔8中形成的，由此电阻转换层11至少部分地填充导孔8。该处理模块的优点是它独立于处理流程中的其它处理模块，并且因此能够在各种时刻将其插入到所述处理流程中。
图4a-图4f借助于示意剖面图示出了用于制造图1所示器件1的处理流程。
提供衬底2。衬底2可以是能够在其上形成这种金属镶嵌叠层的任何衬底。这种衬底的例子是玻璃或石英衬底、陶瓷衬底、半导体衬底(例如，硅衬底)、硅绝缘衬底(SOI)、锗衬底或锗绝缘衬底(GOI)。优选的，该衬底2是包括有源元件(例如二极管和/或如场效应晶体管或双极晶体管之类的晶体管)的半导体衬底。如果衬底2包含有源元件17，则这些有源元件可用于以电阻元件阵列的形式来选择单独的电阻元件。典型地，有源元件(例如，二极管或晶体管)可被操作地连接至电阻元件使得在操作中只有所选择的电阻元件被寻址。然后所选择的电阻元件就被操作，例如被编程、擦除或读取。如果衬底2包含有源元件，那么就在衬底上面形成一个介电层。该介电层将有源元件与将在所述衬底上形成的互连结构隔离开。该介电层已知为金属前介电层(PMD)。
在该衬底2上，如图4a所示存在一第一介电层3。典型的是，该介电层3使衬底2从所述互连结构分离开，在所述情况中该介电层2已知为金属前电介质(PMD)。介电层3的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物、氮化硅)。它们可通过沉积(例如，化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。
在该介电层3中，如图4b所示形成第一金属图案6。于此根据将要形成的金属图案6的图案和尺寸在介电层3中蚀刻沟槽。在摹制的介电层3上面沉积第一金属层。典型的沉积金属层的叠层以至少填充在介电层3中形成的沟槽。金属图案6的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。
被填充的沟槽中的过多金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。金属图案6提供了与底部电极10的连接。
在提供了包括金属图案6的衬底之后，使用单金属镶嵌互连处理模块形成一个导孔8。在第一金属图案6的上面，如图4c所示形成第二介电层5。典型地，该第二介电层5包括多个介电层。该第二介电层5使在随后层面上出现的金属图案6、9分离开，在所述情况中，该介电层已知为金属间电介质(IMD)。介电层5的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物)、氮化硅。它们可通过沉积(例如化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。在该第二介电层5中，形成导孔8以暴露底部电极10。
介电层5中的导孔8将用金属填充以形成朝向金属图案6的电连接。用于填充导孔8的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。填充沟槽8中的多余金属例如通过抛光或回蚀来除去。典型的，对衬底2进行抛光以便除去在凹槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的导孔图案8提供了电阻元件的底部或第一电极10，如图4c所示。
在包括导孔8的介电层5的上面，如图4d所示形成一第三介电层4。在该介电层4中产生对导孔8提供访问的凹槽7。该凹槽7具有高度r和宽度d。凹槽7的高度r是由第二介电层或叠层4的厚度确定的，而宽度d是通过平版摹制步骤确定的。被选作用于形成将在后面步骤形成的电阻转换层11的开始材料的金属13被提供在凹槽7中。优选地，该金属被沉积在衬底2上并且凹槽7中的所有多余金属例如通过抛光或回蚀来除去。典型地，可例如使用化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属凹槽7提供了用于形成电阻转换层11的金属13。用于填充凹槽13的金属12可不同于用来形成金属图案6的金属。优选的，凹槽7是使用与用来平版摹制导孔8的相同掩模平版摹制的。因此凹槽7和导孔8可被基本上对齐。
在第三介电层4的上面，如图4e所示形成第四介电层14。该第四介电层14将在相同层面上的金属图案9的元件分离开。典型地沉积一个电介质的叠层14。介电层5的材料可以是在半导体处理中使用的任何电介质，例如二氧化硅、碳氧化硅、低k材料(例如多孔氧化物)、氮化硅。它们可通过沉积(例如化学汽相沉积(CVD))或通过涂敷(例如旋涂)来形成。在该介电层14中，根据将要形成的第二金属图案9的图案和尺寸来形成沟槽15。可使沟槽15与沟槽8对齐，在所述情况中，沟槽8的直径d的幅值与沟槽15的宽度w基本上相同。为了教示本发明的目的，在图4d所示的实施例中使沟槽15的宽度w大于沟槽8的直径d。典型的是，使沟槽8与沟槽15对齐，并且沟槽15的宽度w基本上等于沟槽8的直径d，从而沟槽15不会或者只会略微重叠沟槽8。
在沟槽15中，如图4g所示在填充凹槽7的材料13上选择性地形成电阻转换材料13。电阻转换材料11将仅部分地填充该沟槽15。电阻转换层11的厚度因此小于沟槽15的高度，所述高度对应于第四介电层14的厚度h。可在凹槽7的暴露金属13上热生长双稳态电阻转换二元金属氧化物11，优选地为过渡金属二元氧化物。如果使用铜来填充凹槽7，则所述二元氧化物可以是一价铜氧化物CuxOy。根据暴露的金属，可以生长氧化物，例如氧化铝、氧化钽、氧化钛、或氧化镍。电阻转换层11的厚度因此将小于沟槽15的高度，所述高度对应于第四介电层14的厚度h。每单位体积的可用金属13在生长期间将形成为比电阻转换材料11的体积多约20倍。例如，如果形成CuTCNQ，则CuTCNQ 11的体积将是消耗的铜13的体积的大约20倍。(沟槽15与凹槽7的体积)比例被选择为基本上对应于消耗的(形成的电阻转换材料11的体积与金属13的体积)比例。如果沟槽15的宽度w和凹槽7的宽度d基本上相同，则两个空腔8、15将基本上具有与衬底2平行的相同剖面面积。那么，(第四介电层14的厚度h与第三介电层4的厚度r的)比例将被选择为形成的电阻转换层11的体积增量的函数。在CuTCNQ的情况下，厚度h的值将比厚度r的值至少大20倍。或者如果将要形成CuTCNQ，则对于具有固定层厚度的给定单金属镶嵌处理模块，其中将要形成凹槽7的介电层4的高度r将比单金属镶嵌模块的厚度h少约20倍。
电阻转换层11包括电荷转移复合物，其包含电子施主和电子受主。电子施主是由金属13提供的。用于生长有机半导体的方法在现有技术中是已知的。
将用金属来填充在覆盖层4的层14中的沟槽15以形成第二金属图案9。金属图案9的材料可以是Cu、Al、W、WN、Ti、TiN、Ta和/或TaN。被填充的沟槽15中的多余金属例如通过抛光或回蚀来除去。典型地对衬底2进行抛光以便除去在沟槽外面的任何金属。可以使用例如化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属图案9提供了电阻元件的顶部或第二电极12，如图4f所示。
图4a-图4f表示用于制造根据本发明实施例的电阻元件的处理模块，所述电阻元件包括底部电极10、电阻转换层11和顶部电极12。该处理模块适于用于制造互连结构的金属镶嵌处理；尤其是在半导体处理的后端生产线(back-en-of-line)部分中制造的互连结构的金属镶嵌处理。电阻转换层11是在单个金属镶嵌互连模块的沟槽15中形成的，由此电阻转换层11只是部分地填充沟槽15。该处理模块的优点是它独立于处理流程中的其它处理模块，并且因此能够在各种时刻将其插入到所述处理流程中。
图5a-图5c表示用于制造根据本发明选择实施例的电阻元件的流程图。
图5a的流程图表示用于制造电阻元件的处理模块。该流程图包括如下步骤：S1-在衬底2上形成第一电极10；S2-在第一电极10上面形成介电层4，所述介电层4包括凹槽7，所述凹槽7包含用于形成电阻转换材料11的金属13；S3-在包括填充凹槽7的层4上面形成介电层5，所述介电层5包括用于接收电阻转换材料11的沟槽8，所述沟槽8暴露凹槽7；S4-用电阻转换材料11至少部分地填充沟槽8，由此接触第一电极10；和S5形成用于接触电阻转换材料11的第二电极12。
图5b所示的流程图包括如下步骤：S0-提供包括有源元件17的衬底2，所述有源元件将与用于对其寻址的电阻元件可操作地连接；S1-形成第一电极10，所述第一电极与一个有源元件17电接触；S2-在第一电极10上面形成介电层4，所述介电层4包括凹槽7，所述凹槽7包含用于形成电阻转换材料11的金属13；S3-在包括填充凹槽7的层4上面形成介电层5，所述介电层5包括用于接收电阻转换材料11的沟槽8，所述沟槽8暴露凹槽7；S4-用电阻转换材料11至少部分地填充沟槽8，由此接触第一电极10；和S5形成用于接触电阻转换材料11的第二电极12。
图5c所示的流程图包括如下步骤：S0-提供包括有源元件17的衬底2，所述有源元件将与用于对其寻址的电阻元件可操作地连接；S1-形成第一电极10，所述第一电极与一个有源元件17电接触；S2-在第一电极10上面形成介电层4，所述介电层4包括凹槽7，所述凹槽7包含用于形成电阻转换材料11的金属13；S3-在包括填充凹槽7的层4上面形成介电层5，所述介电层5包括用于接收电阻转换材料11的沟槽8，所述沟槽8暴露凹槽7；S4-用电阻转换材料11至少部分地填充沟槽8，由此接触第一电极10；和S5形成用于接触电阻转换材料11的第二电极12；以及S6-形成用于对电阻元件进行寻址的互连结构。
图5d所示的流程图包括如下步骤：S1-在衬底上形成第一电极10；S2-在第一电极10上面形成介电层4，所述介电层4包括用于接收电阻转换材料11的沟槽15，所述沟槽15暴露第一电极10；S3-用电阻转换材料11至少部分地填充沟槽15，由此接触第一电极10；S4-形成用于接触电阻转换材料11的第二电极12；和S5-形成有源元件，所述有源元件将与用于对电阻元件进行寻址的第二电极可操作的连接。
图6a-图6g表示本发明的一个优选实施例。
如图6a所示，提供一个衬底2。对该衬底2进行处理以形成CMOS(互补金属氧化物硅)器件和触点。在该衬底上，在第一介电层3中形成第一金属图案6。第一介电层3是二氧化硅层和碳化硅层的叠层。用照相平版印刷术对该介电层3进行摹制以形成暴露所述触点(图6a中未示)的沟槽。所述沟槽的图案与将要形成的第一金属图案6的图案对应。然后在摹制的介电层3上沉积铜，这典型的是通过如下步骤完成的：首先溅射一铜的薄层，然后进行电化学镀覆(ECP)铜直到所述沟槽和摹制的介电层都由铜覆盖。该铜层被平坦化(planarized)，从而暴露被填充的沟槽之间的摹制介电层3的表面，由此产生第一金属图案6。铜层的平坦化典型的是使用化学机械抛光(CMP)来实现的。
然后，如图6b所示，在包含第一金属图案6(METAL1)的摹制介电层3上沉积第二介电层4。典型地，第二介电层4是二氧化硅或碳化硅层，其具有大约50nm的厚度r。在该介电层4中，产生一个对第一金属图案6提供访问的凹槽7。凹槽7是使用平版摹制并使用与用来确定随后金属层面6、9之间的电连接的轮廓相同的掩模(VIA1)产生的。该凹槽7具有高度r和宽度d。凹槽7的高度r是由第二介电层或叠层4的厚度确定的，而宽度d是通过平版摹制步骤确定的。被选作用于形成将要在后面步骤形成的电阻转换层11的开始材料的金属13如图6c所示被提供在凹槽7中。优选地将该金属沉积在衬底2上，并且例如通过抛光或回蚀除去凹槽7中的所有多余金属。典型的是，对衬底2进行抛光以便除去在凹槽7外面出现的任何金属。例如可以使用化学抛光(CP)或化学机械抛光(CMP)。由此形成的金属凹槽7就提供了用于形成电阻转换层11的金属13。用于填充凹槽7的金属13可不同于用来形成金属图案6的金属。典型地沉积金属层的叠层以填充凹槽7。该金属叠层可由至少覆盖凹槽7的侧壁的势垒层18和用于填充凹槽7的整体金属16组成。典型地沉积10nm的Ta，然后沉积15nm的TaN。Ta/TaN金属叠层18将被用作势垒层。在该势垒叠层上面沉积大约180nm的Cu 16。对金属18、16进行化学机械抛光直到暴露介电层4。
然后如图6d所示在包括填充凹槽7的摹制介电层4上面沉积第三介电层5、14。典型的是，第二介电层14、5是碳化硅层14a、5a和氧化硅层14b、5b的叠层。
如图6e所示，使用碳化硅层14a、5a作为蚀刻阻止层来分两步摹制第二介电层。现有技术中已知有各种方案可应用于形成用于在随后层面处的金属图案6、9之间建立电接触的沟槽8和用于形成另一层面的金属图案9的沟槽15。在Stanley Wolf发表的“SiliconProcessing for the VLSI ERA”(卷4，2004年，第674-679页)中，所述文献通过参考而被并入本文，其解释了双金属镶嵌互连技术。一种方案是在第一摹制步骤中在层14b中形成一个沟槽，由此暴露层5b。该沟槽的直径d等于沟槽8的直径。在第二摹制步骤中，在层14b中形成具有宽度w的另一个沟槽15。沟槽15的图案与将要形成的第二金属图案8的图案相应。当蚀刻这些沟槽15时，暴露层5b被进一步蚀刻，由此在该层5b中形成沟槽8。例如由于在厚度或组成成分方面的差别导致的蚀刻时间的不同，将通过使用层14a作为保护层5b的未暴露部分的蚀刻阻止层来处理14b和5b。
在沟槽8内，形成电阻转换层11，如图6f所示。例如，从暴露凹槽7的金属13的沟槽8的底部生长CuTCNQ。可通过金属13的暴露金属铜表面与TCNQ在气相中的侵蚀反应来诱发该生长处理，于是在沟槽8中以受控的方式产生CuTCNQ线，由此至少部分地填充沟槽8。所述CuTCNQ线被限制于沟槽8中，使得电阻转换层11不会超越沟槽8。因此，电阻转换层11的厚度等于或小于沟槽8的高度，所述高度等于第二介电层5的厚度t。因为凹槽7的高度是大约50nm，以及势垒层18的厚度是大约(10+15)＝25nm，所以在抛光之后将在凹槽7中剩下20nm厚的铜层。如果给定CuTCNQ生长的特性，则将形成大约400nm长的CuTNCQ。因此导孔8的高度将是大约400nm以便完全包含CuTCNQ电阻转换层11。
如图6g所示，形成作为第二金属图案9的一部分的顶部电极触点12。典型地通过如下步骤在摹制的介电层14上面沉积铜：首先溅射铜薄层，然后电化学涂覆(ECP)铜，直到用铜覆盖所述沟槽和摹制的介电层。该铜层被平坦化，由此暴露填充沟槽15之间的摹制介电层14的表面，从而产生第二金属图案9。铜层的平坦化典型地是使用化学机械抛光(CMP)实现的。
根据本发明实施例的单个电阻元件或电阻元件阵列能够得以形成。
图7表示使用根据电阻转换材料被限制于沟槽中的实施例的金属镶嵌处理形成的电阻转换存储器件1。存储器件1可通过与存储器件1串联的晶体管17选择。
图8表示以图7所示结构形式示出的根据本发明任何一个实施例的这种存储器件1的阵列的示例。所述存储器阵列被构造为交叉点结构。第一金属图案6的金属线与第二金属图案9的金属线垂直。因为这些金属图案6、9是在不同层面上形成的，所以相应的金属线将彼此交叉。在所述交点处，电阻元件10-11-12与所述两个金属图案之间的选择元件17串接。上面实施例的教导可用于形成这种交叉点阵列。

Claims (21)

1.一种用于制造电阻转换器件的方法，所述电阻转换器件包括底部电极、顶部电极和与所述底部电极和顶部电极接触的电阻转换材料层，其中所述方法包括：
提供包括所述底部电极的衬底；
在所述衬底上提供第一介电层，所述第一介电层具有凹槽，所述凹槽包含用于形成电阻转换材料层的金属；
在所述衬底上提供第二介电层，其具有暴露所述凹槽的金属的开口；和
在所述凹槽和开口中形成所述电阻转换材料层。
2.根据权利要求1所述的方法，其中所述电阻转换材料层形成处理的特征在于扩充系数，并且形成金属的体积与所述开口的体积之比被选择为与该扩充系数成正比。
3.根据权利要求2所述的方法，其中选择体积比使得在形成时，电阻转换材料层的暴露表面在包括所述开口的第二介电层的暴露表面下面。
4.根据权利要求1所述的方法，其中提供第二介电层的步骤包括：
沉积所述第二介电层；
在所述第二介电层中形成一个沟槽；和
在所述沟槽中形成暴露所述金属的开口。
5.根据权利要求1所述的方法，其中形成电阻转换材料层的步骤包括用电阻转换材料至少部分地填充所述开口，所述方法还包括：
在所述至少部分被填充的开口中形成顶部电极。
6.根据权利要求1所述的方法，其中形成第二介电层的步骤包括形成具有暴露所述金属的开口的第二介电层，并且其中在所述开口的内部形成电阻转换材料层；所述方法还包括：
形成包括暴露所述电阻转换材料层的沟槽的第三介电层；和
至少在所述沟槽中形成顶部电极。
7.根据权利要求6所述的方法，其中形成电阻转换材料的步骤包括用所述电阻转换材料部分地填充所述开口。
8.根据权利要求1所述的方法，其中所述衬底包括第一金属图案，并且其中以所述第一金属图案提供所述底部电极。
9.根据权利要求1所述的方法，其中所述衬底包括第一金属图案，并且在接触所述第一金属图案的导孔中提供所述底部电极，所述方法还包括：
在第二金属图案中形成所述顶部电极。
10.根据权利要求1所述的方法，其中所述电阻转换材料是包含电子施主和电子受主的电荷转移复合物。
11.根据权利要求10所述的方法，其中所述电阻转换材料是具有pi电子系统的有机化合物。
12.根据权利要求11所述的方法，其中所述有机化合物是由TCNQ提供的或由TCNQ的衍生物提供的。
13.根据权利要求12所述的方法，其中所述电子施主是由形成金属提供的，所述金属是从由Cu、Ag和K构成的组中选择的。
14.根据权利要求1所述的方法，其中所述电阻转换材料是二元金属氧化物。
15.根据权利要求14所述的方法，其中所述底部电极包括铜，而所述二元金属氧化物是一价铜金属氧化物。
16.根据权利要求1所述的方法，还包括形成顶部电极，其中形成顶部电极的步骤包括：
在所述衬底上形成一层金属；和
除去开口中的多余金属。
17.根据权利要求1所述的方法，其中形成金属和底部电极是由不同的金属构成的。
18.根据前述任何一个权利要求所述的方法，所述电阻转换器件是非易失存储器件。
19.一种电阻转换器件，包括：
底部电极；
顶部电极；和
与所述底部电极和顶部电极接触的电阻转换材料层；
其中所述顶部电极和电阻转换材料层被包含在一个形成于介电层中的开口中。
20.根据权利要求19所述的器件，其中：
所述底部电极以第一金属图案形成；
所述顶部电极以第二金属图案形成；
所述介电层将所述第一金属图案和第二金属图案分离开，并且包括用于提供所述第一金属图案和第二金属图案之间的连接的开口；和
所述电阻转换材料层被包含在所述开口中。
21.根据权利要求19所述的器件，其中所述电阻转换材料层是由与所述第一金属图案的金属不同的金属形成的。
CN2007800318027A 2006-08-31 2007-08-31 用于在电阻转换器件中受控地形成电阻转换材料的方法和由此获得的器件 Expired - Fee Related CN101622728B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US84160706P 2006-08-31 2006-08-31
US60/841,607 2006-08-31
PCT/IB2007/004440 WO2008078197A2 (en) 2006-08-31 2007-08-31 Method for controlled formation of the resistive switching material in a resistive switching device and devices obtained thereof

Publications (2)

Publication Number Publication Date
CN101622728A true CN101622728A (zh) 2010-01-06
CN101622728B CN101622728B (zh) 2011-08-03

Family

ID=39563021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800318027A Expired - Fee Related CN101622728B (zh) 2006-08-31 2007-08-31 用于在电阻转换器件中受控地形成电阻转换材料的方法和由此获得的器件

Country Status (5)

Country Link
US (1) US8232174B2 (zh)
EP (1) EP2062307B1 (zh)
JP (1) JP5241717B2 (zh)
CN (1) CN101622728B (zh)
WO (1) WO2008078197A2 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576709A (zh) * 2010-08-17 2012-07-11 松下电器产业株式会社 非易失性存储装置及其制造方法
CN103959459A (zh) * 2011-12-12 2014-07-30 惠普发展公司，有限责任合伙企业 忆阻器及制造方法
CN104471320A (zh) * 2012-04-20 2015-03-25 贝洱两合公司 用于电加热的装置
CN111234247A (zh) * 2020-01-17 2020-06-05 福建师范大学 一种电致阻变的聚索烃型晶态材料的制备及在存储器中的应用

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101104443B1 (ko) 2008-02-12 2012-01-12 파나소닉 주식회사 비휘발성 반도체 기억 장치 및 그 제조 방법
EP2202816B1 (en) 2008-12-24 2012-06-20 Imec Method for manufacturing a resistive switching memory device
US8481396B2 (en) 2009-10-23 2013-07-09 Sandisk 3D Llc Memory cell that includes a carbon-based reversible resistance switching element compatible with a steering element, and methods of forming the same
US8389375B2 (en) * 2010-02-11 2013-03-05 Sandisk 3D Llc Memory cell formed using a recess and methods for forming the same
US8237146B2 (en) 2010-02-24 2012-08-07 Sandisk 3D Llc Memory cell with silicon-containing carbon switching layer and methods for forming the same
US8610099B2 (en) * 2011-08-15 2013-12-17 Unity Semiconductor Corporation Planar resistive memory integration
CN103250253B (zh) * 2011-10-12 2016-01-13 松下电器产业株式会社 非易失性半导体存储装置及其制造方法
US8440537B1 (en) * 2011-11-11 2013-05-14 Intermolecular, Inc. Adsorption site blocking method for co-doping ALD films
US8941089B2 (en) 2012-02-22 2015-01-27 Adesto Technologies Corporation Resistive switching devices and methods of formation thereof
US9405065B2 (en) 2013-10-03 2016-08-02 Stmicroelectronics, Inc. Hybrid photonic and electronic integrated circuits
AU2015279245C1 (en) * 2014-06-25 2018-10-04 Shell Internationale Research Maatschappij B.V. Shoe for a tubular element in a wellbore
KR20170116041A (ko) * 2015-02-11 2017-10-18 휴렛 팩커드 엔터프라이즈 디벨롭먼트 엘피 비휘발성 메모리 크로스바 어레이
US11088020B2 (en) * 2017-08-30 2021-08-10 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of interconnection structure of semiconductor device
US10366982B2 (en) 2017-11-30 2019-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Structure with embedded memory device and contact isolation scheme
TWI681537B (zh) 2019-05-30 2020-01-01 旺宏電子股份有限公司 半導體結構與連線結構的製作方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271584A (en) * 1961-06-21 1966-09-06 Energy Conversion Devices Inc Resistance switches and the like
JPS6295876A (ja) * 1985-10-23 1987-05-02 Canon Inc 電気的記憶装置
JP4050077B2 (ja) 2002-03-19 2008-02-20 セイコーインスツル株式会社 半導体装置及び半導体装置の製造方法
JP2003283004A (ja) * 2002-03-26 2003-10-03 Rohm Co Ltd スイッチング素子およびその製造方法
JP4221660B2 (ja) * 2003-10-16 2009-02-12 ソニー株式会社 細孔構造体及びその製造方法、メモリ装置及びその製造方法、吸着量分析装置、並びに磁気記録媒体
JP4618131B2 (ja) * 2003-11-28 2011-01-26 富士電機ホールディングス株式会社 スイッチング素子
DE10355561A1 (de) * 2003-11-28 2005-06-30 Infineon Technologies Ag Halbleiteranordnung mit nichtflüchtigen Speichern
WO2006049261A1 (ja) * 2004-11-08 2006-05-11 Waseda University メモリー素子及びその製造方法
WO2006070693A1 (ja) * 2004-12-27 2006-07-06 Nec Corporation スイッチング素子、スイッチング素子の駆動方法および製造方法、書き換え可能な論理集積回路、メモリ素子
DE102005001902B4 (de) * 2005-01-14 2009-07-02 Qimonda Ag Verfahren zur Herstellung einer sublithographischen Kontaktstruktur in einer Speicherzelle
KR100645064B1 (ko) * 2005-05-23 2006-11-10 삼성전자주식회사 금속 산화물 저항 기억소자 및 그 제조방법
KR100647333B1 (ko) * 2005-08-31 2006-11-23 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
WO2007083362A1 (ja) * 2006-01-18 2007-07-26 Fujitsu Limited 抵抗記憶素子及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102576709A (zh) * 2010-08-17 2012-07-11 松下电器产业株式会社 非易失性存储装置及其制造方法
CN102576709B (zh) * 2010-08-17 2015-03-04 松下电器产业株式会社 非易失性存储装置及其制造方法
CN103959459A (zh) * 2011-12-12 2014-07-30 惠普发展公司，有限责任合伙企业 忆阻器及制造方法
CN103959459B (zh) * 2011-12-12 2017-08-08 慧与发展有限责任合伙企业 忆阻器及制造方法
CN104471320A (zh) * 2012-04-20 2015-03-25 贝洱两合公司 用于电加热的装置
US9924565B2 (en) 2012-04-20 2018-03-20 Mahle International Gmbh Modular induction fluid heater
CN111234247A (zh) * 2020-01-17 2020-06-05 福建师范大学 一种电致阻变的聚索烃型晶态材料的制备及在存储器中的应用

Also Published As

Publication number Publication date
EP2062307A2 (en) 2009-05-27
US8232174B2 (en) 2012-07-31
WO2008078197A2 (en) 2008-07-03
CN101622728B (zh) 2011-08-03
WO2008078197A3 (en) 2008-11-20
JP5241717B2 (ja) 2013-07-17
US20100127233A1 (en) 2010-05-27
EP2062307B1 (en) 2015-08-19
JP2010503195A (ja) 2010-01-28

Similar Documents

Publication Publication Date Title
CN101622728B (zh) 用于在电阻转换器件中受控地形成电阻转换材料的方法和由此获得的器件
CN101622729A (zh) 用于制造电阻转换器件的方法和由此获得的器件
US8173987B2 (en) Integrated circuit 3D phase change memory array and manufacturing method
TWI376788B (en) Phase change memry cell and manufacturing method
US7670871B2 (en) Method of fabricating a phase-change memory
CN100550462C (zh) 具有l型电极的电阻式随机存取存储器单元
TWI387103B (zh) 具有二極體存取裝置之完全自我對準微孔型記憶胞
TWI376801B (en) Memory cell having a buried phase change region and method for fabricating the same
TWI321355B (en) Vacuum jacket for phase change memory element
US7394088B2 (en) Thermally contained/insulated phase change memory device and method (combined)
TWI400796B (zh) 具有雙重字元線和源極線之相變化記憶體及其操作方法
US20100084741A1 (en) Integrated Circuit
US10714535B2 (en) Resistive memory array and fabricating method thereof
CN101013736A (zh) 管型相变存储器
US20160111636A1 (en) Phase change memory element
US20100109085A1 (en) Memory device design
TW201947738A (zh) 記憶體裝置及應用其之積體電路之製造方法
US20090302301A1 (en) Resistance ram device having a carbon nano-tube and method for manufacturing the same
US7732888B2 (en) Integrated circuit, method for manufacturing an integrated circuit, memory cell array, memory module, and device
US20070187744A1 (en) Integrated circuits, memory device, method of producing an integrated circuit, method of producing a memory device, memory module
US20080253165A1 (en) Method of Manufacturing a Memory Device, Memory Device, Cell, Integrated Circuit, Memory Module, and Computing System
CN112086556B (zh) 存储器单元及其形成方法
EP2153477B1 (en) Non-volatile memory device
US11114157B1 (en) Low resistance monosilicide electrode for phase change memory and methods of making the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110803

Termination date: 20200831