CN101621471A - 用于发送和接收分组的系统 - Google Patents

Abstract

公开了用于发送和接收分组的系统。系统具有发送机和接收机，发送机用于发送分组的序列，发送机具有：第一计数器，用于存储第一序列号；第一生成单元，用于基于每个分组中的头部和数据以及第一序列号生成用于校验每个分组中的差错的差错校验码；和发送单元，用于连同每个差错校验码一起发送每个分组，接收机具有：第二计数器，用于存储第二序列号；第二生成单元，用于基于从发送机接收到的每个分组中的头部和数据以及第二序列号生成用于校验每个分组中的差错的差错校验码；和差错校验单元，用于校验分组序列中的差错。

Description

用于发送和接收分组的系统

技术领域

在此所讨论的实施例的特定方面涉及发送/接收电路，其包括用于发送具有数据和头部信息的分组的发送电路和用于接收分组的接收电路。

背景技术

在分组发送/接收电路中，分组包括划分数据和附加到划分数据的头部信息。头部信息包括直到分组到达目的地时所需的信息，例如分组的目的地信息、序列号和头部差错校验码。添加差错校验码，以允许检测分组中是否出现差错。当接收到分组时，接收电路判断从数据生成的差错校验码与添加到数据的差错校验码是否一致。接收电路检测分组中是否出现差错。

在此，当在分组中发现差错的情况下，接收电路请求发送电路重传分组。在将要重传分组的情况下，需要关于接收电路已经正常接收到直到哪个分组以及向发送电路请求重传哪个分组的信息。发送/接收电路使用序列号作为有关的信息。向各个分组添加序列号，以确认有关分组的顺序以及是否存在丢失的分组。执行控制，使得从发送电路发送的分组的序列号与由接收电路接收到的分组的序列号相匹配。发送电路具有用于对序列号进行计数的发送计数器，同样，接收电路具有用于对序列号进行计数的接收计数器。当正常接收到从发送电路发送的分组时，接收电路使接收计数器递增。接收电路将指示分组的正常接收的信号发送到发送电路。发送电路接收该信号。然后，发送电路使发送计数器递增。在从发送电路发送分组时，发送计数器的值与接收计数器的值一致。

为了实现有关的分组的发送/接收的确认以及分组重传的控制，需要差错校验码和序列号。然而，尽管事实是发送电路和接收电路每个分别管理待发送的分组的序列号和待接收的分组的序列号，但是序列号已经作为冗余信息被添加到头部信息。

已经提出了日本未决专利申请No.2002-026963。

发明内容

因此，本发明的一个目的在于提供一种能够有效地发送和接收分组的发送接收电路。

根据实施例的一方面，一种系统具有发送机和接收机，发送机用于发送分组的序列，每个分组包括头部和数据，发送机具有：第一计数器，用于存储待发送的分组的第一序列号；第一生成单元，用于基于每个分组中的头部和数据以及与每个分组相对应的第一序列号来生成用于校验每个分组中的差错的差错校验码；和发送单元，用于连同每个差错校验码一起发送每个分组，接收机用于接收分组，接收机具有：第二计数器，用于存储从发送机接收到的分组的第二序列号；第二生成单元，用于基于从发送机接收到的每个分组中的头部和数据以及与每个分组相对应的第二序列号来生成用于校验每个分组中的差错的差错校验码；和差错校验单元，用于通过对由第二生成单元生成的差错校验码与从发送机接收到的差错校验码进行比较来校验分组的序列中的差错。

附图说明

图1是网络系统的结构示图；

图2是节点的结构示图；

图3是示出第一实施例中的分组格式的示图；

图4是第一实施例中的发送电路的结构示图；

图5是示出第一实施例中的发送处理的流程图；

图6是示出生成头部差错校验码的方法的示图；

图7是第一实施例中的接收电路的结构示图；

图8A和图8B是示出第一实施例中的接收处理的流程图；

图9是示出使用头部差错校验码的校验方法的示图；

图10是示出第二实施例中的分组格式的示图；

图11是第二实施例中的发送电路的结构示图；

图12是示出第二实施例中的发送处理的流程图；

图13是第二实施例中的接收电路的结构示图；

图14A和图14B是示出第二实施例中的接收处理的流程图；以及

图15是示出发送/接收数据与分组结构之间的对应关系的示图。

具体实施方式

以下将参照附图描述本技术的优选实施例。

第一实施例：

图1示出根据第一实施例的网络系统0的结构示图。经由网络30以及各个节点10的发送机/接收机20在节点之间发送或者接收数据。根据本实施例的网络系统0确保正确的分组顺序得到保证。根据本实施例的网络30是用于在数据链路层级执行发送的确认并且控制重传的类型。

发送机/接收机20包括分组发送电路200、网络接口电路400和分组接收电路300。分组发送电路200经由网络30将分组发送到另一节点10的发送机/接收机20。分组接收电路300经由网络30从另一节点10的发送机/接收机20接收分组。网络接口电路400将分组发送到节点10，并且从节点10接收分组。

在本实施例中，为了增加传送分组的速度，采用直通传送(cut-throughtransfer)。在直通传送中，分组被划分为微片(flit)。以如此划分的微片为单位来传送分组。发送机/接收机20依次接收微片。当完全获取分组的头部时，发送机/接收机20参照有关的头部来获取关于分组将要被传送到的目的地的信息。然后，发送机/接收机20开始将分组传送到分组的目的地。

图2示出节点10的结构的示例。节点10具有系统控制单元12、中央处理单元(CPU)14、存储器16和输入/输出(I/O)接口18。CPU 14执行数据处理。存储器16在其中存储数据。系统控制单元12连接到发送机/接收机20，以利用发送机/接收机20执行分组发送或接收。I/O接口18用于与其它设备的连接。

图3示出该本实施例中待发送或待接收的分组500的分组格式。在分组通信系统中，首先，待发送或待接收的数据被划分为小的数据片，称为分组。接下来，从源的节点到目的地的节点传送分组。

分组500具有头部差错校验码502、头部504、数据506和分组差错校验码508。头部差错校验码502是其中插入了通过本实施例的方法所生成的序列号的差错校验码。头部差错校验码502用于校验头部中的差错。头部504具有例如分组的源地址、分组的接收方地址(address of thesink)、分组类型和分组长度的信息。数据506包括给定的信息。分组差错校验码508用于校验数据506中的差错。分组500的各个字段的长度例如是如下。头部差错校验码502具有2字节的长度，头部504具有5字节的长度，数据506具有以8字节为单位而变化的可变长度，并且分组差错校验码508具有4字节的长度。

此外，在本实施例中，将指示分组的头部的STP码添加到分组500的开头的8字节字段。将指示分组末尾的END(末尾)码添加到分组的末尾的8字节字段。将指示正常分组的END信息或指示包括差错的分组的EDB信息写入END码。接收电路302参照END码来检测分组的末尾，并且判断分组是否为正常分组。

图4示出根据本实施例的分组发送电路200的结构。分组发送电路200包括发送电路202、头部差错校验码生成电路204、分组差错校验码生成电路203和发送序列号控制电路207。

如参照图1所描述的，头部和数据经由网络接口电路400被输入到分组发送电路200。发送序列号控制电路207具有用于存储接下来待发送的分组的序列号的第一发送计数器205和用于存储接收侧可以正常接收的分组的序列号的第二发送计数器206，以便管理待发送的分组的序列号。当分组发送电路200发送分组时，第一发送计数器205递增。第二发送计数器206递增到分组接收电路300可以正常接收的分组的序列号。

头部差错校验码生成电路204根据从网络接口电路400输入到分组发送电路200的头部以及由第一发送计数器205指示的序列号来生成头部差错校验码。分组差错校验码生成电路203根据从网络接口电路400输入到分组发送电路200的数据生成分组差错校验码。可以在头部差错校验码生成电路204和分组差错校验码生成电路203中使用给定的算法，例如CRC(循环冗余校验)算法，作为用于生成每个差错校验码的算法。发送电路202根据分组格式经由网络30将由头部差错校验码生成电路204生成的头部差错校验码、头部、数据和由分组差错校验码生成电路203生成的分组差错校验码发送到目的地的节点。

将参照图5描述分组发送处理。在步骤S101，发送电路202接收头部和数据。然后，处理进入到步骤S102。

在步骤S102，头部差错校验码生成电路204根据由第一发送计数器205指示的序列号以及由发送电路202接收到的头部来生成头部差错校验码。然后，处理进入到步骤S103。

在步骤S103，分组差错校验码生成电路203根据由发送电路202接收到的数据生成分组差错校验码。然后，处理进入到步骤S104。

在步骤S104，发送电路202根据分组格式将头部差错校验码、头部、数据和分组差错校验码发送到网络30。这样，完成处理。

图6是示出本实施例中生成头部差错校验码的方法的概念性示图。如图6所示，通过使用序列号和分组头部信息进行计算而生成本实施例中的头部差错校验码。

图7示出本实施例中的分组接收电路300的结构。分组接收电路300包括接收电路302、缓冲器304、头部差错校验码生成电路204、分组差错校验码生成电路203、接收序列号控制电路308、头部差错校验码比较电路310、分组差错校验码比较电路306和重传控制电路312。

从分组发送电路200发送的分组经由网络30被输入到分组接收电路300。接收电路302接收分组，并且将接收到的分组输出到缓冲器304。接收电路302还将接收到的分组的头部输出到头部差错校验码生成电路204，将接收到的分组的头部差错校验码输出到头部差错校验码比较电路310，将接收到的分组的数据输出到分组差错校验码生成电路203，并且将接收到的分组的分组差错校验码输出到分组差错校验码比较电路306。

缓冲器304在其中存储从接收电路302输入的分组。接收序列号控制电路308具有接收计数器305，以管理接收到的分组的序列号。在接收计数器的初始状态下，接收计数器305指示与由第一发送计数器205指示的值相同的值。

头部差错校验码生成电路204根据从接收电路302输入的头部以及由接收计数器305指示的序列号来生成头部差错校验码。

分组差错校验码生成电路203根据从接收电路302输入的数据生成分组差错校验码。可以在头部差错校验码生成电路204和分组差错校验码生成电路203中使用给定算法，例如CRC算法，作为用于生成每个差错校验码的算法。

头部差错校验码生成电路204将生成的头部差错校验码输出到头部差错校验码比较电路310。头部差错校验码比较电路310对从接收电路302输入的头部差错校验码和从头部差错校验码生成电路204输入的头部差错校验码进行比较。作为比较的结果，在从接收电路302输入的头部差错校验码与从头部差错校验码生成电路204输入的头部差错校验码相匹配的情况下，头部差错校验码比较电路310将指示这些码的匹配的信号输出到缓冲器304和接收序列号控制电路308。此外，在此情况下，也就是说，当这些头部差错校验码彼此匹配时，头部差错校验码比较电路310将指示已经接收到正常分组的ACK分组发送到发送该分组的源的节点10的发送机/接收机20的发送序列号控制电路207。

当指示这些码的匹配的信号从头部差错校验码比较电路310被输入到接收序列号控制电路308时，接收计数器305递增。此外，当发送序列号控制电路207接收到ACK分组时，第二发送计数器206递增到ACK分组中的序列号。在正常发送/接收分组的情况下，当发送分组时，第一发送计数器205递增，而当接收分组时，接收计数器305递增。因此，第一发送计数器206指示与由接收计数器305指示的值相同的值。

另一方面，作为这些码的比较结果，在从接收电路302输入的头部差错校验码与从头部差错校验码生成电路204输入的头部差错校验码不匹配的情况下，头部差错校验码比较电路310将指示这些码的不匹配的信号输出到重传控制电路312。重传控制电路312接收该信号，并且将指示不能接收正常分组的NAK分组发送到源的节点10的发送机/接收机20的发送序列号控制电路207。当发送序列号控制电路207接收到NAK分组时，第二发送计数器206递增到NAK分组中正常接收到的分组的序列号。发送电路202执行这样的处理：重传在由第二发送计数器206指示的“序列号+1”的分组之后到来的、由第一发送计数器205指示的序列号的分组。

例如，在以下情况下请求分组的重传：在有关的分组的头部中检测到误比特的情况下、分组的头部的序列号与分组接收电路300所期望的序列号不匹配的情况下、序列号中未发现误比特但先前的分组丢失的情况下、序列号中发现误比特的情况下以及分组的数据主体中发现误比特的情况下。此外，不仅在在分组主体的数据中发现误比特的情况下请求分组重传，而且还在在头部中发现误比特以及序列号是不连续的情况下请求分组重传。

分组差错校验码生成电路203将生成的分组差错校验码输出到分组差错校验码比较电路306。然后，分组差错校验码比较电路306对从接收电路302输入的分组差错校验码与从分组差错校验码生成电路203输入的分组差错校验码进行比较。作为比较结果，在从接收电路302输入的分组差错校验码与从分组差错校验码生成电路203输入的分组差错校验码相匹配的情况下，电路306将指示这些码的匹配的信号输出到缓冲器304。另一方面，作为比较结果，在从接收电路302输入的分组差错校验码与从分组差错校验码生成电路203输入的分组差错校验码不匹配的情况下，将指示这些码不匹配的信号输出到缓冲器304。当该信号被输入到缓冲器304时，删除缓冲器304中存储的分组。

在由分组差错校验码生成电路203生成的分组差错校验码与由接收电路302接收到的分组的分组差错校验码的比特反转后的码不匹配的情况下，分组差错校验码比较电路306将指示这些码的不匹配的信号输出到连接至待向其发送分组的目的地的节点10的发送机/接收机20的分组发送电路200。

连接至分组的目的地的节点10的发送机/接收机20的发送电路202接收该信号，并且将指示分组中包括差错的EDB写入分组的END码。此外，当接收到该信号时，发送电路202要求分组差错校验码生成电路203生成通过对正常分组的分组差错校验码进行比特反转所获得的分组差错校验码。然后，发送电路202将其中EDB被写入END码并且对其添加了通过对正常码的差错校验码进行比特反转所获得的分组差错校验码的分组发送到网络。因此，接收电路302可以检测分组的末尾，并且参照END码来判断接收到的分组是否正常。接收电路302还可以通过判断是否对接收到的分组的分组差错校验码进行了比特反转来判断是否要使得分组无效。

在直通传送中，即使在传送期间在分组中发现差错，也不能取消分组的传送。因此，有必要向分组的目的地的节点10通知当前正传送的分组中包括差错。为了提供出现差错的通知，将EDB写入包括差错的分组的END码，并且对差错校验码进行比特反转。

将参照图8A和图8B描述分组接收处理。在步骤S201，头部差错校验码生成电路204和分组差错校验码生成电路203分别生成头部差错校验码和分组差错校验码。然后，处理进入到步骤S202。

在步骤S202，接收电路302判断是否已经将END码添加到有关的分组的末尾。当已经将END码添加到分组的末尾时，处理进入到步骤S203。而当没有将END码添加到分组的末尾时，处理进入到步骤S207。

在步骤S203，头部差错校验码比较电路310和分组差错校验码比较电路306中的每个判断在步骤S201生成的差错校验码与接收到的分组的差错校验码是否匹配。当所生成的差错校验码与接收到的分组的差错校验码相匹配时，处理进入到步骤S204。而当所生成的差错校验码与接收到的分组的差错校验码不匹配时，处理进入到步骤S209。在步骤S209，删除缓冲器304中存储的分组。

在步骤S204，头部差错校验码比较电路310将指示这些差错校验码的匹配的信号输出到序列号控制电路308。然后，接收计数器305递增，并且处理进入到步骤S205。

在步骤S205，头部差错校验码比较电路310将指示已经接收到正常分组的ACK分组发送到分组发送电路200的序列号控制电路207。当序列号控制电路207已接收到ACK分组时，第二发送计数器206递增。然后，处理进入到步骤S206。

在步骤S206，缓冲器304输出头部和数据。这样，完成处理。

将描述当流程从步骤S202进入到步骤S207时执行的处理。在步骤S207，分组差错校验码比较电路306判断由分组差错校验码生成电路203生成的分组差错校验码与由接收电路302接收到的分组的分组差错校验码的比特反转后的码是否匹配。当所生成的分组差错校验码与接收到的分组差错校验码的比特反转后的码相匹配时，由接收电路302接收到的分组是无效的分组。因此，处理进入到步骤S208。另一方面，当所生成的分组差错校验码与接收到的分组差错校验码的比特反转后的码不匹配时，处理进入到步骤S209。

在步骤S208，删除缓冲器304中存储的无效分组。然后，处理进入到步骤S210。

在步骤S210，头部差错校验码比较电路310命令重传控制电路312重传分组。重传控制电路312从头部差错校验码比较电路310接收命令，并且将指示不能接收正常分组的NAK分组发送到分组发送电路200，以请求分组发送电路200重传分组。这样，完成处理。

图9是示出本实施例中的头部差错和序列号校验方法的概念性示图。从接收电路中保存的序列号和接收到的分组的头部生成本实施例中所使用的头部差错校验码。然后，对所生成的头部差错校验码与接收到的头部差错校验码进行比较。当序列号彼此不匹配以及在分组的头部中发现差错时，这两个差错校验码彼此不匹配。

在直通传送中，除非完整地获取头部不能开始传送分组。因此，有时候出现这样的情况：取决于有关的头部的数据量，接收到的微片中可能没有完整地包括头部。如果接收到的微片中没有完整地包括头部，则应该等待直到接收到下一微片来完整地获取头部，并且因此，分组传送的开始将被延迟对应于直到接收到下一微片时所需的等待时间段的量。另一方面，根据本实施例，在头部中不包括序列号。因此，可以减少头部的数据量，并且因此可以增加接收到的微片中可以包括头部的概率。

第二实施例：

图10示出本实施例中待发送或待接收的分组500的分组格式。分组500包括头部504、数据506和分组差错校验码508。头部504具有例如从其发送分组的源的地址、向其发送分组的接收器的地址、分组类型和分组长度的信息。

图11示出根据本实施例的分组发送电路200的结构。分组发送电路200包括发送电路202、分组差错校验码生成电路314和发送序列号控制电路207。发送序列号控制电路207具有：第一发送计数器205，用于管理接下来待发送的分组的序列号；以及第二发送计数器206，用于管理接收方可以正常接收的分组的序列号。

接下来，将参照图12描述分组发送处理。在步骤S301，发送电路202接收从节点10发送的头部和数据。处理进入到步骤S302。

在步骤S302，分组差错校验码生成电路314根据由第一发送计数器205指示的序列号和由发送电路202接收到的头部和数据来生成头部差错校验码。可以使用给定算法，例如CRC算法，作为用于由分组差错校验码生成电路314生成分组差错校验码的算法。处理进入到步骤S303。

在步骤S303，发送电路202根据分组格式将分组差错校验码、头部和数据发送到网络30，通过该步骤完成处理。

图13示出根据本实施例的分组接收电路300的结构。分组接收电路300包括接收电路302、缓冲器304、分组差错校验码生成电路314、序列号控制电路308、分组差错校验码比较电路316和重传控制电路312。序列号控制电路308具有接收计数器305。

接下来，将参照图14A和图14B描述分组接收处理。在步骤S401，分组差错校验码生成电路314生成分组差错校验码。处理进入到步骤S402。

在步骤S402，接收电路302判断是否已经将END码添加到分组的末尾。当已经将END码添加到分组的末尾时，处理进入到步骤S403。而当没有将END码添加到分组的末尾时，处理进入到步骤S407。

在步骤S403，分组差错校验码比较电路316判断在步骤S401生成的分组差错校验码与接收到的分组的分组差错校验码是否匹配。当所生成的分组差错校验码与接收到的分组的分组差错校验码相匹配时，处理进入到步骤S404。而当所生成的分组差错校验码与接收到的分组的分组差错校验码不匹配时，处理进入到步骤S409。在步骤S409，删除缓冲器304中存储的分组。

在步骤S404，分组差错校验码比较电路316将指示这些分组差错校验码彼此匹配的信号输出到序列号控制电路308。这样，接收计数器305递增，并且处理进入到步骤S405。

在步骤S405，分组差错校验码比较电路316将指示已经接收到正常分组的ACK分组发送到分组发送电路200的序列号控制电路207。当序列号控制电路207接收到ACK分组时，第二发送计数器206递增，并且处理进入到步骤S406。

在步骤S406，缓冲器304输出头部和数据，通过该步骤完成处理。

接下来，将描述当流程从步骤S402进入到步骤S407时执行的处理。在步骤S407，分组差错校验码比较电路316判断由分组差错校验码生成电路314生成的分组差错校验码与由接收电路302接收到的分组的分组差错校验码的比特反转后的码是否匹配。当所生成的分组差错校验码与接收到的分组的分组差错校验码的比特反转后的码相匹配时，由接收电路302接收到的分组是无效的分组，并且因此处理进入到步骤S408。而当所生成的分组差错校验码与接收到的分组的分组差错校验码的比特反转后的码不匹配时，处理进入到步骤S409。

在步骤S408，删除缓冲器304中存储的无效分组。然后，处理进入到步骤S410。

在步骤S410，分组差错校验码比较电路316命令重传控制电路312重传分组。重传控制电路312从分组差错校验码比较电路316接收命令。重传控制电路312将指示不能接收到正常分组的NAK分组发送到分组发送电路200，以请求分组发送电路200重传分组，通过该步骤完成处理。

图15示出待发送或待接收的数据与分组结构之间的对应关系。如图15所示，分组是其中将被称为头部的信息添加到每一划分数据的数据。在图15所示的分组中，在头部中包括序列号。在本实施例中的发送/接收电路中，执行控制，使得从发送电路发送的分组的序列号与由接收电路接收到的分组的序列号相匹配。因此，如果通过使用分别由发送电路和接收电路管理的序列号来生成差错校验码，则在分组中将不需要包括序列号。结果，可以实现发送/接收的通信带宽的有效利用。

如上所述，为了更好地理解本发明实施例，已经对其进行了具体地描述，但以上描述并不限制本发明的其它方面。因此，在不脱离本发明主旨和范围的情况下，可以通过各种方式对其进行改动和修改。

在此陈述的所有示例和条件语言是为了教导的目的，以帮助读者理解本发明和发明人对促进现有技术所贡献的想法，并且应该理解为不限制于这些具体陈述的示例和条件，说明书中的这些示例的组织也不涉及表示本发明的优势和劣势。虽然已经详细描述了本发明实施例，但应该理解，在不脱离本发明的精神和范围的情况下，可以对其进行各种改变、替代和改动。

Claims (9)

1.一种系统，包括发送机和接收机，

所述发送机用于发送分组的序列，每个所述分组包括头部和数据，所述发送机包括：

第一计数器，用于存储待发送的分组的第一序列号；

第一生成单元，用于基于每个所述分组中的所述头部和所述数据以及与每个所述分组相对应的所述第一序列号来生成用于校验每个所述分组中的差错的差错校验码；

发送单元，用于连同每个所述差错校验码一起发送每个所述分组；

所述接收机用于接收所述分组，所述接收机包括：

第二计数器，用于存储从所述发送机接收到的分组的第二序列号；

第二生成单元，用于基于从所述发送机接收到的每个分组中的所述头部和所述数据以及与每个所述分组相对应的所述第二序列号来生成用于校验每个所述分组中的差错的差错校验码；

差错校验单元，用于通过对由所述第二生成单元生成的差错校验码与从所述发送机接收到的差错校验码进行比较来校验所述分组的序列中的差错。

2.权利要求1的系统，其中，当由所述第二生成单元生成的差错校验码与从所述发送机接收到的差错校验码相匹配时，所述差错校验单元将信号输出到所述第一计数器和所述第二计数器以递增所述第一序列号和所述第二序列号。

3.权利要求1的系统，其中，当由所述第二生成单元生成的差错校验码与从所述发送机接收到的差错校验单元不匹配时，所述差错校验单元请求所述发送机重传所述分组。

4.权利要求3的系统，其中，所述发送单元重传所述分组。

5.一种发送机，用于发送分组的序列，每个所述分组包括头部和数据，所述发送机包括：

第一计数器，用于存储待发送的分组的序列号；

第一生成单元，用于基于每个所述分组中的所述头部和所述数据以及与每个所述分组相对应的所述序列号来生成用于校验每个所述分组中的差错的差错校验码；

发送单元，用于连同每个所述差错校验码一起发送每个所述分组。

6.一种控制具有发送机和接收机的系统的方法，所述发送机用于发送分组的序列，所述接收机用于接收所述分组，每个所述分组包括头部和数据，所述方法包括：

由第一计数器存储待发送的分组的第一序列号；

由第一生成单元基于每个所述分组中的所述头部以及与每个所述分组相对应的所述第一序列号来生成用于校验每个所述分组中的差错的差错校验码；

由发送单元连同每个所述差错校验码一起发送每个所述分组；

由第二计数器存储从所述发送机接收到的分组的第二序列号；

由第二生成单元基于从所述发送机接收到的每个所述分组中的所述头部以及与每个所述分组相对应的所述第二序列号来生成用于校验每个所述分组中的差错的差错校验码；

由差错校验单元通过对由所述第二生成单元生成的差错校验码与从所述发送机接收到的差错校验码进行比较来校验所述分组的序列中的差错。

7.权利要求6的方法，其中，当由所述第二生成单元生成的差错校验码与从所述发送机接收到的差错校验码相匹配时，所述差错校验单元将信号输出到所述第一计数器和所述第二计数器以递增所述第一序列号和所述第二序列号。

8.权利要求6的方法，其中，当由所述第二生成单元生成的差错校验码与从所述发送机接收到的差错校验码不匹配时，所述差错校验单元请求所述发送机重传所述分组。

9.权利要求8的方法，其中，所述发送单元重传所述分组。

Images