CN101621039A - 像素结构的制作方法以及像素结构 - Google Patents
像素结构的制作方法以及像素结构 Download PDFInfo
- Publication number
- CN101621039A CN101621039A CN200810127932A CN200810127932A CN101621039A CN 101621039 A CN101621039 A CN 101621039A CN 200810127932 A CN200810127932 A CN 200810127932A CN 200810127932 A CN200810127932 A CN 200810127932A CN 101621039 A CN101621039 A CN 101621039A
- Authority
- CN
- China
- Prior art keywords
- layer
- district
- pixel
- conductive layer
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明揭示一种像素结构的制作方法以及像素结构，该制作方法包括下列步骤。首先，依序形成透明导电层与第一导电层于基板上。利用第一光刻胶层具有不同厚度的第一区与第二区为罩幕，移除部分的第一导电层与透明导电层，以形成复合栅极，并且使像素穿透区的透明导电层以及像素反射区内至少一部分的透明导电层暴露出来。移除第一光刻胶层。依序于基板上形成栅绝缘层与半导体层。利用第二光刻胶层具有不同厚度的第三区与第四区为罩幕，移除部分的半导体层与栅绝缘层，以形成接触开口与通道层。移除第二光刻胶层。然后，于基板上形成图案化第二导电层，其包括源极、漏极与反射图案。
Description
技术领域
本发明是有关于一种像素结构的制作方法及像素结构，且特别是有关于一种以三道掩模制程形成的半穿透半反射式的像素结构的制作方法及像素结构。
背景技术
近年来，随着光电技术与半导体制造技术的日益成熟，平面显示器(FlatPanel Display)便蓬勃发展起来，其中液晶显示器基于低电压操作、无辐射线散射、重量轻以及体积小等优点，而广泛地应用在许多可携式的电子装置，如笔记型电脑、移动电话、个人数字助理中。
然而，一般穿透型的液晶显示器应用于上述携带式的装置中，若是在户外或是外部光源较强的环境中使用，将会因为外部光源过强而无法看清楚液晶显示器所显示的画面。因此，一般会采用半穿透半反射式的液晶显示器，一方面可利用本身的背光源提供光源，一方面又利用环境光源提供一反射光源，以增加液晶显示器的亮度。如此一来，半穿透半反射式的液晶显示器不仅具有在强光下可视的优点，有效利用环境光源来作为背光源亦可达到省电的功效。
图1A至图1D为现有半穿透半反射式液晶显示器的像素结构的制造流程图。首先，请参照图1A，提供一基板110，基板110上包括一有源元件区A1与像素区A2。接着，依序形成一栅极122、一栅绝缘层124、一通道层126、一源极128a与一漏极128b，以形成一薄膜晶体管120。的后，形成一图案化保护层130，以覆盖住薄膜晶体管120。由图1A中可知，图案化保护层130具有接触开口P1，且接触开口P1是用以暴露出薄膜晶体管120的漏极128b。至此，大致与穿透式液晶显示器的像素结构的制作方式相同。值得注意的是，上述的结构一般需使用四道掩模制程来制作。
接着，请参照图1B，于基板110上形成一图案化介电层140，以覆盖住图案化保护层130，而此图案化介电层140的部分表面会形成多个凸起142(bump)。详细地说，形成图案化介电层140的步骤是先沉积一介电材料(未绘示)于基板110上，而此介电材料(未绘示)为一感光性材料；接着借由一道掩模制程对介电材料(感光性材料)进行微影制程，以形成一图案化介电层140。由图1B可知，图案化介电层140具有一接触开口P2，位于漏极128b的上方，且接触开口P2暴露出漏极128b。
接着请参考图1C，于基板110上形成一像素电极150。一般而言，像素电极150的制造方法是先形成一透明导电材料(未绘示)，以覆盖住图案化介电层140。之后，借由一道掩模制程对透明导电材料(未绘示)进行图案化，即完成像素电极150的制作。值得留意的是，像素电极150会借由接触开口P2与漏极128b电性连接。
接着请参考图1D，形成一图案化反射层160于像素电极150上。详细地说，形成图案化反射层160的步骤为先沉积一反射层材料(未绘示)于像素电极150上；之后借由一道掩模制程来对反射层材料(未绘示)进行图案化，以形成一图案化反射层160。上述图案化反射层160所在的区域被定义为反射区R，而像素电极150上未形成有图案化反射层160的区域则被定义为穿透区T。
相较一般穿透式的液晶显示器为五道掩模制程，半穿透半反射式的液晶显示器需要七道掩模制程，使得生产时间及成本都较穿透式的液晶显示器来得高。因此各家制造厂商无不朝向缩减掩模制程的次数来发展。
发明内容
本发明提供一种像素结构的制作方法，以减少所使用的掩模数。
本发明提供一种利用上述制作方法所制作的像素结构，可以有效降低制造成本与制造时间。
本发明提供一种利用上述制作方法所制作的像素结构，具有较佳的品质与生产良率。
本发明提出一种像素结构的制作方法，其步骤包括：首先，提供一基板，基板包括一有源元件区、一像素穿透区以及一像素反射区。依序形成一透明导电层与一第一导电层于基板上。接着，于第一导电层上形成一第一光刻胶层，而第一光刻胶层具有一第一区与一第二区，且第一光刻胶层的第一区与第二区的厚度不同。然后，以第一光刻胶层为罩幕，移除部分的第一导电层与透明导电层，以于有源元件区中形成一复合栅极。移除第一光刻胶层的第一区，以暴露出位于像素穿透区的第一导电层以及位于像素反射区内部分或全部的第一导电层。接着，以第一光刻胶层的第二区为罩幕，移除被暴露的第一导电层，以使像素穿透区的透明导电层以及像素反射区内部分或全部的透明导电层暴露出来。然后，移除第一光刻胶层的第二区。依序于基板上形成一栅绝缘层与一半导体层。形成一第二光刻胶层于半导体层上，而第二光刻胶层具有一第三区与一第四区，且第二光刻胶层的第三区与第四区的厚度不同。以第二光刻胶层为罩幕，移除部分的半导体层与栅绝缘层，以形成一接触开口，其暴露出部分的透明导电层。移除第二光刻胶层的第三区，暴露出位于像素反射区与像素穿透区中的半导体层。移除被暴露出的半导体层，留下位于有源元件区的半导体层以作为一通道层。然后，移除第二光刻胶层的第四区。接着，于基板上形成一图案化第二导电层，其包括一源极、一漏极与一反射图案，源极与漏极位于通道层的上方，反射图案位于像素反射区的透明导电层上方。
在本发明的一实施例中，以第一光刻胶层的第二区为罩幕，移除被暴露的第一导电层的步骤中，会使像素穿透区的透明导电层以及像素反射区的全部透明导电层皆暴露出来。
在本发明的一实施例中，以第一光刻胶层的第二区为罩幕，移除被暴露的第一导电层的步骤中，会使像素穿透区的透明导电层以及像素反射区部分的透明导电层暴露出来，而于像素反射区中所留下来的该第一导电层会构成多个凸起物(bumps)。
在本发明的一实施例中，第一光刻胶层与第二光刻胶层的形成方法包括借由一半调式掩模制程或一灰调式掩模制程。
在本发明的一实施例中，上述的像素结构的制作方法更包括于半导体层上形成一欧姆接触层。接着，以图案化第二导电层为罩幕，移除位于源极与漏极之间的欧姆接触层。
本发明另提出一种像素结构，其配置在一基板上，其中基板包括一有源元件区、一像素穿透区以及一像素反射区。像素结构包括一图案化透明导电层、一图案化第一导电层、一栅绝缘层、一通道层与一图案化第二导电层。图案化透明导电层是位于基板的有源元件区、像素穿透区以及像素反射区中。图案化第一导电层设置于有源元件区中的图案化透明导电层上，有源元件区中的图案化第一导电层与图案化透明导电层共同构成一复合栅极。栅绝缘层覆盖于图案化透明导电层与图案化第一导电层上，且栅绝缘层具有一接触开口。通道层位于复合栅极上方的栅绝缘层上。图案化第二导电层包括一源极、一漏极与一反射图案，源极与漏极位于通道层上，反射图案位于像素反射区的栅绝缘层上，其中漏极透过接触开口与图案化透明导电层电性连接。
在本发明的一实施例中，上述的图案化第一导电层更包括多个凸起物，设置于像素反射区的图案化透明导电层上。
在本发明的一实施例中，上述的像素结构更包括一欧姆接触层，位于源极以及漏极与通道层之间。
本发明另提出一种像素结构，配置在一基板上，其中基板包括一有源元件区、一像素穿透区以及一像素反射区，像素结构包括一薄膜晶体管、一透明像素电极与一反射像素电极。薄膜晶体管配置于基板的有源元件区中，而薄膜晶体管包括一栅极、一通道层、一源极以及一漏极。其中，透明像素电极配置于基板的表面上且位于像素穿透区以及像素反射区中，透明像素电极与漏极电性接触。反射像素电极配置于像素反射区中且覆盖透明像素电极，且反射像素电极与源极及漏极是同一膜层。
在本发明的一实施例中，上述的像素结构更包括多个凸起物，配置于透明像素电极以及反射像素电极之间。
在本发明的一实施例中，上述的栅极包括一透明导电层以及一导电层。
本发明的像素结构的制作方法所采用的第一与第二光刻胶层具有不同厚度的区域，并以此光刻胶层来作为图案化各个膜层的罩幕，使得本发明的像素结构只需三道掩模制程即可完成。因此，不论是制造成本或是制程时间可以有效地减少，进而大幅提升产能与生产良率。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A至图1D为现有半穿透半反射式液晶显示器的像素结构的制造流程图。
图2A至2M为本发明的一实施例的像素结构的制作流程图。
图3A至3L为本发明的另一实施例的像素结构示意图。
主要元件符号说明：
110、210：基板
120、200a：薄膜晶体管
122：栅极
124、250：栅绝缘层
126、260a：通道层
128a、282：源极
128b、284：漏极
130：图案化保护层
140：图案化介电层
142：凸起
150：像素电极
160：图案化反射层
200、300：像素结构
220b：透明像素电极
200c：反射像素电极
220：透明导电层
230：第一导电层
232：凸起物
240：第一光刻胶层
240a：第一区
240b：第二区
230a：复合栅极
260：半导体层
270：第二光刻胶层
270a：第三区
270b：第四区
280：图案化第二导电层
286：反射图案
290：欧姆接触层
A1、A：有源元件区
A2：像素区
B：像素穿透区
C：像素反射区
P1、P2、P：接触开口
R：反射区
T：穿透区
具体实施方式
一般来说，在像素结构中配置反射像素电极，可使此像素结构具有使光线反射的能力，若同时在像素结构中配置反射像素电极之外的区域配置透明像素电极，则此像素结构可同时具有穿透以及反射的显示模式。由先前技术的描述可知，这样的像素结构需要透过七道掩模的制程来完成，不仅耗费生产成本与时间，复杂的制作流程更使得良率无法有效提升。为此，本发明提出一种像素结构的制作方法与其结构，以在可以简化制程复杂度的前提之下，制作品质良好的像素结构。以下举数个实施例说明本发明的技术内容。
第一实施例
图2A至2M为本发明的一实施例的像素结构的制作流程图。首先，请参考图2A，提供一基板210，上包括一有源元件区A、一像素穿透区B以及一像素反射区C。在本实施例中，像素反射区C是环绕像素穿透区B的，但是像素反射区C与像素穿透区B亦可以是互相相邻的矩形区域，在此并不刻意限定。接着，依序形成一透明导电层220与一第一导电层230于基板210上。详细地说，第一导电层230可以透过例如是物理气相沉积法(PVD)沉积导电材料于基板210上。上述的导电材料可以选用铝、金、铜、钼、铬、钛、铝合金或钼合金等低阻值材料。此外，形成透明导电层220的方法例如是借由溅镀制程而形成一铟锡氧化物层(ITO)、一铟锌氧化物层(IZO)或是一铝锌氧化物层(AZO)。
接着，请参照图2B，于第一导电层230上形成一第一光刻胶层240，第一光刻胶层240具有一第一区240a与一第二区240b，且第一光刻胶层240的第一区240a与第二区240b的厚度不同。详细地说，第一光刻胶层240的形成方法可借由一半调式(half tone)掩模制程或一灰调式(gray tone)掩模制程。在本实施例中，半调式掩模或灰调式掩模具有两种透光率的区域，使得第一光刻胶层240具有不同厚度的第一区240a与第二区240b。其中，第一光刻胶层240为正型光刻胶。当然，第一光刻胶层240也可以视掩模设计而选用负型光刻胶。
请参照图2C，以第一光刻胶层240为罩幕，移除部分的第一导电层230与透明导电层220，以于有源元件区A中形成一复合栅极230a。详细地说，移除部分的第一导电层230与透明导电层220的方法可以是利用干式蚀刻制程或是湿式蚀刻制程。
请参照图2D，移除第一光刻胶层240的第一区240a且保留第一光刻胶层240的第二区240b，以暴露出位于像素穿透区B的第一导电层230以及位于像素反射区C内的第一导电层230。接着，以第一光刻胶层240的第二区240b为蚀刻罩幕，移除被暴露的第一导电层230，以使像素穿透区B的透明导电层220以及像素反射区C内的透明导电层220暴露出来，而于像素穿透区B以及像素反射区C内形成一透明像素电极220b，如图2E所示。详细地说，移除第一光刻胶层240的第一区240a可以是借由一灰化制程来移除第一光刻胶层240的第一区240a，再接着透过干式蚀刻的方式移除被暴露出的第一导电层230，两者可以在同一干式蚀刻机台中依序进行，以节省制程时间。接着，移除第一光刻胶层240的第二区240b，如图2F所示，便完成第一道掩模的制程。
请参照图2G，依序于基板210上形成一栅绝缘层250与一半导体层260。详细地说，栅绝缘层250的材料可以选用氮化硅(SiNx)或是以四乙氧基硅烷(TEOS)为反应气体源而形成的氧化硅(SiO2)。而半导体层260可以透过例如是化学气相沉积法(CVD)沉积非晶硅(amorphous silicon)于栅绝缘层250上。此外，为了使半导体层与金属材料之间的接触阻抗下降，在实务上更可以选择于半导体层260上形成一欧姆接触层290，其材料例如是N型掺杂非晶硅。
请参照图2H，形成一第二光刻胶层270于半导体层260上，第二光刻胶层270具有一第三区270a与一第四区270b，第二光刻胶层270的第三区270a与第四区270b的厚度不同。详细地说，第一光刻胶层240的形成方法可借由一半调式(half tone)掩模制程或一灰调式(gray tone)掩模制程。在本实施例中，半调式掩模或灰调式掩模具有两种透光率的区域，使得第二光刻胶层270具有不同厚度的第三区270a与第四区270b。其中，第二光刻胶层270为正型光刻胶。当然，第二光刻胶层270也可以视掩模设计而选用负型光刻胶。
请参照图2I，以第二光刻胶层270为罩幕，移除部分的半导体层260与栅绝缘层250，以形成一接触开口P，其暴露出部分的透明导电层220。详细地说，移除部分的半导体层260与栅绝缘层250的方法可以利用干式蚀刻制程或是湿式蚀刻制程。
请参照图2J，移除第二光刻胶层270的第三区270a，暴露出位于像素反射区C与像素穿透区B中的半导体层260。接着，移除被暴露出的半导体层260，留下位于有源元件区A的半导体层260以作为一通道层260a。详细地说，移除第二光刻胶层270的第三区270a可以是借由一灰化制程来移除第二光刻胶层270的第三区270a，再接着透过干式蚀刻的方式移除被暴露出的半导体层260，两者可以在同一干式蚀刻机台中依序进行，以节省制程时间。之后，移除第二光刻胶层270的第四区270b，如图2K所示。至此，便完成第二道掩模制程。
请参照图2L，于基板210上形成一图案化第二导电层280，其包括一源极282、一漏极284与一反射图案286。其中，源极282与漏极284位于通道层260a的上方，漏极284透过接触开口P与透明导电层220电性连接。此外，反射图案286位于像素反射区C的透明导电层220上方。详细地说，在本实施例中，图案化第二导电层280不仅作为源极282与漏极284，更形成于像素反射区C中作为反射图案286。实质上，图案化第二导电层280的材质可以选用银(Ag)、铝(Al)或是其他具有良好反射率与良好导电性的导电材料。
接着，请参考图2M，由于源极282与漏极284之间仍存在欧姆接触层290，因此，在形成图案化第二导电层280之后，以图案化第二导电层280为罩幕，移除位于源极282与漏极284之间的欧姆接触层290。另外，在另一实施例中，在上述图2M步骤之后，还可以选择性地形成一层绝缘层(未绘示)，覆盖有源元件区A，特别是覆盖住源极282与漏极284之间所暴露出的通道层260a。
综上所述，借由如图2A～图2M所绘示的步骤，可以容易地完成了半穿透半反射的像素结构200。请继续参照图2L，像素结构200配置在一基板210上，基板210包括一有源元件区A、一像素穿透区B以及一像素反射区C。像素结构200包括一薄膜晶体管200a、一透明像素电极220b与一反射像素电极200c。薄膜晶体管200a配置于基板210的有源元件区A中，而薄膜晶体管200a包括一复合栅极230a、一通道层260a、一源极282以及一漏极284。其中，复合栅极230a是由第一导电层230与透明导电层220所堆叠而成的，通道层260a位于复合栅极230a上方的栅绝缘层250上，源极282与漏极28位于通道层260a上，是由图案化第二导电层280所构成的。此外，透明像素电极220b配置于基板210的表面上且位于像素穿透区B以及像素反射区C中，透明像素电极220b与漏极284电性接触。反射像素电极200c配置于像素反射区C中且覆盖透明像素电极220b。值得一提的是，反射像素电极200c与源极282及漏极284是同一膜层，同样是由图案化第二导电层280所构成。如此一来，无须另外形成一反射材料于反射像素区C内，可简化像素结构200的制作流程。值得留意的是，上述的像素结构200的制造方法，总共只需三道掩模制程，便可形成一半穿透半反射的像素结构200。另外，在另一实施例中，此半穿透半反射的像素结构更包括一层绝缘层(未绘示)，覆盖有源元件区A，特别是覆盖住源极282与漏极284之间所暴露出的通道层260a。
第二实施例
一般在半穿透半反射式液晶显示器中，为了提升反射像素电极的反射率，通常会在反射电极之下配置多个凸块(bumps)。基于上述，在此提出一实施例，其在像素反射区形成有多个凸起物，以提升液晶显示器的显示品质。
图3A至3F为本发明的另一实施例的像素结构示意图。首先，请参考图3A，提供一基板210，基板210上包括一有源元件区A、一像素穿透区B以及一像素反射区C。依序形成一透明导电层220与一第一导电层230于基板210上。其中，透明导电层220与第一导电层230形成的方式与第一实施例相同，于此不多加赘述。
接着，请参照图3B，于第一导电层上形成一第一光刻胶层240，第一光刻胶层240具有一第一区240a与一第二区240b，且第一光刻胶层240的第一区240a与第二区240b的厚度不同。详细地说，第一光刻胶层240的形成方法可借由一半调式(half tone)掩模制程或一灰调式(gray tone)掩模制程。在本实施例中，半调式掩模或灰调式掩模具有两种透光率的区域，使得第一光刻胶层240具有不同厚度的第一区240a与第二区240b。其中，第一光刻胶层240为正型光刻胶。当然，第一光刻胶层240也可以视掩模设计而选用负型光刻胶。特别的是，有别于第一实施例，在本实施例中的第一光刻胶层240位于像素反射区C具有不同厚度的第一区240a与第二区240b，用以于后续制程中形成多个凸起物。
请参照图3C，以第一光刻胶层240为罩幕，移除部分的第一导电层230与透明导电层220，以于有源元件区A中形成一复合栅极230a。详细地说，移除部分的第一导电层230与透明导电层220的方法可以是利用干式蚀刻或是湿式蚀刻的方式。
请参照图3D，移除第一光刻胶层240的第一区240a，以暴露出位于像素穿透区B的第一导电层230以及位于像素反射区C内部分的第一导电层230。接着，以第一光刻胶层240的第二区240b为罩幕，移除被暴露的第一导电层230，以使像素穿透区B的透明导电层220以及像素反射区C内部分的透明导电层220暴露出来，而于像素反射区C中所留下来的第一导电层即构成多个凸起物232，如图3E所示。详细地说，移除第一光刻胶层240的第一区240a可以是借由一灰化制程来移除第一光刻胶层240的第一区240a，再接着透过干式蚀刻的方式移除被暴露出的第一导电层230，两者可以在同一干式蚀刻机台中依序进行，以节省制程时间。接着，如图3F所示，移除第一光刻胶层240的第二区240b，便完成第一道掩模的制程。
请参照图3G，依序于基板210上形成一栅绝缘层250与一半导体层260。详细地说，栅绝缘层250的材料可以选用氮化硅(SiNx)或是以四乙氧基硅烷(TEOS)为反应气体源而形成的氧化硅(SiO2)。而半导体层260可以透过例如是化学气相沉积法(CVD)沉积非晶硅(amorphous silicon)于栅绝缘层250上。此外，为了使半导体层与金属材料之间的接触阻抗下降，在实务上更可以选择于半导体层260上形成一欧姆接触层290，其材料例如是N型掺杂非晶硅。
请参照图3H，形成一第二光刻胶层270于半导体层260上，第二光刻胶层270具有一第三区270a与一第四区270b，第二光刻胶层270的第三区270a与第四区270b的厚度不同。详细地说，第一光刻胶层240的形成方法可借由一半调式(half tone)掩模制程或一灰调式(gray tone)掩模制程。在本实施例中，半调式掩模或灰调式掩模具有两种透光率的区域，使得第二光刻胶层270具有不同厚度的第三区270a与第四区270b。其中，第二光刻胶层270为正型光刻胶。当然，第二光刻胶层270也可以视掩模设计而选用负型光刻胶。
请参照图3I，以第二光刻胶层270为罩幕，移除部分的半导体层260与栅绝缘层250，以形成一接触开口P，其暴露出部分的透明导电层220。详细地说，移除部分的半导体层260与栅绝缘层250的方法可以利用干式蚀刻制程或是湿式蚀刻制程。
请参照图3J，移除第二光刻胶层270的第三区270a，暴露出位于像素反射区C与像素穿透区B中的半导体层260。接着，移除被暴露出的半导体层260，留下位于有源元件区A的半导体层260以作为一通道层260a。详细地说，移除第二光刻胶层270的第三区270a可以是借由一灰化制程来移除第二光刻胶层270的第三区270a，再接着透过干式蚀刻的方式移除被暴露出的半导体层260，两者可以在同一干式蚀刻机台中依序进行，以节省制程时间。之后，移除第二光刻胶层270的第四区270b，如图3K所示。至此，便完成第二道掩模制程。
请参照图3L，于基板210上形成一图案化第二导电层280，其包括一源极282、一漏极284与一反射图案286。其中，源极282与漏极284位于通道层260a的上方，漏极284透过接触开口P与透明导电层220电性连接。此外，反射图案286位于像素反射区C的透明导电层220上方。详细地说，在本实施例中，图案化第二导电层280不仅作为源极282与漏极284，更形成于像素反射区C中作为反射图案286。实质上，图案化第二导电层280的材质可以选用银(Ag)、铝(Al)或是其他具有良好反射率与良好导电性的导电材料。此外，由于源极282与漏极284之间仍存在欧姆接触层290，因此，在形成图案化第二导电层280之后，以图案化第二导电层280为罩幕，移除位于源极282与漏极284之间的欧姆接触层290。另外，在另一实施例中，在上述图3L步骤之后，还可以选择性地形成一层绝缘层(未绘示)，覆盖有源元件区A，特别是覆盖住源极282与漏极284之间所暴露出的通道层260a。
值得一提的是，在本实施例中，像素反射区C具有多个由第一导电层230形成的凸起物232，因此，在像素反射区C中的栅绝缘层250与反射图案286会因凸起物232而具有多个凸起表面。如此一来，便可提高像素反射区C的反射率，进而提升反射光线的利用率。
综上所述，借由如图3A～图3L所绘示的步骤，可以容易地完成一具有较佳反射率的半穿透半反射的像素结构300。请参照图3K，相较于第一实施例的像素结构200，像素结构300包括多个凸起物232，配置于透明像素电极220b以及反射像素电极200c之间，使得反射像素电极200c的表面为具有多个凸起的表面，以增加像素反射区C的光线反射率，进而提高外部光源的利用率。另外，在另一实施例中，此像素结构还可以包括一层绝缘层(未绘示)，覆盖有源元件区A，特别是覆盖住源极282与漏极284之间所暴露出的通道层260a。
综上所述，本发明的半穿透半反射式像素结构的制造方法及其结构至少具有下列优点：
一、本发明依序将透明导电层与第一导电层设置于基板表面，并且利用具有不同厚度的第一光刻胶层，仅需要一道掩模制程即可对透明导电层与第一导电层进行图案化。此外，本发明仅需要一道掩模制程，即可对栅绝缘层与通道层进行图案化，亦可以减少一道掩模制程，有助于缩减制程时间与制造成本，进而提生产能。
二、值得一提的是，本发明利用图案化第二导电层作为半穿透半反射式像素结构的反射图案，无须另外形成反射层于像素结构上，不仅节省制程成本与时间，亦可以减少一道掩模的使用。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。
Claims (11)
1.一种像素结构的制作方法，包括：
提供一基板，其包括一有源元件区、一像素穿透区以及一像素反射区；
依序形成一透明导电层与一第一导电层于该基板上；
于该第一导电层上形成一第一光刻胶层，该第一光刻胶层具有一第一区与一第二区，该第一光刻胶层的该第一区与该第二区的厚度不同；
以该第一光刻胶层为罩幕，移除部分的该第一导电层与该透明导电层，以于该有源元件区中形成一复合栅极；
移除该第一光刻胶层的该第一区，以暴露出位于该像素穿透区的该第一导电层以及位于该像素反射区内部份或全部的该第一导电层；
以该第一光刻胶层的该第二区为罩幕，移除被暴露的该第一导电层，以使该像素穿透区的该透明导电层以及该像素反射区内部份或全部的该透明导电层暴露出来；
移除该第一光刻胶层的该第二区；
依序于该基板上形成一栅绝缘层与一半导体层；
形成一第二光刻胶层于该半导体层上，该第二光刻胶层具有一第三区与一第四区，该第二光刻胶层的该第三区与该第四区的厚度不同；
以该第二光刻胶层为罩幕，移除部分的该半导体层与该栅绝缘层，以形成一接触开口，其暴露出部分的该透明导电层；
移除该第二光刻胶层的该第三区，暴露出位于该像素反射区与该像素穿透区中的该半导体层；
移除被暴露出的该半导体层，留下位于该有源元件区的该半导体层以作为一通道层；
移除该第二光刻胶层的该第四区；以及
于该基板上形成一图案化第二导电层，其包括一源极、一漏极与一反射图案，其中该源极与该漏极位于该通道层的上方，该反射图案位于该像素反射区的该透明导电层上方。
2.如权利要求1所述的像素结构的制作方法，其特征在于，以该第一光刻胶层的该第二区为罩幕，移除被暴露的该第一导电层的步骤中，会使该像素穿透区的该透明导电层以及该像素反射区的全部的该透明导电层皆暴露出来。
3.如权利要求1所述的像素结构的制作方法，其特征在于，以该第一光刻胶层的该第二区为罩幕，移除被暴露的该第一导电层的步骤中，会使该像素穿透区的该透明导电层以及该像素反射区的部份的该透明导电层暴露出来，而于该像素反射区中所留下来的该第一导电层会构成多个凸起物。
4.如权利要求1所述的像素结构的制作方法，其特征在于，该第一光刻胶层与该第二光刻胶层的形成方法包括借由一半调式掩模制程或一灰调式掩模制程。
5.如权利要求1所述的像素结构的制造方法，其特征在于，更包括于该半导体层上形成一欧姆接触层；以及
以该图案化第二导电层为罩幕，移除位于该源极与该漏极之间的该欧姆接触层。
6.一种像素结构，配置在一基板上，其中该基板包括一有源元件区、一像素穿透区以及一像素反射区，该像素结构包括：
一图案化透明导电层，位于该基板的该有源元件区、该像素穿透区以及该像素反射区中；
一图案化第一导电层，设置于该有源元件区中的该图案化透明导电层上，该有源元件区中的该图案化第一导电层与该图案化透明导电层共同构成一复合栅极；
一栅绝缘层，覆盖于该图案化透明导电层与该图案化第一导电层上，且该栅绝缘层具有一接触开口；
一通道层，位于该复合栅极上方的该栅绝缘层上；以及
一图案化第二导电层，其包括一源极、一漏极与一反射图案，该源极与该漏极位于该通道层上，该反射图案位于该像素反射区的该栅绝缘层上，其中该漏极透过该接触开口与该图案化透明导电层电性连接。
7.如权利要求6所述的像素结构，其特征在于，该图案化第一导电层更包括多个凸起物，设置于该像素反射区的该图案化透明导电层上。
8.如权利要求6所述的像素结构，其特征在于，更包括一欧姆接触层，位于该源极以及该漏极与该通道层之间。
9.一种像素结构，配置在一基板上，其中该基板包括一有源元件区、一像素穿透区以及一像素反射区，该像素结构包括：
一薄膜晶体管，配置于该基板的该有源元件区中，其特征在于，该薄膜晶体管包括一栅极、一通道层、一源极以及一漏极；
一透明像素电极，配置于该基板的表面上且位于该像素穿透区以及该像素反射区中，其中该透明像素电极与该漏极电性接触；以及
一反射像素电极，配置于该像素反射区中且覆盖该透明像素电极，该反射像素电极与该源极及该漏极是同一膜层。
10.如权利要求9所述的像素结构，其特征在于，更包括多个凸起物，配置于该透明像素电极以及该反射像素电极之间。
11.如权利要求9所述的像素结构，其特征在于，该栅极包括一透明导电层以及一导电层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101279327A CN101621039B (zh) | 2008-07-01 | 2008-07-01 | 像素结构的制作方法以及像素结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2008101279327A CN101621039B (zh) | 2008-07-01 | 2008-07-01 | 像素结构的制作方法以及像素结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101621039A true CN101621039A (zh) | 2010-01-06 |
| CN101621039B CN101621039B (zh) | 2011-02-09 |
Family
ID=41514188
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008101279327A Active CN101621039B (zh) | 2008-07-01 | 2008-07-01 | 像素结构的制作方法以及像素结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101621039B (zh) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101957515A (zh) * | 2010-09-04 | 2011-01-26 | 福建华映显示科技有限公司 | 半穿透半反射式液晶显示面板及其制作方法 |
| CN102629051A (zh) * | 2011-08-12 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft-lcd阵列基板及其制造方法 |
| CN102629054A (zh) * | 2011-10-20 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法、显示器件 |
| CN102683277A (zh) * | 2012-05-08 | 2012-09-19 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| WO2013131282A1 (zh) * | 2012-03-06 | 2013-09-12 | 深圳市华星光电技术有限公司 | 半穿半反液晶显示器的阵列基板制造方法 |
| WO2013131284A1 (zh) * | 2012-03-06 | 2013-09-12 | 深圳市华星光电技术有限公司 | 半穿半反液晶显示器的阵列基板制造方法 |
| CN103560113A (zh) * | 2013-11-15 | 2014-02-05 | 北京京东方光电科技有限公司 | 一种阵列结构及其制作方法、阵列基板和显示装置 |
| CN103928405A (zh) * | 2014-03-28 | 2014-07-16 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制造方法 |
| CN104867947A (zh) * | 2015-04-15 | 2015-08-26 | 友达光电股份有限公司 | 像素结构与薄膜晶体管 |
| CN105070727A (zh) * | 2015-08-21 | 2015-11-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、其制作方法及显示装置 |
| CN111937058A (zh) * | 2018-04-10 | 2020-11-13 | 夏普株式会社 | 显示设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101166842B1 (ko) * | 2005-12-29 | 2012-07-19 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판의 제조 방법 및 이를 이용한박막 트랜지스터 어레이 기판 |
| KR101221261B1 (ko) * | 2006-02-15 | 2013-01-11 | 엘지디스플레이 주식회사 | 액정 표시 장치용 어레이 기판 및 그 제조 방법 |
-
2008
- 2008-07-01 CN CN2008101279327A patent/CN101621039B/zh active Active
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101957515A (zh) * | 2010-09-04 | 2011-01-26 | 福建华映显示科技有限公司 | 半穿透半反射式液晶显示面板及其制作方法 |
| CN102629051A (zh) * | 2011-08-12 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft-lcd阵列基板及其制造方法 |
| CN102629051B (zh) * | 2011-08-12 | 2015-03-04 | 京东方科技集团股份有限公司 | 一种tft-lcd阵列基板及其制造方法 |
| CN102629054A (zh) * | 2011-10-20 | 2012-08-08 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制造方法、显示器件 |
| WO2013131282A1 (zh) * | 2012-03-06 | 2013-09-12 | 深圳市华星光电技术有限公司 | 半穿半反液晶显示器的阵列基板制造方法 |
| WO2013131284A1 (zh) * | 2012-03-06 | 2013-09-12 | 深圳市华星光电技术有限公司 | 半穿半反液晶显示器的阵列基板制造方法 |
| CN102683277A (zh) * | 2012-05-08 | 2012-09-19 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| WO2013166668A1 (zh) * | 2012-05-08 | 2013-11-14 | 深圳市华星光电技术有限公司 | 一种薄膜晶体管阵列基板及其制作方法 |
| CN103560113B (zh) * | 2013-11-15 | 2017-02-01 | 北京京东方光电科技有限公司 | 一种阵列结构及其制作方法、阵列基板和显示装置 |
| CN103560113A (zh) * | 2013-11-15 | 2014-02-05 | 北京京东方光电科技有限公司 | 一种阵列结构及其制作方法、阵列基板和显示装置 |
| WO2015070610A1 (zh) * | 2013-11-15 | 2015-05-21 | 京东方科技集团股份有限公司 | 一种阵列结构及其制造方法 |
| US10229937B2 (en) | 2013-11-15 | 2019-03-12 | Boe Technology Group Co., Ltd. | Array structure, manufacturing method thereof, array substrate and display device |
| CN103928405A (zh) * | 2014-03-28 | 2014-07-16 | 深圳市华星光电技术有限公司 | 一种tft阵列基板的制造方法 |
| CN104867947B (zh) * | 2015-04-15 | 2017-12-22 | 友达光电股份有限公司 | 像素结构与薄膜晶体管 |
| CN104867947A (zh) * | 2015-04-15 | 2015-08-26 | 友达光电股份有限公司 | 像素结构与薄膜晶体管 |
| CN105070727A (zh) * | 2015-08-21 | 2015-11-18 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、其制作方法及显示装置 |
| CN105070727B (zh) * | 2015-08-21 | 2019-01-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管阵列基板、其制作方法及显示装置 |
| US10209594B2 (en) | 2015-08-21 | 2019-02-19 | Boe Technology Group Co., Ltd. | Thin film transistor array substrate, manufacturing method therefor, and display device |
| CN111937058A (zh) * | 2018-04-10 | 2020-11-13 | 夏普株式会社 | 显示设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101621039B (zh) | 2011-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101621039B (zh) | 像素结构的制作方法以及像素结构 | |
| CN102938394B (zh) | 显示装置、透反式薄膜晶体管阵列基板及其制作方法 | |
| CN102709239B (zh) | 显示装置、阵列基板及其制造方法 | |
| TWI397130B (zh) | 畫素結構的製作方法以及畫素結構 | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| EP2743982A2 (en) | Display device, array substrate and manufacturing method thereof | |
| JP2004038186A (ja) | 半透過型液晶表示装置及びその製造方法 | |
| CN102956713B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN107968097B (zh) | 一种显示设备、显示基板及其制作方法 | |
| JP2016519847A (ja) | 薄膜トランジスタ及びその製造方法、アレイ基板、並びにディスプレイ | |
| CN102629585A (zh) | 一种显示装置、薄膜晶体管、阵列基板及其制造方法 | |
| CN100517729C (zh) | 薄膜晶体管衬底及其制造方法 | |
| CN110462830A (zh) | 显示基板及其制备方法、显示面板和显示装置 | |
| CN100445825C (zh) | 液晶显示装置 | |
| CN104241296B (zh) | 一种阵列基板及其制作方法和显示装置 | |
| US9048322B2 (en) | Display substrate and method of manufacturing the same | |
| CN101477989B (zh) | 薄膜晶体管基板及其制造方法 | |
| WO2021077674A1 (zh) | 阵列基板的制作方法及阵列基板 | |
| US10114245B2 (en) | Array substrate having metallic electrodes for light reflection and manufacturing method for array substrate having metallic electrodes for light reflection | |
| CN100429765C (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN102236204B (zh) | 具有薄膜晶体管的透反射液晶显示装置及其制造方法 | |
| CN101807552B (zh) | 一种半透射式tft阵列基板制造方法 | |
| US7196748B2 (en) | In-plane switching mode liquid crystal display device and method for manufacturing the same | |
| CN102629582B (zh) | Tft阵列基板的制造方法、tft阵列基板及显示器件 | |
| CN100456098C (zh) | 像素结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20160812 Address after: The Marshall Islands Majuro Adger Island Road trust company Tektronix Tektronix Adger areas MH96960 Patentee after: Hao Chi intangible asset management Investment Limited Address before: Taiwan, Taipei, China Zhongshan North Road three paragraph twenty-two Patentee before: Chunghwa Picture Tubes Ltd. |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20161206 Address after: 430070 Hubei City, Wuhan Province, East Lake Development Zone, high tech Avenue, No. 666 biological city C5 building, Patentee after: Wuhan Hua Xing photoelectricity technology corporation, Ltd. Address before: The Marshall Islands Majuro Adger Island Road trust company Tektronix Tektronix Adger areas MH96960 Patentee before: Hao Chi intangible asset management Investment Limited |