CN101599458A - 半导体装置的制造方法 - Google Patents

半导体装置的制造方法 Download PDF

Info

Publication number
CN101599458A
CN101599458A CNA2009101455889A CN200910145588A CN101599458A CN 101599458 A CN101599458 A CN 101599458A CN A2009101455889 A CNA2009101455889 A CN A2009101455889A CN 200910145588 A CN200910145588 A CN 200910145588A CN 101599458 A CN101599458 A CN 101599458A
Authority
CN
China
Prior art keywords
corrosion
semiconductor layer
conductive pattern
pattern
resisting pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009101455889A
Other languages
English (en)
Inventor
世良博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN101599458A publication Critical patent/CN101599458A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

本发明提供一种半导体装置的制造方法。在以往的半导体装置的制造方法中，存在难以进一步效率化的课题。本发明的半导体装置的制造方法具有：在设置于第一基板(41)上的第一半导体层(51)的显示面侧，形成俯视下与第一半导体层(51)的一部分重叠的第一导电图案(107)的工序；第一注入工序，以第一导电图案为掩模向第一半导体层(51)注入杂质；缩小工序，在所述第一注入工序之后除去第一导电图案(107)的一部分，缩小作为第一导电图案(107)与第一半导体层(51)俯视下重叠的区域的第一重叠区域(113a)；和第二注入工序，在所述缩小工序后，以栅电极部(57)为掩模向第一半导体层(51)注入所述杂质。

Description

半导体装置的制造方法
技术领域
本发明涉及一种半导体装置的制造方法。
背景技术
一直以来，关于作为半导体装置之一的TFT(Thin Film Transistor)元件，公知有具有LDD(Lightly Doped Drain)结构的元件。在具有LDD结构的TFT元件中，以前公知有能够削减光刻工序的制造方法(例如参照专利文献1)。
专利文献1：特开2006-54424号公报
在上述专利文献1所记载的制造方法中，由于可以削减光刻工序，所以实现了制造方法的效率化。
但是，在上述专利文献1所记载的制造方法中，难以实现进一步的效率化。
即，在以往的制造方法中，存在难以进一步效率化的课题。
发明内容
本发明为了解决上述课题的至少一部分而提出，可以作为以下的实施方式或应用例来实现。
[应用例1]一种半导体装置的制造方法，其特征在于，具有：在设置于基板上的半导体层的与上述基板侧相反一侧，形成俯视下与上述半导体层的一部分重叠的导电图案的工序；以上述导电图案为掩模，向上述半导体层注入杂质的第一注入工序；在上述第一注入工序之后，除去上述导电图案的一部分，缩小作为上述导电图案与上述半导体层俯视下重叠的区域的重叠区域的缩小工序；和在上述缩小工序之后，以上述导电图案为掩模，向上述半导体层注入上述杂质的第二注入工序。
应用例1的制造方法具有：形成导电图案的工序、第一注入工序、缩小工序和第二注入工序。在形成导电图案的工序中，在设置于基板上的半导体层的与基板侧相反一侧，形成俯视下与半导体层的一部分重叠的导电图案。在第一注入工序中，以导电图案为掩模，向半导体层注入杂质。由此，可在半导体层上形成源极区域和漏极区域。在缩小工序中，除去导电图案的一部分，缩小作为导电图案和半导体层俯视下重叠的区域的重叠区域。在第二注入工序中，以导电图案为掩模，向半导体层注入杂质。由此，可向从缩小工序前的重叠区域除去了缩小工序后的重叠区域的区域注入杂质。而且，在第二注入工序中，可以向已在第一注入工序中被注入了杂质的源极区域和漏极区域，注入杂质。即，源极区域和漏极区域被两次注入杂质。
与此相对，向从缩小工序前的重叠区域除去了缩小工序后的重叠区域得到的区域，仅注入一次杂质。因此，从缩小工序前的重叠区域除去了缩小工序后的重叠区域的区域，与被两次注入了杂质的区域相比，杂质的浓度低。因此，可以制造所具备的半导体层具有杂质浓度高的区域和浓度低的区域的LDD结构的半导体装置。
这里，在该制造方法中，由于只要能够通过缩小工序缩小重叠区域即可，所以可在未设置例如抗蚀膜等的状态下对导电图案实施缩小工序。即，在该制造方法中，可以省略在导电图案上设置例如抗蚀膜等的工序。因此，可容易地实现半导体装置的制造方法的效率化。
[应用例2]在上述半导体装置的制造方法中，上述杂质的注入浓度在上述第一注入工序和上述第二注入工序中互不相同。
在应用例2中，由于杂质的注入浓度在第一注入工序和第二注入工序中不同，所以可容易地控制杂质浓度高的区域和浓度低的区域之间的浓度差。
[应用例3]在上述半导体装置的制造方法中，上述第二注入工序中的上述注入浓度比上述第一注入工序中的上述注入浓度低。
在应用例3中，由于第二注入工序中的注入浓度比第一注入工序中的注入浓度低，所以与注入浓度在第一注入工序和第二注入工序中相等的情况相比，可容易地增大杂质浓度高的区域和浓度低的区域之间的浓度差。
[应用例4]在上述半导体装置的制造方法中，上述第二注入工序中的上述注入浓度比上述第一注入工序中的上述注入浓度高。
在应用例4中，由于第二注入工序中的注入浓度高于第一注入工序中的注入浓度，所以与注入浓度在第一注入工序和第二注入工序中相等的情况相比，可容易地减小杂质浓度高的区域和浓度低的区域之间的浓度差。
[应用例5]在上述半导体装置的制造方法中，上述形成导电图案的工序具有：在俯视下覆盖上述半导体层的区域形成导电膜的工序；在上述导电膜的与上述半导体层侧相反一侧，形成俯视下与上述半导体层的一部分重叠的抗蚀图案的工序；和以上述抗蚀图案为抗蚀掩模，对上述导电膜实施蚀刻处理的工序；在上述缩小工序中，通过在上述抗蚀图案已被剥离的状态下对上述导电图案实施蚀刻处理，将上述导电图案的一部分除去。
在应用例5中，形成导电图案的工序具有：形成导电膜的工序、形成抗蚀图案的工序、和对导电膜实施蚀刻处理的工序。在形成导电膜的工序中，在俯视下覆盖半导体层的区域形成导电膜。在形成抗蚀图案的工序中，在导电膜的与半导体层侧相反一侧形成俯视下与半导体层的一部分重叠的抗蚀图案。在对导电膜实施蚀刻处理的工序中，以抗蚀图案为抗蚀掩模，对导电膜实施蚀刻处理。通过对导电膜实施蚀刻处理，形成了导电图案。
而且，在缩小工序中，通过在抗蚀图案已被剥离的状态下对导电图案实施新的蚀刻处理，除去了导电图案的一部分。
在该制造方法中，当通过缩小工序除去导电图案的一部分时，由于不在导电图案上设置新的抗蚀膜等，所以可容易地实现半导体装置的制造方法的效率化。
[应用例6]在上述半导体装置的制造方法中，在形成上述导电图案的工序与上述第一注入工序之间，具有剥离上述抗蚀图案的工序。
应用例6的制造方法在形成导电图案的工序与第一注入工序之间具有剥离抗蚀图案的工序。
这里，构成抗蚀图案的材料如果经过杂质的注入工序，则与注入工序之前相比会变硬。
在应用例6的制造方法中，由于在第一注入工序之前有剥离抗蚀图案的工序，所以可以在抗蚀图案变硬之前将其剥离。因此，与在第一注入工序之后剥离抗蚀图案的情况相比，可容易地剥离抗蚀图案。
[应用例7]在上述半导体装置的制造方法中，在上述第一注入工序与上述缩小工序之间，具有剥离上述抗蚀图案的工序。
应用例7的制造方法在第一注入工序与缩小工序之间，具有剥离抗蚀图案的工序。在该制造方法中，由于在第一注入工序之后具有剥离抗蚀图案的工序，所以在第一注入工序中，可容易地避免导电图案因杂质而受到损坏。
[应用例8]在上述半导体装置的制造方法中，上述缩小工序中的上述蚀刻处理是基于各向同性蚀刻的处理。
在应用例8中，由于缩小工序中的蚀刻处理是基于各向同性蚀刻的处理，所以可容易地缩小重叠区域。
[应用例9]在上述半导体装置的制造方法中，上述缩小工序中的上述蚀刻处理是基于湿式蚀刻的处理。
在应用例9中，由于缩小工序中的蚀刻处理是基于湿式蚀刻的处理，所以可容易地减轻对导电图案的位于基板侧的构成的损坏。而且，如果是湿式蚀刻，则附着在基板上的颗粒等容易被除去。因此，可容易地提高基板的清洁度，从而可容易地实现成品率。
[应用例10]一种半导体装置的制造方法，其特征在于，具有：导电图案形成工序，在设置于基板上的半导体层的与上述基板侧相反一侧，按俯视下与上述半导体层的一部分重叠的方式，形成具有重叠了多个导电层的构成的导电图案；缩小工序，在上述导电图案形成工序之后，按照俯视下比其他的上述导电层大的方式，残留上述多个导电层中最接近上述半导体层的第一导电层，来除去上述导电图案的一部分，由此缩小作为上述其他的导电层与上述半导体层俯视下重叠的区域的重叠区域；和注入工序，在上述缩小工序之后，以上述导电图案为掩模，向上述半导体层注入杂质。
应用例10的制造方法具有：导电图案形成工序、缩小工序、和注入工序。在导电图案形成工序中，在设置于基板上的半导体层的与基板侧相反一侧，按俯视下与半导体层的一部分重叠的方式，形成具有重叠了多个导电层的构成的导电图案。在缩小工序中，按照俯视下比其他的导电层大的方式，残留多个导电层中最接近半导体层的第一导电层，来除去导电图案的一部分，由此缩小作为其他的导电层与半导体层俯视下重叠的区域的重叠区域。在注入工序中，以导电图案为掩模向半导体层注入杂质。由此，杂质被注入到俯视下第一导电层的外侧区域。结果，可在俯视下第一导电层的外侧形成源极区域和漏极区域。而且，通过注入工序，可以向从缩小工序前的重叠区域除去了缩小工序后的重叠区域的区域，经由第一导电层注入杂质。因此，从缩小工序前的重叠区域除去了缩小工序后的重叠区域得到的区域，与源极区域和漏极区域相比，杂质的浓度低。因此，可以制造所具有的半导体层具备杂质浓度高的区域和浓度低的区域的LDD结构的半导体装置。
这里，在该制造方法中，由于只要能通过缩小工序缩小重叠区域即可，所以可以在未设置例如抗蚀膜等的状态下对导电图案实施缩小工序。即，在该制造方法中，可以省略在导电图案上设置例如抗蚀膜等的工序。因此，可容易地实现半导体装置的制造方法的效率化。
并且，由于俯视下导电层与LDD构造区域重叠，所以也可以期待通过电场的缓和而改善特性。
[应用例11]在上述半导体装置的制造方法中，上述导电图案形成工序具有：在俯视下覆盖上述半导体层的区域，重叠形成多个导电层的工序；在上述多个导电层的与上述半导体层侧相反一侧，形成俯视下与上述半导体层的一部分重叠的抗蚀图案的工序；和以上述抗蚀图案为抗蚀掩模，对上述多个导电层实施蚀刻处理的工序；在上述缩小工序中，通过以上述抗蚀图案被剥离的状态对上述多个导电层实施蚀刻处理，除去上述导电图案的一部分。
在应用例11中，导电图案形成工序具有：重叠形成多个导电层的工序、形成抗蚀图案的工序、和对多个导电层实施蚀刻处理的工序。在重叠形成多个导电层的工序中，在俯视下覆盖半导体层的区域重叠形成多个导电层。在形成抗蚀图案的工序中，在多个导电层的与半导体层相反一侧，形成俯视下与半导体层的一部分重叠的抗蚀图案。在对多个导电层实施蚀刻处理的工序中，以抗蚀图案为抗蚀掩模，对多个导电层实施蚀刻处理。通过对多个导电层实施蚀刻处理，形成导电图案。
而且，在缩小工序中，通过以抗蚀图案已被剥离的状态对导电图案实施新的蚀刻处理，除去导电图案的一部分。
在该制造方法中，当通过缩小工序除去导电图案的一部分时，由于在导电图案上未设置新的抗蚀膜等，所以可容易地实现半导体装置的制造方法的效率化。
并且，由于俯视下导电层与LDD构造区域重叠，所以也可以期待通过电场的缓和而改善特性。
[应用例12]在上述半导体装置的制造方法中，上述缩小工序中的上述蚀刻处理是基于各向同性蚀刻的处理，上述第一导电层的蚀刻速率被设定成比上述其他的导电层的蚀刻速率慢。
在应用例12中，由于缩小工序中的蚀刻处理是基于各向同性蚀刻的处理，第一导电层的蚀刻速率被设定成比其他的导电层的蚀刻速率慢，所以可容易地缩小重叠区域。
[应用例13]在上述半导体装置的制造方法中，上述缩小工序中的上述蚀刻处理是基于湿式蚀刻的处理。
在应用例13中，由于缩小工序中的蚀刻处理是基于湿式蚀刻的处理，所以可容易地减轻对导电图案的位于基板侧的构成的损坏。
而且，如果是湿式蚀刻，则附着在基板上的颗粒等容易被除去。因此，可容易地提高基板的清洁度，从而可容易地实现成品率的提高。
[应用例14]一种半导体装置的制造方法，其特征在于，具有：抗蚀图案形成工序，在设置于基板上的半导体层的与上述基板侧相反一侧，将第一抗蚀图案、和具有厚度比上述第一抗蚀图案薄的第一区域及厚度比上述第一区域厚的第二区域的第二抗蚀图案，形成在互不相同的区域；第一注入工序，分别以上述第一抗蚀图案及上述第二抗蚀图案为掩模，向上述半导体层注入第一杂质；分别以上述第一抗蚀图案及上述第二抗蚀图案为抗蚀掩模，对上述半导体层实施蚀刻处理，形成俯视下与上述第一抗蚀图案重叠的第一半导体层、和俯视下与上述第二抗蚀图案重叠的第二半导体层的工序；在上述第一半导体层及上述第二半导体层的与上述基板侧相反一侧，形成俯视下覆盖上述第一半导体层及上述第二半导体层的导电膜的工序；在上述导电膜的与上述基板侧相反一侧，形成俯视下与上述第一半导体层的一部分重叠的第三抗蚀图案、和俯视下与上述第二半导体层的一部分重叠的第四抗蚀图案的工序；导电图案形成工序，分别以上述第三抗蚀图案及上述第四抗蚀图案为抗蚀掩模，对上述导电膜实施蚀刻处理，形成俯视下与上述第三抗蚀图案重叠的第一导电图案、和俯视下与上述第四抗蚀图案重叠的第二导电图案；第二注入工序，分别以上述第一导电图案及上述第二导电图案为掩模，向上述第一半导体层及上述第二半导体层注入第二杂质；缩小工序，在上述第二注入工序之后，除去上述第一导电图案的一部分及上述第二导电图案的一部分，缩小作为上述第一导电图案与上述第一半导体层俯视下重叠的区域的第一重叠区域、和作为上述第二导电图案与上述第二半导体层俯视下重叠的区域的第二重叠区域；和第三注入工序，在上述缩小工序之后，分别以上述第一导电图案及上述第二导电图案为掩模，向上述第一半导体层及上述第二半导体层注入上述第二杂质；在上述缩小工序中，通过以上述第三抗蚀图案及上述第四抗蚀图案已被剥离的状态，对上述第一导电图案及上述第二导电图案实施蚀刻处理，除去上述第一导电图案的一部分及上述第二导电图案的一部分。
在应用例14的制造方法中，具有：抗蚀图案形成工序、第一注入工序、形成第一半导体层及第二半导体层的工序、形成导电膜的工序、形成第三抗蚀图案及第四抗蚀图案的工序、导电图案形成工序、第二注入工序、缩小工序和第三注入工序。
在抗蚀图案形成工序中，在设置于基板上的半导体层的与基板侧相反一侧，将第一抗蚀图案和第二抗蚀图案形成在互不相同的区域。这里，第二抗蚀图案具有厚度比第一抗蚀图案薄的第一区域和厚度比第一区域厚的第二区域。
在第一注入工序中，以第一抗蚀图案及第二抗蚀图案的每个为掩模，向半导体层注入第一杂质。由此，可以向半导体层中俯视下与第二抗蚀图案的第一区域重叠的区域，经由第一区域注入第一杂质。这里，第一抗蚀图案和第二抗蚀图案的第二区域分别比第一区域厚。因此，半导体层中俯视下与第二区域重叠的区域和与第一抗蚀图案重叠的区域，其第一杂质的注入容易被阻碍。在形成第一半导体层及第二半导体层的工序中，分别以第一抗蚀图案及第二抗蚀图案为抗蚀掩模，对半导体层实施蚀刻处理，形成俯视下与第一抗蚀图案重叠的第一半导体层、和俯视下与第二抗蚀图案重叠的第二半导体层。这里，在第二半导体层上存在已被注入了第一杂质的区域。由此，可以形成将已被注入第一杂质的区域作为源极区域和漏极区域的第二半导体层。
在形成导电膜的工序中，在第一半导体层及第二半导体层的与基板侧相反一侧，形成俯视下覆盖第一半导体层及第二半导体层的导电膜。在形成第三抗蚀图案及第四抗蚀图案的工序中，在导电膜的与基板侧相反一侧，形成俯视下与第一半导体层的一部分重叠的第三抗蚀图案、和俯视下与第二半导体层的一部分重叠的第四抗蚀图案。此时，通过在俯视下从上述第二区域至上述第一区域的区域形成第四抗蚀图案，可以通过第四抗蚀图案覆盖上述第二区域。
在导电图案形成工序中，分别以第三抗蚀图案及第四抗蚀图案为抗蚀掩模，对导电膜实施蚀刻处理，形成俯视下与第三抗蚀图案重叠的第一导电图案、和俯视下与第四抗蚀图案重叠的第二导电图案。在第二注入工序中，分别以第一导电图案及第二导电图案为掩模，向第一半导体层及第二半导体层注入第二杂质。由此，可形成将已被注入第二杂质的区域作为源极区域和漏极区域的第一半导体层。
在缩小工序中，除去第一导电图案的一部分及第二导电图案的一部分，缩小作为第一导电图案与第一半导体层俯视下重叠的区域的第一重叠区域、和作为第二导电图案与第二半导体层俯视下重叠的区域的第二重叠区域。在该缩小工序中，以第三抗蚀图案及第四抗蚀图案已被剥离的状态，对第一导电图案及第二导电图案实施蚀刻处理。
在第三注入工序中，分别以第一导电图案及第二导电图案为掩模，向第一半导体层及第二半导体层注入第二杂质。由此，可向从缩小工序前的第一重叠区域除去了缩小工序后的第一重叠区域的区域，注入第二杂质。而且，在第三注入工序中，也可以向在第二注入工序中已被注入杂质的第一半导体层的源极区域和漏极区域，注入第二杂质。即，向第一半导体层的源极区域和漏极区域两次注入第二杂质。与此相对，对于从缩小工序前的第一重叠区域除去了缩小工序后的第一重叠区域的区域，第二杂质仅被注入一次。因此，从缩小工序前的第一重叠区域除去了缩小工序后的第一重叠区域的区域，与被注入两次第二杂质的区域相比，第二杂质的浓度低。
因此，可以制造所具有的第一半导体层具备第二杂质的浓度高的区域和浓度低的区域的LDD构造的半导体装置、和所具有的第二半导体层具备已被注入第一杂质的区域的半导体装置。由此，可制造种类互不相同的多种半导体装置。
在该制造方法中，当通过缩小工序后除去第一导电图案的一部分及第二导电图案的一部分时，由于未设置新的抗蚀膜等，所以可容易地实现半导体装置的制造方法的效率化。
[应用例15]一种半导体装置的制造方法，其特征在于，具有：抗蚀图案形成工序，在设置于基板上的半导体层的与上述基板侧相反一侧，将第一抗蚀图案、和具有厚度比上述第一抗蚀图案薄的第一区域及厚度比上述第一区域厚的第二区域的第二抗蚀图案，形成在互不相同的区域；分别以上述第一抗蚀图案及上述第二抗蚀图案为抗蚀掩模，对上述半导体层实施蚀刻处理，形成俯视下与上述第一抗蚀图案重叠的第一半导体层、和俯视下与上述第二抗蚀图案重叠的第二半导体层的工序；第一注入工序，分别以上述第一抗蚀图案及上述第二抗蚀图案为掩模，经由上述第一区域向上述第二半导体层注入第一杂质；在上述第一半导体层及上述第二半导体层的与上述基板侧相反一侧，形成俯视下覆盖上述第一半导体层及上述第二半导体层的导电膜的工序；在上述导电膜的与上述基板侧相反一侧，形成俯视下与上述第一半导体层的一部分重叠的第三抗蚀图案、和俯视下与上述第二半导体层的一部分重叠的第四抗蚀图案的工序；导电图案形成工序，分别以上述第三抗蚀图案及上述第四抗蚀图案为抗蚀掩模，对上述导电膜实施蚀刻处理，形成俯视下与上述第三抗蚀图案重叠的第一导电图案、和俯视下与上述第四抗蚀图案重叠的第二导电图案；第二注入工序，分别以上述第一导电图案及上述第二导电图案为掩模，向上述第一半导体层及上述第二半导体层注入第二杂质；缩小工序，在上述第二注入工序之后，除去上述第一导电图案的一部分及上述第二导电图案的一部分，缩小作为上述第一导电图案与上述第一半导体层俯视下重叠的区域的第一重叠区域、和作为上述第二导电图案与上述第二半导体层俯视下重叠的区域的第二重叠区域；和第三注入工序，在上述缩小工序之后，分别以上述第一导电图案及上述第二导电图案为掩模，向上述第一半导体层及上述第二半导体层注入上述第二杂质；在上述缩小工序中，通过以上述第三抗蚀图案及上述第四抗蚀图案已被剥离的状态对上述第一导电图案及上述第二导电图案实施蚀刻处理，除去上述第一导电图案的一部分及上述第二导电图案的一部分。
在应用例15的制造方法中，具有：抗蚀图案形成工序、形成第一半导体层及第二半导体层的工序、第一注入工序、形成导电膜的工序、形成第三抗蚀图案及第四抗蚀图案的工序、导电图案形成工序、第二注入工序、缩小工序和第三注入工序。
在抗蚀图案形成工序中，在设置于基板上的半导体层的与基板侧相反一侧，将第一抗蚀图案和第二抗蚀图案形成在互不相同的区域。这里，第二抗蚀图案具有厚度比第一抗蚀图案薄的第一区域和厚度比第一区域厚的第二区域。
在形成第一半导体层及第二半导体层的工序中，分别以第一抗蚀图案及第二抗蚀图案为抗蚀掩模，对半导体层实施蚀刻处理，形成俯视下与第一抗蚀图案重叠的第一半导体层、和俯视下与第二抗蚀图案重叠的第二半导体层。
在第一注入工序中，分别以第一抗蚀图案及第二抗蚀图案为掩模，向第一半导体层及第二半导体层注入第一杂质。由此，可以向第二半导体层中俯视下与第二抗蚀图案的第一区域重叠的区域，经由第一区域注入第一杂质。由此，可以形成将已被注入第一杂质的区域作为源极区域和漏极区域的第二半导体层。这里，第一抗蚀图案和第二抗蚀图案的第二区域分别比第一区域厚。因此，第二半导体层中俯视下与第二区域重叠的区域和与第一抗蚀图案重叠的第一半导体层，其第一杂质的注入容易被阻碍。
在形成导电膜的工序中，在第一半导体层及第二半导体层的与基板侧相反一侧，形成俯视下覆盖第一半导体层及第二半导体层的导电膜。在形成第三抗蚀图案及第四抗蚀图案的工序中，在导电膜的与基板侧相反一侧，形成俯视下与第一半导体层的一部分重叠的第三抗蚀图案、和俯视下与第二半导体层的一部分重叠的第四抗蚀图案。此时，通过在俯视下从上述第二区域至上述第一区域的区域形成第四抗蚀图案，可以通过第四抗蚀图案覆盖上述第二区域。
在导电图案形成工序中，分别以第三抗蚀图案及第四抗蚀图案为抗蚀掩模，对导电膜实施蚀刻处理，形成俯视下与第三抗蚀图案重叠的第一导电图案、和俯视下与第四抗蚀图案重叠的第二导电图案。在第二注入工序中，分别以第一导电图案及第二导电图案为掩模，向第一半导体层及第二半导体层注入第二杂质。由此，可以形成将已被注入第二杂质的区域作为源极区域和漏极区域的第一半导体层。
在缩小工序中，除去第一导电图案的一部分及第二导电图案的一部分，缩小作为第一导电图案与第一半导体层俯视下重叠的区域的第一重叠区域、和作为第二导电图案与第二半导体层俯视下重叠的区域的第二重叠区域。在该缩小工序中，以第三抗蚀图案及第四抗蚀图案已被剥离的状态，对第一导电图案及第二导电图案实施蚀刻处理。
在第三注入工序中，分别以第一导电图案及第二导电图案为掩模，向第一半导体层及第二半导体层注入第二杂质。由此，可以向从缩小工序前的第一重叠区域除去了缩小工序后的第一重叠区域的区域，注入第二杂质。而且，在第三注入工序中，还可以向在第二注入工序中已被注入杂质的第一半导体层的源极区域和漏极区域，注入第二杂质。即，向第一半导体层的源极区域和漏极区域两次注入第二杂质。与此相对，对于从缩小工序前的第一重叠区域除去了缩小工序后的第一重叠区域的区域，第二杂质仅被注入一次。因此，从缩小工序前的第一重叠区域除去了缩小工序后的第一重叠区域的区域，与被注入两次第二杂质的区域相比，第二杂质的浓度低。
因此，可以制造所具有的第一半导体层具备第二杂质的浓度高的区域和浓度低的区域的LDD构造的半导体装置、和所具有的第二半导体层具备已被注入第一杂质的区域的半导体装置。由此，可以制造种类互不相同的多种半导体装置。
在该制造方法中，当通过缩小工序后除去第一导电图案的一部分及第二导电图案的一部分时，由于未设置新的抗蚀膜等，所以可容易地实现半导体装置的制造方法的效率化。
[应用例16]在上述半导体装置的制造方法中，在上述导电图案形成工序与上述第二注入工序之间，具有剥离上述第三抗蚀图案及上述第四抗蚀图案的工序。
应用例16的制造方法在导电图案形成工序与第二注入工序之间，具有剥离第三抗蚀图案及第四抗蚀图案的工序。
这里，构成抗蚀图案的材料如果经过杂质的注入工序，则与注入工序之前相比会变硬。
在应用例16的制造方法中，由于在第二注入工序之前有剥离第三抗蚀图案及第四抗蚀图案的工序，所以可以在第三抗蚀图案及第四抗蚀图案变硬之前将其剥离。因此，与在第二注入工序之后剥离第三抗蚀图案及第四抗蚀图案的情况相比，可容易地剥离第三抗蚀图案及第四抗蚀图案。
[应用例17]在上述半导体装置的制造方法中，在上述第二注入工序与上述缩小工序之间，具有剥离上述第三抗蚀图案及上述第四抗蚀图案的工序。
应用例17的制造方法在第二注入工序与缩小工序之间，具有剥离第三抗蚀图案及第四抗蚀图案的工序。在该制造方法中，由于在第二注入工序之后具有剥离第三抗蚀图案及第四抗蚀图案的工序，所以在第二注入工序中，可容易地避免第三导电图案及第四导电图案因杂质而受到损坏。
附图说明
图1是表示第一实施方式的显示装置的俯视图。
图2是图1中的A-A线的剖面图。
图3是表示第一实施方式的多个像素的一部分的俯视图。
图4是表示第一实施方式的显示装置的电路结构的图。
图5是图3中的C-C线的剖面图。
图6是表示第一实施方式的第一半导体层及第二半导体层的俯视图。
图7是表示第一实施方式的第一半导体层、第二半导体层、岛状电极、扫描线和数据线的俯视图。
图8是表示第一实施方式的岛状电极、扫描线和数据线的俯视图。
图9是表示第一实施方式的接触孔的俯视图。
图10是表示第一实施方式的选择晶体管、驱动晶体管、扫描线、数据线、电源线、漏电极和中继电极的俯视图。
图11是图10中的F-F线的剖面图。
图12是图5中的D部的放大图。
图13是表示第一实施方式的像素电极的俯视图。
图14是第一实施方式的被提供给各扫描线的控制信号的时序图。
图15是说明第一实施方式的元件基板的制造工序的图。
图16是说明第一实施方式的元件基板的制造工序的图。
图17是说明第一实施方式的元件基板的制造工序的图。
图18是图17(d)中的J部的放大图。
图19是说明第一实施方式的元件基板的制造工序的图。
图20是说明第一实施方式的元件基板的制造工序的图。
图21是以图3中的C-C线切断第二实施方式的显示装置后的剖面图。
图22是图21中的选择晶体管的放大图。
图23是说明第二实施方式的元件基板的制造工序的图。
图24是说明第二实施方式的元件基板的制造工序的图。
图25是分别应用了第一实施方式及第二实施方式的显示装置的电子设备的立体图。
图中：1-显示装置，3-显示面，5-像素，7-显示区域，11-元件基板，13-密封基板，20-元件基板，21-选择晶体管，23-驱动晶体管，25-电容元件，27-有机EL元件，34-扫描线驱动电路，35-数据线驱动电路，41-第一基板，51-第一半导体层，51a-源极区域，51b-沟道区域，51c-漏极区域，51d-LDD区域，51e-LDD区域，53-第二半导体层，53a-源极区域，53b-沟道区域，53c-漏极区域，53d-电极部，55-岛状电极，55a-栅电极部，55b-电极部，59-漏电极，61-中继电极，63-中继电极，65-源电极部，93-第一抗蚀图案，95-第二抗蚀图案，95a-第一区域，95b-第二区域，97-导电膜，101-第三抗蚀图案，103-第四抗蚀图案，105-第五抗蚀图案，107-第一导电图案，109-第二导电图案，111-第三导电图案，113a、113b-第一重叠区域，115a、115b-第二重叠区域，131-第一导电层，133-第二导电层，131a-第一导电膜，133a-第二导电膜，131b-第一导电图案，133b-第二导电图案，135a、135b-第一重叠区域，135c-重叠区域，137a、137b-第二重叠区域，137c-重叠区域，500-电子设备，GT-扫描线，SI-数据线。
具体实施方式
针对实施方式，以利用了作为电光学装置之一的有机EL装置的显示装置为例，一边参照附图一边进行说明。
第一实施方式的显示装置1如图1所示，具有显示面3。
这里，在显示装置1上设置有多个像素5。多个像素5在显示区域7内排列于图中的X方向及Y方向，构成了以X方向为行方向、以Y方向为列方向的矩阵M。显示装置1通过从多个像素5选择性地经由显示面3向显示装置1外射出光，可以在显示面3上显示图像。其中，显示区域7是可以显示图像的区域。在图1中，为了容易理解结构地进行表示，夸大了像素5，且减少像素5的个数。
显示装置1如作为图1中的A-A线的剖面图的图2所示，具有元件基板11和密封基板13。
元件基板11上，在显示面3侧、即密封基板13侧，分别与多个像素5对应，设置有后述的有机EL元件等。其中，元件基板11的与显示面3侧相反侧的面15被设定成显示装置1的底面。以下，面15被记为底面15。
密封基板13比元件基板11靠向显示面3侧地以与元件基板11对置的状态进行设置。元件基板11和密封基板13借助粘接剂16接合。在显示装置1中，有机EL元件从显示面3侧被粘接剂16覆盖。而且，元件基板11与密封基板13之间比显示装置1的周缘靠向内侧，被包围显示区域7的密封材料17密封。即，在显示装置1中，有机EL元件和粘接剂16被元件基板11、密封基板13及密封材料17密封。
这里，显示装置1中的多个像素5分别被设定成从显示面3射出的光的颜色如图3所示，为红色系(R)、绿色系(G)及蓝色系(B)中的一个。即，构成矩阵M的多个像素5包括射出R光的像素5r、射出G光的像素5g、和射出B光的像素5b。
其中，以下适当区分使用像素5这一表述、和像素5r、5g及5b之一表述。
这里，R色并不限于纯粹的红色色调，还包括橙色等。G色并不限于纯粹的绿色色调，还包括蓝绿色或黄绿色。B色并不限于纯粹的蓝色色调，还包括蓝紫或蓝绿等。从其他观点来看，呈现R色的光可以被定义成光的波长峰值在可见光区域中为570nm以上的范围的光。而呈现G色的光可以被定义成光的波长峰值为500nm～565nm的范围的光。呈现B色的光可以被定义成光的波长峰值为415nm～495nm的范围的光。
在矩阵M中，沿着Y方向排列的多个像素5构成一个像素列18。而沿着X方向排列的多个像素5构成一个像素行19。一个像素列18内的各像素5，被设定成光的颜色为R、G及B当中的一个。即，矩阵M具有：在Y方向上排列了多个像素5r的像素列18r、在Y方向上排列了多个像素5g的像素列18g、和在Y方向上排列了多个像素5b的像素列18b。而且，在显示装置1中，像素列18r、像素列18g及像素列18b按照该顺序沿着X方向重复排列。
其中，以下适当区分使用像素列18这一表述、和像素列18r、像素列18g及像素列18b这一表述。
显示装置1如表示电路结构的图4所示，每个像素5都具有选择晶体管21、驱动晶体管23、电容元件25和有机EL元件27。有机EL元件27具有像素电极29、有机层31、和共用电极33。选择晶体管21及驱动晶体管23分别由TFT(薄膜晶体管：Thin Film Transistor)构成，具有作为开关元件的功能。而且，显示装置1具有：扫描线驱动电路34、数据线驱动电路35、多条扫描线GT、多条数据线SI、和多条电源线PW。
多条扫描线GT分别与扫描线驱动电路34相连，以在Y方向上相互隔开间隔的状态沿X方向延伸。
多条数据线SI分别与数据线驱动电路35相连，以在X方向上相互隔开间隔的状态沿Y方向延伸。
多条电源线PW以在Y方向上相互隔开间隔的状态、且以各条电源线PW和各条扫描线GT在Y方向上隔开间隔的状态沿X方向延伸。
各像素5被设定成与各扫描线GT和各数据线SI的交叉对应。各扫描线GT及各电源线PW分别与图3所示的各像素行19对应。各数据线SI与图3所示的各像素列18对应。
图4所示的各选择晶体管21的栅电极与对应的各扫描线GT电连接。各选择晶体管21的源电极与对应的各数据线SI电连接。各选择晶体管21的漏电极与各驱动晶体管23的栅电极及电容元件25的一个电极电连接。
电容元件25的另一个电极和驱动晶体管23的源电极分别与对应的各电源线PW电连接。
各驱动晶体管23的漏电极与各像素电极29电连接。各像素电极29和共用电极33构成了以像素电极29为阳极、以共用电极33为阴极的一对电极。
这里，共用电极33被设成在构成矩阵M的多个像素5之间连续的状态，在多个像素5之间共用而发挥功能。
在各像素电极29和共用电极33之间夹设的有机层31，由有机材料构成，具有包含后述的发光层的构成。
选择晶体管21在选择信号被提供给与该选择晶体管21相连的扫描线GT时成为导通状态。此时，从与该选择晶体管21相连的数据线SI提供数据信号，驱动晶体管23成为导通状态。驱动晶体管23的栅电位，通过数据信号的电位由电容元件25保持一定期间，而被保持一定期间。由此，驱动晶体管23的导通状态被保持一定期间。其中，各数据信号被生成为与灰度显示对应的电位。
在驱动晶体管23的导通状态被保持时，与驱动晶体管23的栅电位对应的电流从电源线PW经过像素电极29和有机层31流向共用电极33。然后，有机层31中含有的发光层以与流过有机层31的电流量对应的亮度发光。由此，在显示装置1中，可以进行灰度显示。
显示装置1是有机层31中含有的发光层发光、来自发光层的光经由密封基板13从显示面射出的顶部发射型的有机EL装置之一。其中，在显示装置1中，显示面3侧这一表示也被表现为上侧，底面15侧之一表示也被表现为下侧。
另外，在本实施方式中，采用了N沟道型的TFT元件作为选择晶体管21，采用了P沟道型的TFT元件作为驱动晶体管23。而且，扫描线驱动电路34及数据线驱动电路35分别具有组合了N沟道型TFT元件和P沟道型TFT元件的互补型的TFT元件。
这里，详细说明元件基板11及密封基板13各自的构成。
元件基板11如作为图3中的C-C线的剖面图的图5所示，具有第一基板41。
第一基板41例如由玻璃或石英等具有透光性的材料构成，具有朝向显示面3侧的第一面42a、和朝向底面15侧的第二面42b。另外，在顶部发射型的显示装置1中，作为第一基板41，也可以采用硅基板等。
在第一基板41的第一面42a上设置有栅极绝缘膜43。在栅极绝缘膜的显示面3侧设置有绝缘膜45。在绝缘膜45的显示面3侧设置有绝缘膜47。在绝缘膜47的显示面3侧设置有绝缘膜49。
而且，在第一基板41的第一面42a上，设置有与各像素5的选择晶体管21对应的第一半导体层51、和与各像素5的驱动晶体管23对应的第二半导体层53。
第一半导体层51及第二半导体层53如作为俯视图的图6所示，分别与各像素5对应设置。其中，图5所示的剖面相当于图6中的E-E线的剖面。
在各像素5中，第一半导体层51及第二半导体层53以在Y方向上隔开间隔的状态在Y方向上邻接。
如图6所示，第一半导体层51具有源极区域51a、沟道区域51b、和漏极区域51c。源极区域51a、沟道区域51b、和漏极区域51c在X方向上排列。
第二半导体层53具有源极区域53a、沟道区域53b、漏极区域53c、和电极部53d。源极区域53a、沟道区域53b和漏极区域53c在X方向上排列。电极部53d与沟道区域53b及漏极区域53c以在Y方向上隔开间隔的状态在Y方向上邻接。而电极部53d和源极区域53a以连接的状态在X方向上邻接。
如图5所示，第一半导体层51及第二半导体层53从显示面3侧被栅极绝缘膜43覆盖。其中，作为栅极绝缘膜43的材料，例如可以采用氧化硅等材料。
在栅极绝缘膜43的显示面3侧，如作为俯视图的图7所示，设置有与第二半导体层53重叠的岛状电极55、扫描线GT、和数据线SI。如作为俯视图的图8所示，岛状电极55具有栅电极部55a、和电极部55b。栅电极部55a和电极部55b以连接的状态在Y方向上邻接。
栅电极部55a与图6所示的第二半导体层53的沟道区域53b重叠。电极部55b与第二半导体层53的电极部53d重叠。电极部53d及电极部55b构成了电容元件25的一部分。
在各扫描线GT上，如图8所示，设置有朝向各像素5并在Y方向上分支的栅电极部57。各栅电极部57与图6所示的第一半导体层51的沟道区域51b重叠。
与各像素5对应的岛状电极55、和与该像素5对应的数据线SI在X方向上邻接。
作为岛状电极55、扫描线GT及数据线SI的材料，例如可以采用铝、铜、钼、钨、铬等金属或含有它们的合金等。在本实施方式中，作为岛状电极55、扫描线GT及数据线SI的材料，采用了铝合金。如图5所示，栅电极部55a(岛状电极55)、栅电极部57(扫描线GT)及数据线SI从显示面3侧被绝缘膜45覆盖。其中，作为绝缘膜45的材料，例如可以采用氧化硅等材料。
如作为俯视图的图9所示，绝缘膜45与各像素5对应地设置有接触孔CH1、CH2、CH3、CH4、CH5、CH6及CH7。各接触孔CH1被设置在与对应的各数据线SI重叠的部位。各接触孔CH1被设置于在X方向上与第一半导体层51的源极区域51a对峙的部位。各接触孔CH1到达各数据线SI。
各接触孔CH2和各源极区域51a对应，被设置在和各源极区域51a重叠的部位。各接触孔CH2被设置于在X方向上和各接触孔CH1对峙的部位。各接触孔CH2到达第一半导体层51的源极区域51a。
各接触孔CH3和各漏极区域51c对应，被设置在和各漏极区域51c重叠的部位。各接触孔CH3到达第一半导体层51的漏极区域51c。
各接触孔CH4和各电极部55b对应，被设置在和各电极部55b重叠的部位。各接触孔CH4被设置于在Y方向上和各接触孔CH3对峙的部位。各接触孔CH4到达各电极部55b。
各接触孔CH5与各第二半导体层53的各漏极区域53c对应，在和各漏极区域53c重叠的部位各设置两个。各接触孔CH5到达第二半导体层53的漏极区域53c。
各接触孔CH6被设置在和对应的各数据线SI重叠的部位。各接触孔CH6被设置于在X方向上隔着源极区域53a与栅电极部55a对峙的部位。各接触孔CH6到达对应的各数据线SI。
各接触孔CH7和各源极区域53a对应，在与各源极区域53a重叠的部位各设置两个。各接触孔CH7在俯视下与各像素5对应的各数据线SI和岛状电极55的电极部55b之间，被设置于在X方向上和电极部55b对峙的部位。各接触孔CH7到达第二半导体层53的源极区域53a。
在设置有接触孔CH1～CH7的绝缘膜45的显示面3侧，如作为俯视图的图10所示，设置有电源线PW、漏电极59、中继电极61和中继电极63。
各电源线PW被设置成以在X方向上跨过各像素行19(图3)的长度而连续的状态。各电源线PW如图10所示，Y方向的宽度尺寸被设定成跨过在Y方向上排列的两个接触孔CH7的长度。各电源线PW覆盖各像素行19的多个接触孔CH7。
在各像素5中，电源线PW俯视下位于选择晶体管21与驱动晶体管23之间。换言之，选择晶体管21和驱动晶体管23隔着电源线PW在Y方向上对峙。另外，选择晶体管21的源极区域51a、沟道区域51b(图6)以及漏极区域51c俯视下位于电源线PW的外侧。驱动晶体管23的源极区域53a的一部分、沟道区域53b(图6)、和漏极区域53c俯视下位于电源线PW的外侧。
如作为图10中的F-F线的剖面图的图11所示，各电源线PW借助接触孔CH7到达第二半导体层53的源极区域53a。其中，在显示装置1中，从各电源线PW借助接触孔CH7到达源极区域53a的部位被称为源电极部65。
如前所述，各接触孔CH7俯视下被设置在与各像素5对应的各数据线SI和岛状电极55的各电极部55b之间。因此，各源电极部65俯视下位于与各像素5对应的各数据线SI和岛状电极55的电极部55b之间。
这里，在俯视下电源线PW、岛状电极55的电极部55b和第二半导体层53的电极部53d重叠的区域，形成有电容元件25。因此，电容元件25可以被视为设置在第一基板41及电源线PW之间。电极部55b、电极部53d及电源线PW构成了电容元件25的一部分。
漏电极59如图10所示，与各像素5对应设置，覆盖接触孔CH5。如作为图5中的D部的放大图的图12所示，各漏电极59借助接触孔CH5到达第二半导体层53的漏极区域53c。在显示装置1中，从漏电极59借助接触孔CH5到达漏极区域53c的部位被称为连接部67。
中继电极61如图10所示，与各像素5对应设置。各中继电极61在Y方向上邻接的两个像素5之间，跨过与一个像素5对应的接触孔CH1、和与另一个像素5对应的接触孔CH6。而且，在各像素5中，各中继电极61跨过接触孔CH1和接触孔CH2之间。
各中继电极61覆盖与在Y方向上邻接的两个像素5中的一个对应的接触孔CH1及CH2、和与两个像素5中的另一个对应的接触孔CH6。由此，在Y方向上邻接的两条数据线SI借助中继电极61彼此电连接。
并且，数据线SI、和与其对应的第一半导体层51的源极区域51a借助中继电极61电连接。
中继电极63与各像素5对应设置，跨过与各像素5对应的接触孔CH3和接触孔CH4之间。各中继电极63比电源线PW的轮廓靠外侧地覆盖这些接触孔CH3及CH4。由此，在各像素5中，第一半导体层51的漏极区域51c和岛状电极55的电极部55b在比电源线PW的轮廓靠外侧处借助中继电极63电连接。
作为电源线PW、漏电极59、中继电极61及中继电极63的材料，例如可以采用铝、铜、钼、钨、铬等金属或含有它们的合金等。如图5所示，漏电极59、中继电极61及中继电极63从显示面3侧被绝缘膜47覆盖。其中，电源线PW也从显示面3侧被绝缘膜47覆盖。
绝缘膜47从显示面3侧被绝缘膜49覆盖。
在绝缘膜47及绝缘膜49中设置有接触孔CH8。如图10所示，各接触孔CH8与各像素5对应设置。各接触孔CH8被设置在与漏电极59重叠的区域，到达漏电极59。
其中，各漏电极59在X方向上向与栅电极部55a相反侧延长。而且，各接触孔CH8俯视下与漏电极59延长的部位重叠。因此，俯视下接触孔CH5和接触孔CH8不重叠。这里，接触孔CH5和接触孔CH8也可以重叠。
在设置有接触孔CH8的绝缘膜49的显示面3侧，如图5所示，按每个像素设置有像素电极29。
如作为俯视图的图13所示，各像素电极29在Y方向上跨过与各像素5对应的扫描线GT、和接触孔CH8。而且，各像素电极29在X方向上跨过接触孔CH8和与各像素5对应的数据线SI。各像素电极29覆盖接触孔CH8。
其中，在显示装置1中，从各像素电极29借助接触孔CH8到达漏电极59的部位，如图12所示，被称为连接部69。
作为像素电极29的材料，可以采用银、铝、铜等具有光反射性的金属或含有它们的合金等。在使像素电极29作为阳极发挥功能的情况下，优选使用银、铂等功函数比较高的材料。另外，也可以采用使用ITO(Indium Tin Oxide)或铟锌氧化物(Indium Zinc Oxide)等作为像素电极29，将具有光反射性的部件设置在像素电极29和第一基板41之间的构成。
而且，作为绝缘膜47及49的材料，例如可以采用氧化硅、氮化硅、丙烯酸系树脂等材料。
如图5所示，在相邻的像素电极29之间，对各像素5进行划分的绝缘膜71被设置成遍布区域72。绝缘膜71例如由氧化硅、氮化硅、丙烯酸系树脂等具有透光性的材料构成。绝缘膜71遍布显示区域7(图1)被设置成格子状。因此，显示区域7通过绝缘膜71被划分成多个像素5的区域。其中，各像素电极29与由绝缘膜71包围的各像素5的区域俯视下重叠。
在绝缘膜71的显示面3侧，设置有包围各像素5的区域的遮光膜73。遮光膜73例如由含有炭黑或铬等光吸收性高的材料的丙烯酸系树脂或聚酰亚胺等树脂构成，被设置成俯视下为格子状。
在像素电极29的显示面3侧，在由遮光膜73包围的区域内设置有有机层31。
有机层31与各像素5对应设置，具有空穴注入层75、空穴输送层77、和发光层79。
空穴注入层75由有机材料构成，在俯视下被绝缘膜71包围的区域内，被设置在像素电极29的显示面3侧。
作为空穴注入层75的有机材料，可以采用3，4-聚乙撑二氧噻吩(PEDOT)等聚噻吩衍生物和聚苯乙烯磺酸(PSS)等的混合物。作为空穴注入层75的有机材料，也可以采用聚苯乙烯、聚吡咯、聚苯胺、聚乙炔、或它们的衍生物等。
空穴输送层77由有机材料构成，在俯视下被遮光膜73包围的区域内，被设置在空穴注入层75的显示面3侧。
作为空穴输送层77的有机材料，例如可以采用含有作为下述化合物1而示出的TFB等三苯胺系聚合物的构成。
[化学式1]
化合物1
发光层79由有机材料构成，在俯视下被遮光膜73包围的区域内，被设置在空穴输送层77的显示面3侧。
作为与R的像素5r对应的发光层79的有机材料，例如可以采用将作为下述化合物2而示出的F8(聚二辛基芴)和二萘嵌苯染料混合得到的材料。
[化学式2]
Figure A20091014558800301
化合物2
作为与G的像素5g对应的发光层79的有机材料，例如可以采用将作为下述化合物3而示出的F8BT、作为上述化合物1而示出的TFB、和作为上述化合物2而示出的F8混合得到的材料。
[化学式3]
Figure A20091014558800302
化合物3
作为与B的像素5b对应的发光层79的有机材料，例如可以采用作为上述化合物2而示出的F8。
在有机层31的显示面3侧，如图5所示，设置有共用电极33。共用电极33例如由ITO或铟锌氧化物等具有透光性的材料、或将镁银等薄膜化来赋予透光性而得到的膜等构成，从显示面3侧遍布多个像素5之间覆盖有机层31及遮光膜73。
其中，在显示装置1中，可以将在各像素5中进行发光的区域定义成俯视下像素电极29、有机层31和共用电极33重叠的区域。而且，可以将每个像素5中构成发光的区域的要素的一组，定义成一个有机EL元件27。在显示装置1中，一个有机EL元件27具有包括一个像素电极29、一个有机层31、和与一个像素5对应的共用电极33的构成。
密封基板13例如由玻璃或石英等具有透光性的材料构成，具有朝向显示面3侧的外向面13a、和朝向底面15侧的对置面13b。
对于具有上述构成的元件基板11及密封基板13而言，元件基板11的共用电极33和密封基板13的对置面13b之间借助粘接剂16接合。
在显示装置1中，图2所示的密封材料17被图5所示的第一基板41的第一面42a、和密封基板13的对置面13b夹持。即，在显示装置1中，有机EL元件27及粘接剂16被第一基板41、密封基板13及密封材料17密封。另外，密封材料17可以设置在对置面13b及共用电极33之间。此时，有机EL元件27及粘接剂16可以看作被元件基板11、密封基板13及密封材料17密封。
在具有上述构成的显示装置1中，通过按每个像素5使发光层79发光，可控制显示。发光层79的发光状态可通过利用各驱动晶体管23控制流过各有机层31的电流，按每个像素5发生变化。
按线顺序向各扫描线GT提供控制信号。向各数据线SI提供图像信号作为并行信号。
如图14所示，与各扫描线GT对应的各控制信号CS，在比一个帧时间短的期间t1内被维持成Hi电平的选择电位、且在一个帧时间内仅维持一次。可以在某时间内成为选择电位的仅仅是与一条扫描线GT对应的控制信号CS。
如果扫描线GT成为选择电位，则与该扫描线GT对应的多个像素5的选择晶体管21成为导通状态。此时，被提供给多条数据线SI的图像信号，经由选择晶体管21被提供给驱动晶体管23的栅电极部55a及电极部55b(图2)。即，在各像素5中，栅电极部55a及电极部55b成为与图像信号的电位对应的电位。
此时，与驱动晶体管23的栅电极部55a的电位对应的电流，从电源线PW经由源极区域53a及沟道区域53b流向漏极区域53c。
而且，来自电源线PW的电流经过漏电极59及像素电极29流经有机层31(图5)。
另一方面，由于在电极部55b及电源线PW之间(图11)、电极部55b及电极部53d之间蓄积有电荷，所以驱动晶体管23的栅电极部55a的电位被保持一定期间。结果，在栅电极部55a的电位被保持的期间，电流持续流过有机层31。
如此，在显示装置1中，由于与图像信号的电位对应的电流流过有机层31，所以可以按每个像素5将来自发光层79的光控制成与图像信号的电位对应的亮度。由此，在显示装置1中，可以进行灰度显示。
这里，对显示装置1的制造方法进行说明。
显示装置1的制造方法大致分成：制造元件基板11的工序、和装配显示装置1的工序。
在制造元件基板11的工序中，如图15(a)所示，首先，在第一基板41的第一面42a上形成硅膜91。硅膜91由多晶硅构成。在硅膜91的形成中，首先，以乙硅烷或甲硅烷等为原料气体，通过活用CVD技术，形成非晶硅的膜。接着，通过对非晶硅的膜实施例如激光退火，使非晶硅变成多晶硅。
继硅膜91的形成之后，接着，在硅膜91的显示面3侧形成含有第一抗蚀图案93和第二抗蚀图案95的抗蚀图案。第一抗蚀图案93及第二抗蚀图案95由正型抗蚀剂构成。在本实施方式中，第一抗蚀图案93具有H1的厚度。第二抗蚀图案95具有厚度为H2的第一区域95a和厚度为H3的第二区域95b。厚度H2比厚度H1薄。厚度H3比厚度H2厚。具有上述构成的第二抗蚀图案95可以通过对抗蚀膜实施例如利用了灰阶掩模或半色调掩模(half-tone mask)等的多灰度曝光而形成。
继第一抗蚀图案93及第二抗蚀图案95的形成之后，接着，如图15(b)所示，向硅膜91中注入P型杂质。作为P型杂质，可以采用例如硼等元素。另外，作为注入的条件，例如可以采用将用量(注入浓度)设为约1×1015～8×1015/cm2、将加速能量设为约45keV的条件。
在注入P型杂质的工序中，硅膜91中俯视下与第一抗蚀图案93重叠的区域，其杂质的到达受到第一抗蚀图案93的阻碍。另外，硅膜91中俯视下与第二抗蚀图案95的第二区域95b重叠的区域，其杂质的到达也受到第二抗蚀图案95的第二区域95b的阻碍。另一方面，硅膜91中俯视下与第二抗蚀图案95的第一区域95a重叠的区域，其P型杂质可以经由第二抗蚀图案95的第一区域95a而被注入。
因此，在俯视下与第二抗蚀图案95的第一区域95a重叠的硅膜91的部位，可以形成源极区域53a和漏极区域53c。其中，源极区域53a和漏极区域53c中的杂质浓度，比未通过第一抗蚀图案93或第二抗蚀图案95遮蔽的区域中的杂质浓度低。而且，在硅膜91当中，俯视下与第一抗蚀图案93重叠的区域、或俯视下与第二抗蚀图案95的第二区域95b重叠的区域中的杂质浓度，和源极区域53a和漏极区域53c中的杂质浓度相比极低。
继注入P型杂质的工序之后，以第一抗蚀图案93及第二抗蚀图案95为抗蚀掩模，对硅膜91实施蚀刻处理。由此，如图15(c)所示，可在俯视下与第一抗蚀图案93重叠的区域形成第一半导体层51。而且，可在俯视下与第二抗蚀图案95重叠的区域形成第二半导体层53。
接着，如图15(d)所示，剥离第一抗蚀图案93及第二抗蚀图案95。
然后，如图16(a)所示，在第一基板41的显示面3侧，形成从显示面3侧覆盖第一半导体层51及第二半导体层53的栅极绝缘膜43。栅极绝缘膜43可以通过活用例如CVD技术而形成。
接着，在栅极绝缘膜43的显示面3侧形成导电膜97。导电膜97例如由铝、铜、钼、钨、铬等金属或含有它们的合金等构成，可以通过活用溅射技术而形成。在本实施方式中，作为导电膜97的材料，采用了铝合金。
接着，如图16(b)所示，在导电膜97的显示面3侧，形成包括第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105的抗蚀图案。第三抗蚀图案101形成在俯视下与第一半导体层51重叠的区域。第四抗蚀图案103形成在俯视下与第二半导体层53重叠的区域。第五抗蚀图案105形成在俯视下与各数据线SI(图8)重叠的区域。
接着，以第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105为抗蚀掩模，对导电膜97实施蚀刻处理。由此，如图16(c)所示，可在俯视下与第三抗蚀图案101重叠的区域形成第一导电图案107。而且，可在俯视下与第四抗蚀图案103重叠的区域形成第二导电图案109。并且，可在俯视下与第五抗蚀图案105重叠的区域形成第三导电图案111。其中，作为此时的蚀刻处理，例如可以采用以含有氯的气体为蚀刻剂的基于干式蚀刻的处理。
接着，如图16(d)所示，剥离第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105。
然后，如图17(a)所示，以第一导电图案107为掩模，向第一半导体层51注入N型杂质。作为N型杂质，可以采用例如磷或砷等元素。另外，作为注入的条件，例如可以采用将用量(注入浓度)设为约2×1015/cm2、将加速能量设为约50keV的条件。
由此，如图17(b)所示，可在第一半导体层51中俯视下与第一导电图案107的外侧的区域重叠的部位，形成源极区域51a和漏极区域51c。
其中，俯视下第一半导体层51和第一导电图案107重叠的区域被称为第一重叠区域113a。而俯视下第二半导体层53与第二导电图案109重叠的区域被称为第二重叠区域115a。第二重叠区域115a俯视下与源极区域53a的一部分和漏极区域53c的一部分重叠。
在注入N型杂质的工序中，第一半导体层51中俯视下在第一重叠区域113a内的区域，其杂质的到达被第一导电图案107阻碍。而且，第二半导体层53中俯视下在第二重叠区域115a内的区域，其杂质的到达也被第二导电图案109阻碍。另一方面，在第二半导体层53中俯视下与第二重叠区域115a的外侧的区域重叠的部位，可注入N型杂质。
接着，对第一导电图案107、第二导电图案109及第三导电图案111实施蚀刻处理。此时的蚀刻处理是基于各向同性蚀刻的处理。而且，此时的蚀刻处理是基于湿式蚀刻的处理。作为湿式蚀刻中的蚀刻剂，可以采用例如TMAH(四甲基氢氧化铵：TetraMethyl AmmoniumHydroxide)或磷酸、硝酸和乙酸的混合酸等。另外，作为此时的蚀刻处理，还可以采用基于前述干式蚀刻的处理。但是，从获得清洗颗粒的效果方面来看，优选采用基于湿式蚀刻的处理。
通过对第一导电图案107、第二导电图案109及第三导电图案111实施蚀刻处理，如图17(c)所示，可以形成栅电极部57(扫描线GT)、栅电极部55a(岛状电极55)及数据线SI。通过该蚀刻处理，第一重叠区域113a被缩小为第一重叠区域113b。而且，第二重叠区域115a被缩小为第二重叠区域115b。
这里，在该蚀刻处理之后，可以采用栅电极部55a(岛状电极55)俯视下与源极区域53a和漏极区域53b的一部分重叠的构成。由此，可将因后述的第二次注入工序中的N型杂质引起的特性劣化抑制得低。
接着，如图17(d)所示，以栅电极部57为掩模，向第一半导体层51中注入N型杂质。
其中，此时的N型杂质的注入工序被称为第二次注入工序。而先前的N型杂质的注入工序被称为第一次注入工序。
在第二次注入工序中，用量(注入浓度)被设定成与第一次注入工序中的用量(注入浓度)不同的用量(注入浓度)。在本实施方式中，第二次注入工序的用量(注入浓度)被设定成低于第一次注入工序中的用量(注入浓度)。
作为第二次注入工序的注入条件，例如可以采用将用量(注入浓度)设为约2×1013～2×1014/cm2、将加速能量设为约60keV的条件。
通过第二次注入工序，在第一半导体层51上，如作为图17(d)中的J部的放大图的图18所示，可在源极区域51a与第一重叠区域113b之间，形成作为N型杂质的浓度比源极区域51a低的区域的LDD区域51d。并且，可在漏极区域51c与第一重叠区域113b之间，形成作为N型杂质的浓度比漏极区域51c低的区域的LDD区域51e。
而且，可在LDD区域51d与LDD区域51e之间，形成俯视下与栅电极部57重叠的沟道区域51b。
这里，分别通过注入N型杂质的两次注入工序，向第二半导体层53的源极区域53a及漏极区域53c注入N型杂质。这两次注入工序中的用量(注入浓度)被设定成低于注入P型杂质的工序中的用量(注入浓度)。因此，可将作为P沟道型TFT元件的驱动晶体管23的特性受损抑制得极低。
在第二次注入工序中，如图19(a)所示，在栅极绝缘膜43的显示面3侧，形成从显示面3侧覆盖栅电极部57(扫描线GT)、栅电极部55a(岛状电极55)以及数据线SI的绝缘膜45。绝缘膜45可以通过活用CVD技术而形成。
接着，在栅极绝缘膜43及绝缘膜45中形成接触孔CH1～CH6。其中，此时还形成接触孔CH7(图9)。
然后，如图19(a)所示，在绝缘膜45的显示面3侧形成中继电极61及中继电极63。其中，此时还形成图10所示的电源线PW及漏电极59。
接着，如图19(b)所示，在绝缘膜45的显示面3侧，形成从显示面3侧覆盖中继电极61、中继电极63、电源线PW以及漏电极59的绝缘膜47。
然后，在绝缘膜47的显示面3侧形成绝缘膜49。
这里，在绝缘膜47和绝缘膜49由氧化硅或氮化硅等无机材料构成的情况下，绝缘膜47和绝缘膜49可以通过活用例如CVD技术等而形成。而在绝缘膜47和绝缘膜49由丙烯酸系树脂等有机材料构成的情况下，绝缘膜47和绝缘膜49可以通过活用例如旋涂技术等而形成。
接着，在绝缘膜47及绝缘膜49中形成接触孔CH8。
然后，如图19(c)所示，在绝缘膜49的显示面3侧形成各像素电极29。
接着，在俯视下与各像素电极29的周缘及绝缘膜49重叠的区域(图5所示的区域72)形成绝缘膜71。
这里，在绝缘膜71的形成中，当绝缘膜71由氧化硅或氮化硅等无机材料构成时，首先，通过活用例如CVD技术等，形成无机材料的膜。接着，通过活用光刻技术或蚀刻技术，对无机材料的膜进行构图。由此，绝缘膜71可以由无机材料形成。
而在绝缘膜71由丙烯酸系树脂等有机材料构成的情况下，通过活用例如旋涂技术或光刻技术等，对有机材料的膜进行构图而形成。
接着，在俯视下与绝缘膜71重叠的区域形成遮光膜73。
这里，在遮光膜73的形成中，当遮光膜73由丙烯酸系树脂或聚酰亚胺等有机材料构成时，通过活用例如旋涂技术或光刻技术等，对有机材料的膜进行构图而形成。
接着，在通过O2等离子体处理等使各像素电极29活化后，通过CF4等离子体处理等对遮光膜73的表面赋予疏液性。
然后，如图20(a)所示，向被绝缘膜71包围的各像素5的区域内，以液滴75b的形式从液滴喷头121喷出含有构成空穴注入层75的有机材料的液状体75a，由此在各像素5的区域内配置了液状体75a。其中，以液滴的形式从液滴喷头121喷出液状体75a等的技术，被称为喷墨技术。而且，活用喷墨技术将液状体75a等配置到规定位置的方法，被称为喷墨法。该喷墨法是涂敷法之一。
继液状体75a的配置之后，通过利用减压干燥法对配置在各像素5的区域内的液状体75a进行干燥，然后进行烧成，可以形成图20(b)所示的空穴注入层75。其中，含有构成空穴注入层75的有机材料的液状体75a，可以采用使PEDOT和PSS的混合物溶解于溶剂的构成。作为溶剂，例如可以采用二乙二醇、异丙醇、正丁醇等。其中，减压干燥法是在减压环境下进行的干燥方法，也被称为真空干燥法。另外，对于液状体75a的烧成条件而言，环境温度约为200℃，保持时间约为10分钟。
接着，如图20(b)所示，向被遮光膜73包围的区域内，以液滴77b的形式从液滴喷头121喷出含有构成空穴输送层77的有机材料的液状体77a，由此在被遮光膜73包围的区域内配置了液状体77a。此时，空穴注入层75被液状体77a覆盖。其中，液状体77a可以采用使TFB溶解于溶剂的构成。作为溶剂，可以采用例如环己基苯等。
然后，通过在利用减压干燥法对液状体77a进行干燥之后，在惰性气体中进行烧成，可形成图20(c)所示的空穴输送层77。其中，关于液状体77a的烧成条件，环境温度约为130℃，保持时间约为1小时。
接着，如图20(c)所示，在被遮光膜73包围的各区域内，配置含有构成发光层79的有机材料的液状体79a。通过以液滴79b的形式从液滴喷头121喷出液状体79a，来配置液状体79a。此时，空穴输送层77被液状体79a覆盖。其中，液状体79a可以采用使与像素5r、5g及5b的每个对应上述有机材料溶解于溶剂的构成。作为溶剂，可以采用例如环己基苯等。
然后，通过在利用减压干燥法对液状体79a进行干燥之后，在惰性气体中进行烧成，可形成图5所示的发光层79。其中，关于液状体79a的烧成条件，环境温度约为130℃，保持时间约为1小时。
接着，通过在活用例如溅射技术等形成ITO等膜之后，活用光刻技术及蚀刻技术等对该膜进行构图，可形成图5所示的共用电极33。由此，可以制造元件基板11。
在装配显示装置1的工序中，如图2所示，借助粘接剂16及密封材料17接合元件基板11及密封基板13。
此时，元件基板11及密封基板13如图5所示，以第一基板41的第一面42a和密封基板13的对置面13b相对的状态被接合。由此，可以制造显示装置1。
在本实施方式中，选择晶体管21及互补型的TFT元件的每个与半导体装置对应，第一半导体层51与半导体层对应，第一导电图案107与导电图案对应，N型杂质与作为第二杂质的杂质对应，第一重叠区域113a与重叠区域对应，用量与注入浓度对应。而且，对第一导电图案107、第二导电图案109及第三导电图案111实施蚀刻处理的工序与缩小工序对应。并且，第一次注入工序与向半导体层注入杂质的第一注入工序、以及注入第二杂质的第二注入工序的每个对应。另外，第二次注入工序与向半导体层注入杂质的第二注入工序、以及注入第二杂质的第三注入工序的每个对应。
通过显示装置1的制造方法，可以制造每个像素5具有N沟道型TFT元件和P沟道型TFT元件的显示装置1。作为N沟道型TFT元件的选择晶体管21，在源极区域51a及沟道区域51b之间具有LDD区域51d，在沟道区域51b及漏极区域51c之间具有LDD区域51e。因此，可实现显示装置1的低耗电化。
而且，根据显示装置1的制造方法，也可以形成组合了N沟道型TFT元件和P沟道型TFT元件的互补型的TFT元件。因此，也可以在形成选择晶体管21及驱动晶体管23时，形成互补型的TFT元件。由此，可以制造在元件基板11上具有应用了互补型的TFT元件的扫描线驱动电路34和数据线驱动电路35的显示装置1。
在本实施方式中，当缩小第一重叠区域113a时，在第三～第五抗蚀图案101、103、105已被剥离的状态下，且没有设置新的抗蚀图案等的状态下，对第一导电图案107实施蚀刻处理。因此，当缩小第一重叠区域113a时，可以省略设置抗蚀膜的工序和光刻工序等。结果，可容易地实现具有LDD构造的选择晶体管21的制造方法的效率化。
而且，在本实施方式中，采用了通过对第一导电图案107实施蚀刻处理，形成栅电极部57，并以该栅电极部57为掩模实施第二次注入工序的方法。因此，能够自匹配(self align：自定位)地形成LDD区域51d和LDD区域51e。
另外，本实施方式中，在形成了第一导电图案107、第二导电图案109及第三导电图案111之后，在第一次注入工序之前，有剥离第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105的工序。
这里，如果构成第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105的每个的材料，经过杂质的注入工序，则与注入工序之前相比会变得更硬。
在本实施方式中，由于在第一次注入工序之前剥离第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105，所以可以在第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105变硬之前将它们剥离。因此，与在第一次注入工序之后剥离第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105的情况相比，可容易地剥离第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105。
此外，在本实施方式中，将第二次注入工序中的用量(注入浓度)设定成与第一次注入工序中的用量(注入浓度)不同的用量(注入浓度)，但用量(注入浓度)并不限于此。作为第二次注入工序中的用量(注入浓度)，可以采用与第一次注入工序中的用量(注入浓度)相等的用量(注入浓度)。另外，作为第二次注入工序中的用量(注入浓度)，也可以采用比第一次注入工序中的用量(注入浓度)高的用量(注入浓度)。
而且，在本实施方式中，以在第一次注入工序之前剥离第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105的情况为例进行了说明，但剥离这些第三～第五抗蚀图案101、103、105的工序的顺序并不限于此。作为剥离第三～第五抗蚀图案101、103、105的工序的顺序，可以在第一次注入工序、和对第一导电图案107、第二导电图案109及第三导电图案111实施蚀刻处理的工序之间进行。在该顺序中，由于在第一次注入工序之后剥离第三～第五抗蚀图案101、103、105，所以可容易地避免第一导电图案107、第二导电图案109及第三导电图案111被杂质损坏。
下面，对第二实施方式进行说明。
第二实施方式的显示装置1如作为图3中的C-C线的剖面图的图21所示，具有元件基板20。第二实施方式的显示装置1除了用元件基板20代替了第一实施方式中的元件基板11之外，具有与第一实施方式中的显示装置1相同的构成。
因此，在以下的第二实施方式中，为了避免重复的说明，对于和第一实施方式相同的构成附上相同的符号并省略详细说明，仅对与第一实施方式的不同点进行说明。
在元件基板20中，栅电极部57(扫描线GT)、栅电极部55a(岛状电极55)及数据线SI的每个具有多个导电层。在本实施方式中，栅电极部57(扫描线GT)、栅电极部55a(岛状电极55)及数据线SI的每个，具有第一导电层131和第二导电层133。栅电极部57(扫描线GT)、栅电极部55a(岛状电极55)及数据线SI的每个，具有第一导电层131与第二导电层133重叠的构成。
而且，第一导电层131的厚度被设定成比第二导电层133的厚度薄。在本实施方式中，第一导电层131的厚度被设定成约50nm，第二导电层133的厚度被设定成约400nm。
第一导电层131被设置在栅极绝缘膜43的显示面3侧。第二导电层133被设置在第一导电层131的显示面3侧。
如作为图21中的选择晶体管21的放大图的图22所示，第一半导体层51具有LDD区域51d和LDD区域51e。
在栅电极部57中，第一导电层131被设置在俯视下与LDD区域51d、沟道区域51b和LDD区域51e重叠的区域。因此，在本实施方式中，选择晶体管21具有所谓GOLD(Gate-Drain Overlapped LDD)构造。
另外，在栅电极部57中，第二导电层133被设置在俯视下与沟道区域51b重叠的区域。
这里，对制造元件基板21的工序进行说明。
在制造元件基板20的工序中，经过与第一实施方式相同的工序，在第一基板41上形成图15(d)所示的第一半导体层51及第二半导体层53。
接着，如图23(a)所示，在第一基板41的显示面3侧，形成从显示面3侧覆盖第一半导体层51及第二半导体层53的栅极绝缘膜43。栅极绝缘膜43可通过活用例如CVD技术而形成。
然后，在栅极绝缘膜43的显示面3侧形成第一导电膜131a。在本实施方式中，采用钛作为第一导电膜131a的材料。第一导电膜131a可以通过活用例如溅射技术而形成。
接着，在第一导电膜131a的显示面3侧形成第二导电膜133a。在本实施方式中，作为第二导电膜133a的材料，采用了含有铝和镁的合金。第二导电膜133a可以通过活用例如溅射技术而形成。
然后，如图23(b)所示，在第二导电膜133a的显示面3侧，形成包括第三抗蚀图案101、第四抗蚀图案103及第五抗蚀图案105的抗蚀图案。第三抗蚀图案101形成在俯视下与第一半导体层51重叠的区域。第四抗蚀图案103形成在俯视下与第二半导体层53重叠的区域。第五抗蚀图案105形成在俯视下与各数据线SI(图8)重叠的区域。
接着，分别以第三～第五抗蚀图案101、103、105为抗蚀掩模，对第一导电膜131a及第二导电膜133a实施蚀刻处理。由此，如图23(c)所示，可在俯视下分别与第三～第五抗蚀图案101、103、105重叠的区域形成第一导电图案131b及第二导电图案133b。其中，作为此时的蚀刻处理，例如可以采用以含有氯的气体为蚀刻剂的基于干式蚀刻的处理。
接着，如图24(a)所示，剥离第三～第五抗蚀图案101、103、105中的每个。
其中，俯视下第一半导体层51和第二导电图案133b重叠的区域被称为第一重叠区域135a。而俯视下第二半导体层53与第二导电图案133b重叠的区域被称为第二重叠区域137a。第二重叠区域137a俯视下与源极区域53a的一部分和漏极区域53c的一部分重叠。
继第三～第五抗蚀图案101、103、105的剥离之后，对第一导电图案131b及第二导电图案133b实施蚀刻处理。此时的蚀刻处理是基于各向同性蚀刻的处理。在此时的蚀刻处理中，对第一导电图案131b的蚀刻速度被设定成比对第二导电图案133b的蚀刻速度慢。
并且，此时的蚀刻处理是基于湿式蚀刻的处理。作为湿式蚀刻中的蚀刻剂，可以采用例如TMAH等。
另外，作为此时的蚀刻处理，也可以采用前述的基于干式蚀刻的处理。但是，从获得清洗颗粒的效果方面来看，优选采用基于湿式蚀刻的处理。如果对含有铝和镁的合金实施基于干式蚀刻的处理，则容易产生颗粒。因此，在本实施方式中，基于湿式蚀刻的处理是特别有效的。
通过对第一导电图案131b及第二导电图案133b实施蚀刻处理，如图24(b)所示，可形成第一导电层131及第二导电层133。由此，形成了栅电极部57(扫描线GT)、栅电极部55a(岛状电极55)及数据线SI。
通过该蚀刻处理，第一重叠区域135a被缩小为第一重叠区域135b。而第二重叠区域137a被缩小为第二重叠区域137b。第一重叠区域135b比作为俯视下第一半导体层51和第一导电层131重叠的区域的重叠区域135c狭小。第二重叠区域137b比作为俯视下第二半导体层53与第一导电层131重叠的区域的重叠区域137c狭小。即，在该蚀刻处理中，使第一导电层131残留得比第二导电层133大地对第一导电图案131b及第二导电图案133b实施蚀刻处理。
接着，如图24(c)所示，以栅电极部57为掩模，向第一半导体层51中注入N型杂质。作为N型杂质，可以采用例如磷或砷等元素。另外，作为注入的条件，例如可以采用将用量(注入浓度)设为约2×1015/cm2、将加速能量设为约50keV的条件。
由此，可在第一半导体层51中俯视下与第一导电层131的外侧的区域重叠的部位，形成源极区域51a和漏极区域51c。
在注入N型杂质的工序中，第一半导体层51中俯视下与第一重叠区域135b及重叠区域135c重叠的区域，其杂质的到达受到第一导电层131及第二导电层133的阻碍。
另一方面，在第一半导体层51中俯视下的第一重叠区域135b的外侧、且俯视下的重叠区域135c的内侧的区域，N型杂质经由第一半导体层131被注入。因此，第一半导体层51中源极区域51a和第一重叠区域135b之间的区域，其N型杂质的浓度低于源极区域51a。同样，第一半导体层51中漏极区域51c和第一重叠区域135b之间的区域，其N型杂质的浓度低于漏极区域51c。
由此，可形成图22所示的LDD区域51d和LDD区域51e。
在第二实施方式中，第一导电图案131b及第二导电图案133b与导电图案对应，第二导电层133与其他导电层对应，第一重叠区域135a与重叠区域对应。
根据本实施方式的显示装置1的制造方法，可以制造每个像素5具有N沟道型TFT元件和P沟道型TFT元件的显示装置1。作为N沟道型TFT元件的选择晶体管21，在源极区域51a及沟道区域51b之间具有LDD区域51d，在沟道区域51b及漏极区域51c之间具有LDD区域51e。而且，在栅电极部57中，第一导电层131被设置在俯视下与LDD区域51d、沟道区域51b和LDD区域51e重叠的区域。因此，由于在选择晶体管21中应用了GOLD构造，所以可以减轻由热载流子引起的导通电流值的劣化。结果，可容易地提高显示装置1的可靠性。
另外，根据显示装置1的制造方法，也可以形成组合了N沟道型TFT元件和P沟道型TFT元件的互补型的TFT元件。因此，也可以在形成选择晶体管21及驱动晶体管23时，形成互补型的TFT元件。由此，可以制造在元件基板20上具有应用了互补型的TFT元件的扫描线驱动电路34和数据线驱动电路35的显示装置1。
在本实施方式中，当缩小第一重叠区域135a时，在第三～第五抗蚀图案101、103、105已被剥离且未设置新的抗蚀图案等的状态下，对第一导电图案131b及第二导电图案133b实施蚀刻处理。因此，当缩小第一重叠区域135a时，可以省略设置抗蚀膜的工序和光刻工序等。结果，可容易地实现具有GOLD构造的选择晶体管21的制造方法的效率化。
而且，在本实施方式中，采用了通过对第一导电图案131b及第二导电图案133b实施蚀刻处理，形成栅电极部57，并以该栅电极部57为掩模实施注入工序的方法。因此，能够自匹配(self align：自定位)地形成LDD区域51d和LDD区域51e。
另外，在显示装置1中，以经由密封基板13将来自有机层31的光从显示面3射出的顶部发射型有机EL装置为例进行了说明，但有机EL装置不限于此。有机EL装置也可以采用经由元件基板11或元件基板20将来自有机层31的光从底面15射出的底部发射型。
在是底部发射型的情况下，由于来自有机层31的光从底面15射出，所以在底面15侧设定显示面3。即，在底部发射型中，显示装置1的底面15和显示面3被替换。而且，在底部发射型中，底面15侧与上侧对应，显示面3侧与下侧对应。
另外，在本实施方式中，作为显示装置1，以有机EL装置为例进行了说明，但显示装置1不限于此。作为显示装置1，也可以应用具有能够对光进行调制的液晶的液晶装置。
上述的显示装置1可以分别应用到如图25所示的电子设备500的显示部510。该电子设备500是移动电话机。该电子设备500具有操作按钮511。显示部510可以对以通过操作按钮511输入的内容或接收信息为代表的各种信息进行显示。在该电子设备500中，由于显示部510被应用了显示装置1，所以显示装置1的低耗电化和可靠性的提高得到实现。
此外，作为电子设备500，并不限于移动电话机，还可以举出便携式电脑、数码相机、数字摄像机、汽车导航系统用的显示设备等车载设备、音频设备等各种电子设备。

Claims (17)

1.一种半导体装置的制造方法，其特征在于，具有：
在设置于基板上的半导体层的与所述基板侧相反一侧，形成俯视下与所述半导体层的一部分重叠的导电图案的工序；
以所述导电图案为掩模，向所述半导体层注入杂质的第一注入工序；
在所述第一注入工序之后，除去所述导电图案的一部分，缩小作为所述导电图案与所述半导体层俯视下重叠的区域的重叠区域的缩小工序；和
在所述缩小工序之后，以所述导电图案为掩模，向所述半导体层注入所述杂质的第二注入工序。
2.如权利要求1所述的半导体装置的制造方法，其特征在于，
所述杂质的注入浓度在所述第一注入工序和所述第二注入工序中互不相同。
3.如权利要求2所述的半导体装置的制造方法，其特征在于，
所述第二注入工序中的所述注入浓度比所述第一注入工序中的所述注入浓度低。
4.如权利要求2所述的半导体装置的制造方法，其特征在于，
所述第二注入工序中的所述注入浓度比所述第一注入工序中的所述注入浓度高。
5.如权利要求1～4中任意一项所述的半导体装置的制造方法，其特征在于，
所述形成导电图案的工序具有：
在俯视下覆盖所述半导体层的区域形成导电膜的工序；
在所述导电膜的与所述半导体层侧相反一侧，形成俯视下与所述半导体层的一部分重叠的抗蚀图案的工序；和
以所述抗蚀图案为抗蚀掩模，对所述导电膜实施蚀刻处理的工序；
在所述缩小工序中，通过在所述抗蚀图案已被剥离的状态下对所述导电图案实施蚀刻处理，将所述导电图案的一部分除去。
6.如权利要求5所述的半导体装置的制造方法，其特征在于，
在所述形成导电图案的工序与所述第一注入工序之间，具有剥离所述抗蚀图案的工序。
7.如权利要求5所述的半导体装置的制造方法，其特征在于，
在所述第一注入工序与所述缩小工序之间，具有剥离所述抗蚀图案的工序。
8.如权利要求5～7中任意一项所述的半导体装置的制造方法，其特征在于，
所述缩小工序中的所述蚀刻处理是基于各向同性蚀刻的处理。
9.如权利要求5～8中任意一项所述的半导体装置的制造方法，其特征在于，
所述缩小工序中的所述蚀刻处理是基于湿式蚀刻的处理。
10.一种半导体装置的制造方法，其特征在于，具有：
导电图案形成工序，在设置于基板上的半导体层的与所述基板侧相反一侧，按照俯视下与所述半导体层的一部分重叠的方式，形成具有重叠了多个导电层的构成的导电图案；
缩小工序，在所述导电图案形成工序之后，按照俯视下比其他的所述导电层大的方式，残留所述多个导电层中最接近所述半导体层的第一导电层，来除去所述导电图案的一部分，由此缩小作为所述其他的导电层与所述半导体层俯视下重叠的区域的重叠区域；和
注入工序，在所述缩小工序之后，以所述导电图案为掩模，向所述半导体层注入杂质。
11.如权利要求10所述的半导体装置的制造方法，其特征在于，
所述导电图案形成工序具有：
在俯视下覆盖所述半导体层的区域，重叠形成多个导电层的工序；
在所述多个导电层的与所述半导体层侧相反一侧，形成俯视下与所述半导体层的一部分重叠的抗蚀图案的工序；和
以所述抗蚀图案为抗蚀掩模，对所述多个导电层实施蚀刻处理的工序；
在所述缩小工序中，通过以所述抗蚀图案被剥离的状态对所述多个导电层实施蚀刻处理，除去所述导电图案的一部分。
12.如权利要求11所述的半导体装置的制造方法，其特征在于，
所述缩小工序中的所述蚀刻处理是基于各向同性蚀刻的处理，
所述第一导电层的蚀刻速率被设定成比所述其他的导电层的蚀刻速率慢。
13.如权利要求11或12所述的半导体装置的制造方法，其特征在于，
所述缩小工序中的所述蚀刻处理是基于湿式蚀刻的处理。
14.一种半导体装置的制造方法，其特征在于，具有：
抗蚀图案形成工序，在设置于基板上的半导体层的与所述基板侧相反一侧，将第一抗蚀图案、和具有厚度比所述第一抗蚀图案薄的第一区域以及厚度比所述第一区域厚的第二区域的第二抗蚀图案，形成在互不相同的区域；
第一注入工序，分别以所述第一抗蚀图案及所述第二抗蚀图案为掩模，向所述半导体层注入第一杂质；
分别以所述第一抗蚀图案及所述第二抗蚀图案为抗蚀掩模，对所述半导体层实施蚀刻处理，形成俯视下与所述第一抗蚀图案重叠的第一半导体层、和俯视下与所述第二抗蚀图案重叠的第二半导体层的工序；
在所述第一半导体层及所述第二半导体层的与所述基板侧相反一侧，形成俯视下覆盖所述第一半导体层及所述第二半导体层的导电膜的工序；
在所述导电膜的与所述基板侧相反一侧，形成俯视下与所述第一半导体层的一部分重叠的第三抗蚀图案、和俯视下与所述第二半导体层的一部分重叠的第四抗蚀图案的工序；
导电图案形成工序，分别以所述第三抗蚀图案及所述第四抗蚀图案为抗蚀掩模，对所述导电膜实施蚀刻处理，形成俯视下与所述第三抗蚀图案重叠的第一导电图案、和俯视下与所述第四抗蚀图案重叠的第二导电图案；
第二注入工序，分别以所述第一导电图案及所述第二导电图案为掩模，向所述第一半导体层及所述第二半导体层注入第二杂质；
缩小工序，在所述第二注入工序之后，除去所述第一导电图案的一部分及所述第二导电图案的一部分，缩小作为所述第一导电图案与所述第一半导体层俯视下重叠的区域的第一重叠区域、和作为所述第二导电图案与所述第二半导体层俯视下重叠的区域的第二重叠区域；和
第三注入工序，在所述缩小工序之后，分别以所述第一导电图案及所述第二导电图案为掩模，向所述第一半导体层及所述第二半导体层注入所述第二杂质；
在所述缩小工序中，通过以所述第三抗蚀图案及所述第四抗蚀图案已被剥离的状态对所述第一导电图案及所述第二导电图案实施蚀刻处理，除去所述第一导电图案的一部分及所述第二导电图案的一部分。
15.一种半导体装置的制造方法，其特征在于，具有：
抗蚀图案形成工序，在设置于基板上的半导体层的与所述基板侧相反一侧，将第一抗蚀图案、和具有厚度比所述第一抗蚀图案薄的第一区域及厚度比所述第一区域厚的第二区域的第二抗蚀图案，形成在互不相同的区域；
分别以所述第一抗蚀图案及所述第二抗蚀图案为抗蚀掩模，对所述半导体层实施蚀刻处理，形成俯视下与所述第一抗蚀图案重叠的第一半导体层、和俯视下与所述第二抗蚀图案重叠的第二半导体层的工序；
第一注入工序，分别以所述第一抗蚀图案及所述第二抗蚀图案为掩模，经由所述第一区域向所述第二半导体层注入第一杂质；
在所述第一半导体层及所述第二半导体层的与所述基板侧相反一侧，形成俯视下覆盖所述第一半导体层及所述第二半导体层的导电膜的工序；
在所述导电膜的与所述基板侧相反一侧，形成俯视下与所述第一半导体层的一部分重叠的第三抗蚀图案、和俯视下与所述第二半导体层的一部分重叠的第四抗蚀图案的工序；
导电图案形成工序，分别以所述第三抗蚀图案及所述第四抗蚀图案为抗蚀掩模，对所述导电膜实施蚀刻处理，形成俯视下与所述第三抗蚀图案重叠的第一导电图案、和俯视下与所述第四抗蚀图案重叠的第二导电图案；
第二注入工序，分别以所述第一导电图案及所述第二导电图案为掩模，向所述第一半导体层及所述第二半导体层注入第二杂质；
缩小工序，在所述第二注入工序之后，除去所述第一导电图案的一部分及所述第二导电图案的一部分，缩小作为所述第一导电图案与所述第一半导体层俯视下重叠的区域的第一重叠区域、和作为所述第二导电图案与所述第二半导体层俯视下重叠的区域的第二重叠区域；和
第三注入工序，在所述缩小工序之后，分别以所述第一导电图案及所述第二导电图案为掩模，向所述第一半导体层及所述第二半导体层注入所述第二杂质；
在所述缩小工序中，通过以所述第三抗蚀图案及所述第四抗蚀图案已被剥离的状态对所述第一导电图案及所述第二导电图案实施蚀刻处理，除去所述第一导电图案的一部分及所述第二导电图案的一部分。
16.如权利要求14或15所述的半导体装置的制造方法，其特征在于，
在所述导电图案形成工序与所述第二注入工序之间，具有剥离所述第三抗蚀图案及所述第四抗蚀图案的工序。
17.如权利要求14或15所述的半导体装置的制造方法，其特征在于，
在所述第二注入工序与所述缩小工序之间，具有剥离所述第三抗蚀图案及所述第四抗蚀图案的工序。
CNA2009101455889A 2008-06-04 2009-06-03 半导体装置的制造方法 Pending CN101599458A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008146673A JP5369501B2 (ja) 2008-06-04 2008-06-04 半導体装置の製造方法
JP2008146673 2008-06-04

Publications (1)

Publication Number Publication Date
CN101599458A true CN101599458A (zh) 2009-12-09

Family

ID=41400700

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009101455889A Pending CN101599458A (zh) 2008-06-04 2009-06-03 半导体装置的制造方法

Country Status (5)

Country Link
US (1) US20090305490A1 (zh)
JP (1) JP5369501B2 (zh)
KR (1) KR20090127055A (zh)
CN (1) CN101599458A (zh)
TW (1) TW201001498A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064472A (zh) * 2014-06-13 2014-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011001728A1 (ja) * 2009-07-01 2011-01-06 シャープ株式会社 アクティブマトリクス基板及び有機ｅｌ表示装置
TWI446464B (zh) * 2011-05-20 2014-07-21 Subtron Technology Co Ltd 封裝結構及其製作方法
CN102315111B (zh) * 2011-09-22 2013-03-27 深圳市华星光电技术有限公司 双台阶结构闸电极及相应的薄膜场效应晶体管的制作方法
TW201413825A (zh) * 2012-09-17 2014-04-01 Ying-Jia Xue 薄膜電晶體的製作方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3883706B2 (ja) * 1998-07-31 2007-02-21 シャープ株式会社 エッチング方法、及び薄膜トランジスタマトリックス基板の製造方法
TW518552B (en) * 2000-08-18 2003-01-21 Semiconductor Energy Lab Liquid crystal display device, method of driving the same, and method of driving a portable information device having the liquid crystal display device
JP4926329B2 (ja) * 2001-03-27 2012-05-09 株式会社半導体エネルギー研究所 半導体装置およびその作製方法、電気器具
JP4722391B2 (ja) * 2003-12-04 2011-07-13 株式会社半導体エネルギー研究所 薄膜トランジスタの製造方法
JP4321486B2 (ja) * 2004-07-12 2009-08-26 セイコーエプソン株式会社 半導体装置及び半導体装置の製造方法
JP5121145B2 (ja) * 2005-03-07 2013-01-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006258923A (ja) * 2005-03-15 2006-09-28 Nec Corp 液晶表示装置及びその製造方法
JP5110821B2 (ja) * 2005-08-12 2012-12-26 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064472A (zh) * 2014-06-13 2014-09-24 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN104064472B (zh) * 2014-06-13 2017-01-25 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
US9748398B2 (en) 2014-06-13 2017-08-29 Boe Technology Group Co., Ltd. Thin film transistor and manufacturing method thereof, display device

Also Published As

Publication number Publication date
US20090305490A1 (en) 2009-12-10
TW201001498A (en) 2010-01-01
KR20090127055A (ko) 2009-12-09
JP2009295724A (ja) 2009-12-17
JP5369501B2 (ja) 2013-12-18

Similar Documents

Publication Publication Date Title
KR100939927B1 (ko) 디스플레이 장치 및 그 제조 방법
CN102239553B (zh) 具有塑料基板的电子装置
US10332952B2 (en) Display unit, method of manufacturing display unit, and electronic apparatus
EP1585175B1 (en) Light emitting device, electronic device, and television device
EP3163623B1 (en) Transparent organic light emitting display device
CN1784104B (zh) 显示装置及其制造方法
CN1988196B (zh) 半导体装置及其制造方法、显示装置、电子设备
KR20010029845A (ko) 전계 발광 표시장치 및 전자 디바이스
KR20010050803A (ko) Ｅｌ 표시 장치
CN104517992A (zh) 显示单元和电子装置
JP2002083689A (ja) 発光装置
KR101054341B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR101116093B1 (ko) 반도체장치 및 그 제조방법과 표시장치
CN101599458A (zh) 半导体装置的制造方法
US20120061675A1 (en) Transistor structure, manufacturing method of transistor structure, and light emitting apparatus
KR20170089055A (ko) 표시 장치 및 표시 장치의 제조 방법
KR100591548B1 (ko) 유기전계 발광소자
US20080042138A1 (en) Display device and method of making the same
KR100682377B1 (ko) 유기 전계발광 디바이스 및 이의 제조 방법
US11678539B2 (en) Display unit
CN103489892A (zh) 一种阵列基板及其制作方法和显示装置
US20070159076A1 (en) Organic electroluminescence display device and method of fabricating the same
KR102234318B1 (ko) 표시 장치의 제조 방법
US8064023B2 (en) Display apparatus
US20060012742A1 (en) Driving device for active matrix organic light emitting diode display and manufacturing method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20091209